JP2841790B2 - フラットパッケージ - Google Patents
フラットパッケージInfo
- Publication number
- JP2841790B2 JP2841790B2 JP2226174A JP22617490A JP2841790B2 JP 2841790 B2 JP2841790 B2 JP 2841790B2 JP 2226174 A JP2226174 A JP 2226174A JP 22617490 A JP22617490 A JP 22617490A JP 2841790 B2 JP2841790 B2 JP 2841790B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- external lead
- connection pad
- capacitor connection
- flat package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高度に集積化された集積回路チップを実装
したフラットパッケージに関し、特にコンデンサ搭載を
必要とするフラットパッケージの構造に関する。
したフラットパッケージに関し、特にコンデンサ搭載を
必要とするフラットパッケージの構造に関する。
近年コンピュータの性能はますます高速度のものが要
求されて来ており、そのため電子回路は高速度、高集積
度のLSIチップ及びこれらのLSIチップをセラミック基板
上に高密度に実装したフラットパッケージが実現するに
至っている。
求されて来ており、そのため電子回路は高速度、高集積
度のLSIチップ及びこれらのLSIチップをセラミック基板
上に高密度に実装したフラットパッケージが実現するに
至っている。
LSIチップは高速論理回路構成となっているため、こ
れらの回路動作時にLSIチップの供給電源系にノイズが
誘発され、回路が誤動作していた。この電源ノイズを吸
収し、誤動作を防止する方法として、セラミック基板上
のLSIチップ近傍にコンデンサを搭載して実現してい
た。第３図はこの従来例の一部切り欠き上面図である。
れらの回路動作時にLSIチップの供給電源系にノイズが
誘発され、回路が誤動作していた。この電源ノイズを吸
収し、誤動作を防止する方法として、セラミック基板上
のLSIチップ近傍にコンデンサを搭載して実現してい
た。第３図はこの従来例の一部切り欠き上面図である。
セラミック基板１には外部リード電極３、シールリン
グパッド２、コンデンサ接続パッド５、ボンディングパ
ッド17、LSIチップ搭載用キャビティ16が形成されてい
る。外部リード電極３には外部リード４、シールリング
パッド２にはシールリング９が周知のロウ材によりロウ
付けされた後、Auメッキ等が施されている。外部リード
電極３とコンデンサ接続パッド５及びボンデングパッド
17は、セラミック基板１の内部でスルーホール及び配線
によりそれぞれ接続されている。
グパッド２、コンデンサ接続パッド５、ボンディングパ
ッド17、LSIチップ搭載用キャビティ16が形成されてい
る。外部リード電極３には外部リード４、シールリング
パッド２にはシールリング９が周知のロウ材によりロウ
付けされた後、Auメッキ等が施されている。外部リード
電極３とコンデンサ接続パッド５及びボンデングパッド
17は、セラミック基板１の内部でスルーホール及び配線
によりそれぞれ接続されている。
LSIチップ12をLSIチップ搭載用キャビティ16に接着剤
にて固着した後、LSIチップのパッド13とLSIチップ搭載
用キャビディ16周辺のボンディングパッド17の各々を周
知のAu又はAl線から成るボンディング線14によりボンデ
ィング接続した後、LSIチップ12を保護する為にシール
リング９にキャップ10をシーム溶接又は接着等により封
止する。コンデンサ接続パッド５にはコンデンサ11のコ
ンデンサ電極６をハンダ付けにより接続している。この
ようにして、フラットパッケージが実現されていた。
にて固着した後、LSIチップのパッド13とLSIチップ搭載
用キャビディ16周辺のボンディングパッド17の各々を周
知のAu又はAl線から成るボンディング線14によりボンデ
ィング接続した後、LSIチップ12を保護する為にシール
リング９にキャップ10をシーム溶接又は接着等により封
止する。コンデンサ接続パッド５にはコンデンサ11のコ
ンデンサ電極６をハンダ付けにより接続している。この
ようにして、フラットパッケージが実現されていた。
小型化されたこの種のフラットパッケージでは、コン
デンサ接続パッド５相互間、コンデンサ接続パッド５と
シールリング２との間（ａ寸法）及びコンデンサ接続パ
ッド５と外部リード電極３との間（ｂ寸法）の間隔は非
常に狭くなって来ており、0.8〜1.5mm程度のものが出現
して来ている。その為、チップコンデンサ11をコンデン
サ接続パッド５へハンダ接続する時にハンダがコンデン
サ接続パッド５から流出し易い構造となっていた。
デンサ接続パッド５相互間、コンデンサ接続パッド５と
シールリング２との間（ａ寸法）及びコンデンサ接続パ
ッド５と外部リード電極３との間（ｂ寸法）の間隔は非
常に狭くなって来ており、0.8〜1.5mm程度のものが出現
して来ている。その為、チップコンデンサ11をコンデン
サ接続パッド５へハンダ接続する時にハンダがコンデン
サ接続パッド５から流出し易い構造となっていた。
この従来のフラットパッケージのコンデンサ接続パッ
ド構造では、コンデンサを取り付ける時のハンダ供給量
が余剰となった場合やフラックスの粘度が低い方にばら
ついた時には、ハンダがコンデンサ接続パッドの外側に
流れ出し、シールリングパッド２及び外部リード電極３
に付着してしまう。さらには、外部リード電極相互間、
コンデンサ接続パッド相互間等におけるハンダショート
を引き起こしてしまう為、フラットパッケージの信頼性
の確保が難しく、組立の歩留り低下をまねきコスト高に
なるという問題もあった。
ド構造では、コンデンサを取り付ける時のハンダ供給量
が余剰となった場合やフラックスの粘度が低い方にばら
ついた時には、ハンダがコンデンサ接続パッドの外側に
流れ出し、シールリングパッド２及び外部リード電極３
に付着してしまう。さらには、外部リード電極相互間、
コンデンサ接続パッド相互間等におけるハンダショート
を引き起こしてしまう為、フラットパッケージの信頼性
の確保が難しく、組立の歩留り低下をまねきコスト高に
なるという問題もあった。
本発明のフラットパッケージは、セラミック基板に設
けられた凹状のキャビティと、このキャビティ上に搭載
されたLSIチップと、前記キャビティの周囲に設けられ
キャップを固定するためのシールリングと、前記セラミ
ック基板の周辺部に設けられた外部リード電極と、この
外部リード電極に固定された外部リードと、前記外部リ
ード電極と前記シールリングとの間に設けられたコンデ
ンサ接続パッドと、このコンデンサ接続パッド上に固定
されたチップコンデンサとを有するフラットパッケージ
において、前記コンデンサ接続パッドを囲むハンダ流出
防止用凸部を設けたものである。
けられた凹状のキャビティと、このキャビティ上に搭載
されたLSIチップと、前記キャビティの周囲に設けられ
キャップを固定するためのシールリングと、前記セラミ
ック基板の周辺部に設けられた外部リード電極と、この
外部リード電極に固定された外部リードと、前記外部リ
ード電極と前記シールリングとの間に設けられたコンデ
ンサ接続パッドと、このコンデンサ接続パッド上に固定
されたチップコンデンサとを有するフラットパッケージ
において、前記コンデンサ接続パッドを囲むハンダ流出
防止用凸部を設けたものである。
次に本発明において図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例の一部
切り欠き平面図、Ａ−Ａ′線断面図及びＢ−Ｂ′線断面
図である。
切り欠き平面図、Ａ−Ａ′線断面図及びＢ−Ｂ′線断面
図である。
第１図（ａ）〜（ｃ）において、フラットパッケージ
は、セラミック基板に形成されたLSI搭載用キャビティ1
6と、この上に接着剤15により固定されたLSIチップ12
と、キャビティの周囲に設けられキャップ10を固定する
シールリング９と、セラミック基板１の周辺部に設けら
れ外部リード４をロウ材20により固定する外部リード電
極３と、外部リード電極３とシールリング９の間に設け
られたコンデンサ接続パッド５と、このパッドにハンダ
８により固定されたチップコンデンサ11と、コンデンサ
接続パッド５の周囲に設けられたハンダ流出防止用凸部
７とから主に構成されている。
は、セラミック基板に形成されたLSI搭載用キャビティ1
6と、この上に接着剤15により固定されたLSIチップ12
と、キャビティの周囲に設けられキャップ10を固定する
シールリング９と、セラミック基板１の周辺部に設けら
れ外部リード４をロウ材20により固定する外部リード電
極３と、外部リード電極３とシールリング９の間に設け
られたコンデンサ接続パッド５と、このパッドにハンダ
８により固定されたチップコンデンサ11と、コンデンサ
接続パッド５の周囲に設けられたハンダ流出防止用凸部
７とから主に構成されている。
絶縁性のハンダ流出防止用凸部７の形状は、幅が0.2
〜0.4mm,高さが10〜50μｍとし、コンデンサ接続パッド
５のそれぞれを囲むように形成されている。これは、ア
ルミナコートなどによる周知の厚膜技術で行なえば容易
に形成できる。
〜0.4mm,高さが10〜50μｍとし、コンデンサ接続パッド
５のそれぞれを囲むように形成されている。これは、ア
ルミナコートなどによる周知の厚膜技術で行なえば容易
に形成できる。
チップコンデンサ11のコンデンサ接続パッド５への接
続は、クリームハンダ８をコンデンサ接続パッド５に塗
布し、チップコンデンサ11を搭載した後、所望の温度と
時間により処理することによりハンダが溶けてコンデン
サ接続パッド５とコンデンサ電極６とが接続される。こ
れにより、シールリングパッド２及び外部リード電極３
へのハンダの付着や、外部リード電極３相互間、コンデ
ンサ接続パッド５相互間におけるハンダショートを防止
できる。
続は、クリームハンダ８をコンデンサ接続パッド５に塗
布し、チップコンデンサ11を搭載した後、所望の温度と
時間により処理することによりハンダが溶けてコンデン
サ接続パッド５とコンデンサ電極６とが接続される。こ
れにより、シールリングパッド２及び外部リード電極３
へのハンダの付着や、外部リード電極３相互間、コンデ
ンサ接続パッド５相互間におけるハンダショートを防止
できる。
尚、第１図（ａ）〜（ｃ）において13はLSIチップ12
上のパッド、14はボンディング線、17はセラミック基板
１上に設けられスルーホール18を介して配線19に接続さ
れたボンディングパッドである。
上のパッド、14はボンディング線、17はセラミック基板
１上に設けられスルーホール18を介して配線19に接続さ
れたボンディングパッドである。
第２図（ａ），（ｂ）は本発明の第２の実施例を示す
平面図及びＣ−Ｃ′線断面図である。
平面図及びＣ−Ｃ′線断面図である。
本第２の実施例の構成は第１の実施例とほぼ同一であ
るが、異なる所はハンダ流出防止用凸部７がコンデンサ
接続パッドを２重に囲むように配置されていることであ
る。外側のハンダ流出用凸部７は内側よりも高く形成さ
れているので、第１の実施例よりもさらにハンダの流出
が少くなるため、フラットパッケージの信頼性が向上す
る。
るが、異なる所はハンダ流出防止用凸部７がコンデンサ
接続パッドを２重に囲むように配置されていることであ
る。外側のハンダ流出用凸部７は内側よりも高く形成さ
れているので、第１の実施例よりもさらにハンダの流出
が少くなるため、フラットパッケージの信頼性が向上す
る。
以上説明したように本発明は、コンデンサ接続パッド
を囲むハンダ流出防止用凸部を設けることにより、チッ
プコンデンサをハンダ付けする時のシールリングパッド
及び外部リード電極へのハンダの付着、さらには外部リ
ード電極相互間、コンデンサ接続パッド相互間等におけ
るハンダショートを防止できるので、フラットパッケー
ジの信頼性が向上するという効果がある。また、組立の
歩留りが上るので結果的に原価低減が計れるという効果
もある。
を囲むハンダ流出防止用凸部を設けることにより、チッ
プコンデンサをハンダ付けする時のシールリングパッド
及び外部リード電極へのハンダの付着、さらには外部リ
ード電極相互間、コンデンサ接続パッド相互間等におけ
るハンダショートを防止できるので、フラットパッケー
ジの信頼性が向上するという効果がある。また、組立の
歩留りが上るので結果的に原価低減が計れるという効果
もある。
第１図（ａ）〜（ｃ）は本発明の第１の実施例の平面
図、Ａ−Ａ′線断面図及びＢ−Ｂ′線断面図、第２図
（ａ），（ｂ）は本発明の第２の実施例の平面図及びＣ
−Ｃ′線断面図、第３図は従来のフラットパッケージの
一例の平面図である。 １……セラミック基板、２……シールリングパッド、３
……外部リード電極、４……外部リード、５……コンデ
ンサ接続パッド、６……コンデンサ電極、７……ハンダ
流出防止用凸部、８……ハンダ、９……シールリング、
10……キャップ、11……チップコンデンサ、12……LSI
チップ、13……パッド、14……ボンディング線、15……
接着剤、16……LSI搭載用キャビティ、17……ボンディ
ングパッド、18……スルーホール、19……配線、20……
ロウ材。
図、Ａ−Ａ′線断面図及びＢ−Ｂ′線断面図、第２図
（ａ），（ｂ）は本発明の第２の実施例の平面図及びＣ
−Ｃ′線断面図、第３図は従来のフラットパッケージの
一例の平面図である。 １……セラミック基板、２……シールリングパッド、３
……外部リード電極、４……外部リード、５……コンデ
ンサ接続パッド、６……コンデンサ電極、７……ハンダ
流出防止用凸部、８……ハンダ、９……シールリング、
10……キャップ、11……チップコンデンサ、12……LSI
チップ、13……パッド、14……ボンディング線、15……
接着剤、16……LSI搭載用キャビティ、17……ボンディ
ングパッド、18……スルーホール、19……配線、20……
ロウ材。
Claims (1)
- 【請求項１】セラミック基板に設けられた凹状のキャビ
ティと、このキャビティ上に搭載されたLSIチップと、
前記キャビティの周囲に設けられキャップを固定するた
めのシールリングと、前記セラミック基板の周辺部に設
けられた外部リード電極と、この外部リード電極に固定
された外部リードと、前記外部リード電極と前記シール
リングとの間に設けられたコンデンサ接続パッドと、こ
のコンデンサ接続パッド上に固定されたチップコンデン
サとを有するフラットパッケージにおいて、前記コンデ
ンサ接続パッドを囲むハンダ流出防止用凸部を設けたこ
とを特徴とするフラットパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226174A JP2841790B2 (ja) | 1990-08-28 | 1990-08-28 | フラットパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226174A JP2841790B2 (ja) | 1990-08-28 | 1990-08-28 | フラットパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107856A JPH04107856A (ja) | 1992-04-09 |
| JP2841790B2 true JP2841790B2 (ja) | 1998-12-24 |
Family
ID=16841044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226174A Expired - Fee Related JP2841790B2 (ja) | 1990-08-28 | 1990-08-28 | フラットパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841790B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139269A (ja) * | 1994-11-09 | 1996-05-31 | Kyocera Corp | 半導体素子収納用パッケージ |
| US6031283A (en) * | 1996-09-09 | 2000-02-29 | Intel Corporation | Integrated circuit package |
| JP4334054B2 (ja) | 1999-03-26 | 2009-09-16 | 株式会社東芝 | セラミックス回路基板 |
-
1990
- 1990-08-28 JP JP2226174A patent/JP2841790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04107856A (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2609382B2 (ja) | 半導体装置 | |
| KR100445072B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| US6080931A (en) | Semiconductor package | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JPH077121A (ja) | 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法 | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2841790B2 (ja) | フラットパッケージ | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP3555062B2 (ja) | 半導体装置の構造 | |
| JPH11345900A (ja) | 半導体装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH0575011A (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JP3005177B2 (ja) | 半導体パッケージの実装構造 | |
| JP3169072B2 (ja) | 半導体装置 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPH03291948A (ja) | 半導体装置 | |
| JPH0750315A (ja) | 半導体装置の実装方法 | |
| JPH10189834A (ja) | 半導体装置 | |
| JPH0787201B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |