JPH08139269A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH08139269A JPH08139269A JP6274876A JP27487694A JPH08139269A JP H08139269 A JPH08139269 A JP H08139269A JP 6274876 A JP6274876 A JP 6274876A JP 27487694 A JP27487694 A JP 27487694A JP H08139269 A JPH08139269 A JP H08139269A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- brazing material
- electrode
- package
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000005219 brazing Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000010949 copper Substances 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 229910052738 indium Inorganic materials 0.000 claims abstract description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 229910001316 Ag alloy Inorganic materials 0.000 abstract 1
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 17
- 238000002844 melting Methods 0.000 description 14
- 230000008018 melting Effects 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000002411 adverse Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005555 metalworking Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/3006—Ag as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Die Bonding (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体素子への電源ノイズの悪影響を有効に防
止し、半導体素子を長期間にわたり正常、且つ安定に作
動させることができる半導体素子収納用パッケージを提
供する。 【構成】内部に半導体素子３を収容するための空所を有
する容器４の外表面に、内部に収容する半導体素子３の
電源電極及び接地電極に接続される接続パッド５ａを形
成するととも該接続パッド５ａに容量素子８の電極をロ
ウ材９を介して取着して成る半導体素子収納用パッケー
ジであって、前記ロウ材９を銀40.0乃至45.0重量％、イ
ンジウム5.0 乃至45.0重量％、錫15.0乃至55.0重量％及
び銅10.0重量％以下の合金で形成した。
止し、半導体素子を長期間にわたり正常、且つ安定に作
動させることができる半導体素子収納用パッケージを提
供する。 【構成】内部に半導体素子３を収容するための空所を有
する容器４の外表面に、内部に収容する半導体素子３の
電源電極及び接地電極に接続される接続パッド５ａを形
成するととも該接続パッド５ａに容量素子８の電極をロ
ウ材９を介して取着して成る半導体素子収納用パッケー
ジであって、前記ロウ材９を銀40.0乃至45.0重量％、イ
ンジウム5.0 乃至45.0重量％、錫15.0乃至55.0重量％及
び銅10.0重量％以下の合金で形成した。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関し、より詳細には
内部に収容する半導体素子への電源ノイズの悪影響を有
効に防止するようになした半導体素子収納用パッケージ
に関するものである。
めの半導体素子収納用パッケージに関し、より詳細には
内部に収容する半導体素子への電源ノイズの悪影響を有
効に防止するようになした半導体素子収納用パッケージ
に関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体から成り、上面に半導体素子を収容するための凹
部及び該凹部周辺から外周縁にかけて導出するタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ配線層を有する絶縁基体と、半導体素子の
各電極を外部電気回路に接続するために前記メタライズ
配線層に銀ロウ等のロウ材を介し取着された外部リード
端子と、蓋体とから構成されており、絶縁基体の凹部底
面に半導体素子をガラス、樹脂、ロウ材等の接着剤を介
して接着固定するとともに各電極をメタライズ配線層に
ボンディングワイヤを介して電気的に接続し、しかる
後、絶縁基体と蓋体とから成る容器内部に半導体素子を
気密に封入することによって製品としての半導体装置と
なる。
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体から成り、上面に半導体素子を収容するための凹
部及び該凹部周辺から外周縁にかけて導出するタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ配線層を有する絶縁基体と、半導体素子の
各電極を外部電気回路に接続するために前記メタライズ
配線層に銀ロウ等のロウ材を介し取着された外部リード
端子と、蓋体とから構成されており、絶縁基体の凹部底
面に半導体素子をガラス、樹脂、ロウ材等の接着剤を介
して接着固定するとともに各電極をメタライズ配線層に
ボンディングワイヤを介して電気的に接続し、しかる
後、絶縁基体と蓋体とから成る容器内部に半導体素子を
気密に封入することによって製品としての半導体装置と
なる。
【０００３】尚、かかる従来の半導体素子収納用パッケ
ージは絶縁基体の上面に内部に収容する半導体素子の電
源電極及び接地電極に接続される接続パッドが形成され
ており、該接続パッドにチタン酸バリウム磁器を誘電体
とした容量素子の電極が半田等のロウ材を介して取着さ
れ、半導体素子の電源電極と接地電極の間に容量素子を
接続することによって半導体素子への電源ノイズの悪影
響を有効に防止するようになっている。
ージは絶縁基体の上面に内部に収容する半導体素子の電
源電極及び接地電極に接続される接続パッドが形成され
ており、該接続パッドにチタン酸バリウム磁器を誘電体
とした容量素子の電極が半田等のロウ材を介して取着さ
れ、半導体素子の電源電極と接地電極の間に容量素子を
接続することによって半導体素子への電源ノイズの悪影
響を有効に防止するようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは絶縁基体に設けた接
続パッドに容量素子を半田を介して取着しており、該半
田の融点が約１８０℃と低いことから半導体素子収納用
パッケージの内部に半導体素子を気密に収容し半導体装
置となした後、外部電気回路基板の配線導体にリフロー
半田を介して接続する際、リフロー半田の温度が約２５
０℃と高いことからその熱によって容量素子が接続パッ
ドより外れてしまい、その結果、半導体素子収納用パッ
ケージの内部に収容する半導体素子を電源ノイズより保
護することができず、半導体素子を安定、かつ正常に作
動させることができないという欠点を有していた。
来の半導体素子収納用パッケージは絶縁基体に設けた接
続パッドに容量素子を半田を介して取着しており、該半
田の融点が約１８０℃と低いことから半導体素子収納用
パッケージの内部に半導体素子を気密に収容し半導体装
置となした後、外部電気回路基板の配線導体にリフロー
半田を介して接続する際、リフロー半田の温度が約２５
０℃と高いことからその熱によって容量素子が接続パッ
ドより外れてしまい、その結果、半導体素子収納用パッ
ケージの内部に収容する半導体素子を電源ノイズより保
護することができず、半導体素子を安定、かつ正常に作
動させることができないという欠点を有していた。
【０００５】そこで上記欠点を解消するために容量素子
を高融点のロウ材を介して容器の接続パッドに取着する
ことが考えられる。
を高融点のロウ材を介して容器の接続パッドに取着する
ことが考えられる。
【０００６】しかしながら、容器の接続パッドと容量素
子の電極とを取着するロウ材を高融点とすると容器の接
続パッドに容量素子の電極を取着する際の熱によって容
量素子の誘電体表面が還元され、金属化して容量素子の
静電容量が変化したり、容量素子の電極間が短絡してし
まい、これによって容量素子で半導体素子への電源ノイ
ズの悪影響を完全に防止することが不可となり、半導体
素子を長期間にわたり安定、且つ正常に作動させること
ができないという欠点を有する。
子の電極とを取着するロウ材を高融点とすると容器の接
続パッドに容量素子の電極を取着する際の熱によって容
量素子の誘電体表面が還元され、金属化して容量素子の
静電容量が変化したり、容量素子の電極間が短絡してし
まい、これによって容量素子で半導体素子への電源ノイ
ズの悪影響を完全に防止することが不可となり、半導体
素子を長期間にわたり安定、且つ正常に作動させること
ができないという欠点を有する。
【０００７】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子への電源ノイズの悪影響を有
効に防止し、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
で、その目的は半導体素子への電源ノイズの悪影響を有
効に防止し、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、内部に半導体
素子を収容するための空所を有する容器の外表面に、内
部に収容する半導体素子の電源電極及び接地電極に接続
される接続パッドを形成するととも該接続パッドに容量
素子の電極をロウ材を介して取着して成る半導体素子収
納用パッケージであって、前記ロウ材を銀40.0乃至45.0
重量％、インジウム5.0 乃至45.0重量％、錫15.0乃至5
5.0重量％及び銅10.0重量％以下の合金で形成したこと
を特徴とするものである。
素子を収容するための空所を有する容器の外表面に、内
部に収容する半導体素子の電源電極及び接地電極に接続
される接続パッドを形成するととも該接続パッドに容量
素子の電極をロウ材を介して取着して成る半導体素子収
納用パッケージであって、前記ロウ材を銀40.0乃至45.0
重量％、インジウム5.0 乃至45.0重量％、錫15.0乃至5
5.0重量％及び銅10.0重量％以下の合金で形成したこと
を特徴とするものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、容器の外表面に設けた接続パッドに容量素子の電極
を軟化溶融温度が３００〜５００℃の銀40.0乃至45.0重
量％、インジウム5.0 乃至45.0重量％、錫15.0乃至55.0
重量％及び銅10.0重量％以下の合金から成るロウ材を介
して取着したことから半導体装置を外部電気回路基板の
配線導体にリフロー半田により接続する際、容量素子が
接続パッドより外れることはなく、また容量素子の電極
を容器の接続パッドに取着する際、容量素子の誘電体表
面が還元され、金属化して静電容量に変化や容量素子の
電極間が短絡しることはなく、これによって半導体素子
の電源電極と接地電極の間に所定の静電容量の容量素子
を強固に接続し、半導体素子への電源ノイズの悪影響を
完全に防止して半導体素子を長期間にわたり正常、且つ
安定に作動させることが可能となる。
ば、容器の外表面に設けた接続パッドに容量素子の電極
を軟化溶融温度が３００〜５００℃の銀40.0乃至45.0重
量％、インジウム5.0 乃至45.0重量％、錫15.0乃至55.0
重量％及び銅10.0重量％以下の合金から成るロウ材を介
して取着したことから半導体装置を外部電気回路基板の
配線導体にリフロー半田により接続する際、容量素子が
接続パッドより外れることはなく、また容量素子の電極
を容器の接続パッドに取着する際、容量素子の誘電体表
面が還元され、金属化して静電容量に変化や容量素子の
電極間が短絡しることはなく、これによって半導体素子
の電源電極と接地電極の間に所定の静電容量の容量素子
を強固に接続し、半導体素子への電源ノイズの悪影響を
完全に防止して半導体素子を長期間にわたり正常、且つ
安定に作動させることが可能となる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は蓋体である。
この絶縁基体1 と蓋体2 とで半導体素子3 を収容するた
めの容器4 が構成される。
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は蓋体である。
この絶縁基体1 と蓋体2 とで半導体素子3 を収容するた
めの容器4 が構成される。
【００１１】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面に
凹部1aを有し、該凹部1a底面には半導体素子3 がガラ
ス、樹脂、ロウ材等の接着剤を介して接着固定される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面に
凹部1aを有し、該凹部1a底面には半導体素子3 がガラ
ス、樹脂、ロウ材等の接着剤を介して接着固定される。
【００１２】前記酸化アルミニウム質焼結体から成る絶
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、シリカ(SiO
2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原料粉末
に適当な有機溶剤、溶媒を添加混合して泥漿状となすと
ともにこれを従来周知のドクターブレード法やカレンダ
ーロール法等を採用することによってセラミックグリー
ンシート( セラミック生シート) を得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。
縁基体1 は例えば、アルミナ(Al 2O 3 ) 、シリカ(SiO
2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原料粉末
に適当な有機溶剤、溶媒を添加混合して泥漿状となすと
ともにこれを従来周知のドクターブレード法やカレンダ
ーロール法等を採用することによってセラミックグリー
ンシート( セラミック生シート) を得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。
【００１３】また前記絶縁基体1 は凹部1a周辺から下面
にかけて複数個のメタライズ配線層5 が被着形成されて
おり、該メタライズ配線層5 の凹部1a周辺部には半導体
素子3 の各電極( 電源電極、接地電極、信号電極) がボ
ンディングワイヤ6 を介して電気的に接続され、また絶
縁基体1 の下面に導出された部位には外部電気回路と接
続される外部リード端子7 が銀ロウ等のロウ材を介し取
着されている。
にかけて複数個のメタライズ配線層5 が被着形成されて
おり、該メタライズ配線層5 の凹部1a周辺部には半導体
素子3 の各電極( 電源電極、接地電極、信号電極) がボ
ンディングワイヤ6 を介して電気的に接続され、また絶
縁基体1 の下面に導出された部位には外部電気回路と接
続される外部リード端子7 が銀ロウ等のロウ材を介し取
着されている。
【００１４】前記メタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から下面にかけて被着され
る。
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体1 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から下面にかけて被着され
る。
【００１５】尚、前記メタライズ配線層5 はその露出表
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤ6 との接続及びメタライズ配線層
5 への外部リード端子7 の取着を強固となすことができ
る。従って、前記メタライズ配線層5 の酸化腐食を防止
し、メタライズ配線層5 とボンディングワイヤ6 及び外
部リード端子7 との取着を強固とするにはメタライズ配
線層5 の露出表面にニッケル、金等を1.0 乃至20.0μm
の厚みに層着させておくことが好ましい。
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により1.0 乃至20.0μm の厚み
に層着させておくとメタライズ配線層5 の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤ6 との接続及びメタライズ配線層
5 への外部リード端子7 の取着を強固となすことができ
る。従って、前記メタライズ配線層5 の酸化腐食を防止
し、メタライズ配線層5 とボンディングワイヤ6 及び外
部リード端子7 との取着を強固とするにはメタライズ配
線層5 の露出表面にニッケル、金等を1.0 乃至20.0μm
の厚みに層着させておくことが好ましい。
【００１６】また前記メタライズ配線層5 に銀ロウ等の
ロウ材を介して取着される外部リード端子7 は鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、外部リード端子7 を外部電気回路に接続するこ
とによって絶縁基体1 の凹部1a内に収容される半導体素
子3 の各電極はメタライズ配線層5 及び外部リード端子
7 を介して外部電気回路に電気的に接続されることとな
る。
ロウ材を介して取着される外部リード端子7 は鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料か
ら成り、外部リード端子7 を外部電気回路に接続するこ
とによって絶縁基体1 の凹部1a内に収容される半導体素
子3 の各電極はメタライズ配線層5 及び外部リード端子
7 を介して外部電気回路に電気的に接続されることとな
る。
【００１７】前記外部リード端子7 は鉄ーニッケルーコ
バルト合金等のインゴット( 塊) を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用することによ
って所定の形状に形成される。
バルト合金等のインゴット( 塊) を圧延加工法や打ち抜
き加工法等、従来周知の金属加工法を採用することによ
って所定の形状に形成される。
【００１８】また前記外部リード端子7 はその露出表面
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
の良い金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと外部リード端子7 の酸化腐食を有効に
防止することができるとともに外部リード端子7 を半田
等のロウ材を介し外部電気回路に強固に接続することが
可能となる。従って、前記外部リード端子7 はその露出
表面にニッケル、金等を1.0 乃至20.0μm の厚みに層着
させておくことが好ましい。
にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性
の良い金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと外部リード端子7 の酸化腐食を有効に
防止することができるとともに外部リード端子7 を半田
等のロウ材を介し外部電気回路に強固に接続することが
可能となる。従って、前記外部リード端子7 はその露出
表面にニッケル、金等を1.0 乃至20.0μm の厚みに層着
させておくことが好ましい。
【００１９】前記絶縁基体1 はまたその上面に内部に収
容する半導体素子3 の電源電極及び接地電極に接続され
る接続パッド5aが形成されており、該接続パッド5aには
容量素子8 の電極8aがロウ材9 を介して取着されてい
る。
容する半導体素子3 の電源電極及び接地電極に接続され
る接続パッド5aが形成されており、該接続パッド5aには
容量素子8 の電極8aがロウ材9 を介して取着されてい
る。
【００２０】前記接続パッド5aは容量素子8 を絶縁基体
1 上面に取着させるための下地部材として作用するとと
もに容量素子8 を半導体素子3 の電源電極と接地電極の
間に接続させる作用を為し、タングステン、モリブデ
ン、マンガン等の高融点金属粉末により形成されてい
る。
1 上面に取着させるための下地部材として作用するとと
もに容量素子8 を半導体素子3 の電源電極と接地電極の
間に接続させる作用を為し、タングステン、モリブデ
ン、マンガン等の高融点金属粉末により形成されてい
る。
【００２１】尚、前記接続パッド5aはメタライズ配線層
5 と同様の方法によって絶縁基体1の上面に所定形状に
形成される。
5 と同様の方法によって絶縁基体1の上面に所定形状に
形成される。
【００２２】また前記接続パッド5aに取着される容量素
子8 は例えば、チタン酸バリウム磁器内に対向電極を多
数埋設して形成され、該容量素子5 は半導体素子3 の誤
動作の原因となる供給電源電圧の変動に起因する電源ノ
イズを除去する作用を為し、これによって半導体素子3
は電源ノイズの悪影響から保護され、長期間にわたり正
常、且つ安定に作動することが可能となる。
子8 は例えば、チタン酸バリウム磁器内に対向電極を多
数埋設して形成され、該容量素子5 は半導体素子3 の誤
動作の原因となる供給電源電圧の変動に起因する電源ノ
イズを除去する作用を為し、これによって半導体素子3
は電源ノイズの悪影響から保護され、長期間にわたり正
常、且つ安定に作動することが可能となる。
【００２３】更に前記接続パッド5aに容量素子8 の電極
8aを取着させるロウ材9 は銀40.0乃至45.0重量％、イン
ジウム5.0 乃至45.0重量％、錫15.0乃至55.0重量％及び
銅10.0重量％以下の合金から成り、その軟化溶融温度が
３００〜５００℃であることから容量素子8 の電極8aを
接続パッド5aに取着する際、容量素子8 の誘電体表面が
還元され、金属化することはなく、これによって容量素
子8 の静電容量を常に一定とし、半導体素子3 への電源
ノイズの悪影響を完全に防止して半導体素子3を長期間
にわたり正常、且つ安定に作動させることができる。
8aを取着させるロウ材9 は銀40.0乃至45.0重量％、イン
ジウム5.0 乃至45.0重量％、錫15.0乃至55.0重量％及び
銅10.0重量％以下の合金から成り、その軟化溶融温度が
３００〜５００℃であることから容量素子8 の電極8aを
接続パッド5aに取着する際、容量素子8 の誘電体表面が
還元され、金属化することはなく、これによって容量素
子8 の静電容量を常に一定とし、半導体素子3 への電源
ノイズの悪影響を完全に防止して半導体素子3を長期間
にわたり正常、且つ安定に作動させることができる。
【００２４】また前記ロウ材9 の軟化溶融温度が３００
〜５００℃であることから半導体素子収納用パッケージ
の内部に半導体素子3 を気密に収容し半導体装置となし
た後、外部電気回路基板の配線導体にリフロー半田を介
して接続する際、リフロー半田の熱がロウ材9 に印加さ
れたとしてもロウ材9 は軟化溶融することはなく、その
結果、所定の静電容量の容量素子8 を半導体素子3 の電
源電極と接地電極の間に強固に電気的接続し、容量素子
8 によって半導体素子3 への電源ノイズの悪影響を有効
に防止することができる。
〜５００℃であることから半導体素子収納用パッケージ
の内部に半導体素子3 を気密に収容し半導体装置となし
た後、外部電気回路基板の配線導体にリフロー半田を介
して接続する際、リフロー半田の熱がロウ材9 に印加さ
れたとしてもロウ材9 は軟化溶融することはなく、その
結果、所定の静電容量の容量素子8 を半導体素子3 の電
源電極と接地電極の間に強固に電気的接続し、容量素子
8 によって半導体素子3 への電源ノイズの悪影響を有効
に防止することができる。
【００２５】尚、前記ロウ材9 はそれを構成する銀(Ag)
がロウ材9 の硬さを調整するとともにロウ材9 の耐蝕性
を向上させる成分であり、その量が40.0重量％未満とな
るとロウ付け時に溶け分かれが生じるとともに多数のピ
ンホールやボイド、巣が形成されてしまい、また45.0重
量％を越えるとロウ材9 の融点が高くなってしまう。
がロウ材9 の硬さを調整するとともにロウ材9 の耐蝕性
を向上させる成分であり、その量が40.0重量％未満とな
るとロウ付け時に溶け分かれが生じるとともに多数のピ
ンホールやボイド、巣が形成されてしまい、また45.0重
量％を越えるとロウ材9 の融点が高くなってしまう。
【００２６】従って、前記ロウ材9 を構成する銀はその
量が40.0乃至45.0重量％の範囲に特定される。
量が40.0乃至45.0重量％の範囲に特定される。
【００２７】また前記ロウ材9 を構成するインジウム(I
n)はロウ材9 の融点を下げるとともにロウ材9 と接続パ
ッド5a及び容量素子8 の電極8aとの濡れ性を向上させる
成分であり、その量が5.0 重量％未満となるとロウ付け
時に溶け分かれが生じるとともに多数のピンホールやボ
イド、巣が形成されてしまい、また45.0重量％を越える
とロウ材9 の融点が高くなってしまう。従って、前記ロ
ウ材9 を構成するインジウムはその量が5.0 乃至45.0重
量％の範囲に特定される。更に前記ロウ材9 を構成する
錫(Sn)はロウ材9 の融点を下げるとともにロウ材9 と接
続パッド5a及び容量素子8 の電極8aとの濡れ性を向上さ
せる成分であり、その量が15.0重量％未満となるとロウ
付け時に溶け分かれが生じるとともに多数のピンホール
やボイド、巣が形成されてしまい、また55.0重量％を越
えるとロウ材9 の融点が高くなってしまう。従って、前
記ロウ材9 を構成する錫はその量が15.0乃至55.0重量％
の範囲に特定される。また更に前記ロウ材9 を構成する
銅(Cu)はロウ材9 と接続パッド5a及び容量素子8 の電極
8aとの濡れ性を向上させる成分であり、その量が10.0重
量％を越えるとロウ材9 の融点が高くなってしまう。従
って、前記ロウ材9 を構成する銅はその量が10.0重量％
以下の範囲に特定される。かくして、本発明の半導体素
子収納用パッケージによれば絶縁基体1 の凹部1a底面に
半導体素子3 をガラス、樹脂、ロウ材等の接着剤を介し
て接着固定するとともに半導体素子3 の各電極をメタラ
イズ配線層5 にボンディングワイヤ6 を介して電気的に
接続し、しかる後、絶縁基体1 の上面に蓋体2 をガラ
ス、樹脂、ロウ材等から成る封止材を介して接合させ、
絶縁基体1 と蓋体2 とから成る容器4内部に半導体素子3
を気密に収容することによって製品としての半導体装
置が完成する。
n)はロウ材9 の融点を下げるとともにロウ材9 と接続パ
ッド5a及び容量素子8 の電極8aとの濡れ性を向上させる
成分であり、その量が5.0 重量％未満となるとロウ付け
時に溶け分かれが生じるとともに多数のピンホールやボ
イド、巣が形成されてしまい、また45.0重量％を越える
とロウ材9 の融点が高くなってしまう。従って、前記ロ
ウ材9 を構成するインジウムはその量が5.0 乃至45.0重
量％の範囲に特定される。更に前記ロウ材9 を構成する
錫(Sn)はロウ材9 の融点を下げるとともにロウ材9 と接
続パッド5a及び容量素子8 の電極8aとの濡れ性を向上さ
せる成分であり、その量が15.0重量％未満となるとロウ
付け時に溶け分かれが生じるとともに多数のピンホール
やボイド、巣が形成されてしまい、また55.0重量％を越
えるとロウ材9 の融点が高くなってしまう。従って、前
記ロウ材9 を構成する錫はその量が15.0乃至55.0重量％
の範囲に特定される。また更に前記ロウ材9 を構成する
銅(Cu)はロウ材9 と接続パッド5a及び容量素子8 の電極
8aとの濡れ性を向上させる成分であり、その量が10.0重
量％を越えるとロウ材9 の融点が高くなってしまう。従
って、前記ロウ材9 を構成する銅はその量が10.0重量％
以下の範囲に特定される。かくして、本発明の半導体素
子収納用パッケージによれば絶縁基体1 の凹部1a底面に
半導体素子3 をガラス、樹脂、ロウ材等の接着剤を介し
て接着固定するとともに半導体素子3 の各電極をメタラ
イズ配線層5 にボンディングワイヤ6 を介して電気的に
接続し、しかる後、絶縁基体1 の上面に蓋体2 をガラ
ス、樹脂、ロウ材等から成る封止材を介して接合させ、
絶縁基体1 と蓋体2 とから成る容器4内部に半導体素子3
を気密に収容することによって製品としての半導体装
置が完成する。
【００２８】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２９】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、容器の外表面に設けた接続パッドに容量素子の
電極を軟化溶融温度が３００〜５００℃の銀40.0乃至4
5.0重量％、インジウム5.0 乃至45.0重量％、錫15.0乃
至55.0重量％及び銅10.0重量％以下の合金から成るロウ
材を介して取着したことから半導体装置を外部電気回路
基板の配線導体にリフロー半田により接続する際、容量
素子が接続パッドより外れることはなく、また容量素子
の電極を容器の接続パッドに取着する際、容量素子の誘
電体表面が還元され、金属化して静電容量に変化や容量
素子の電極間が短絡しることはなく、これによって半導
体素子の電源電極と接地電極の間に所定の静電容量の容
量素子を強固に接続し、半導体素子への電源ノイズの悪
影響を完全に防止して半導体素子を長期間にわたり正
常、且つ安定に作動させることが可能となる。
よれば、容器の外表面に設けた接続パッドに容量素子の
電極を軟化溶融温度が３００〜５００℃の銀40.0乃至4
5.0重量％、インジウム5.0 乃至45.0重量％、錫15.0乃
至55.0重量％及び銅10.0重量％以下の合金から成るロウ
材を介して取着したことから半導体装置を外部電気回路
基板の配線導体にリフロー半田により接続する際、容量
素子が接続パッドより外れることはなく、また容量素子
の電極を容器の接続パッドに取着する際、容量素子の誘
電体表面が還元され、金属化して静電容量に変化や容量
素子の電極間が短絡しることはなく、これによって半導
体素子の電源電極と接地電極の間に所定の静電容量の容
量素子を強固に接続し、半導体素子への電源ノイズの悪
影響を完全に防止して半導体素子を長期間にわたり正
常、且つ安定に作動させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に半導体素子収納用パッケージの要部拡大
断面図である。
断面図である。
１・・・・・・絶縁基体 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・メタライズ配線層 ５ａ・・・・・接続パッド ８・・・・・・容量素子 ８ａ・・・・・容量素子の電極 ９・・・・・・ロウ材
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する容器の外表面に、内部に収容する半導体素子の電
源電極及び接地電極に接続される接続パッドを形成する
ととも該接続パッドに容量素子の電極をロウ材を介して
取着して成る半導体素子収納用パッケージであって、前
記ロウ材を銀40.0乃至45.0重量％、インジウム5.0 乃至
45.0重量％、錫15.0乃至55.0重量％及び銅10.0重量％以
下の合金で形成したことを特徴とする半導体素子収納用
パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274876A JPH08139269A (ja) | 1994-11-09 | 1994-11-09 | 半導体素子収納用パッケージ |
| US08/551,849 US5652466A (en) | 1994-11-09 | 1995-11-07 | Package for a semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274876A JPH08139269A (ja) | 1994-11-09 | 1994-11-09 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139269A true JPH08139269A (ja) | 1996-05-31 |
Family
ID=17547785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6274876A Pending JPH08139269A (ja) | 1994-11-09 | 1994-11-09 | 半導体素子収納用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5652466A (ja) |
| JP (1) | JPH08139269A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755243B2 (ja) * | 1996-01-23 | 1998-05-20 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| US5759737A (en) * | 1996-09-06 | 1998-06-02 | International Business Machines Corporation | Method of making a component carrier |
| US6020633A (en) * | 1998-03-24 | 2000-02-01 | Xilinx, Inc. | Integrated circuit packaged for receiving another integrated circuit |
| US6377464B1 (en) * | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
| US6218729B1 (en) * | 1999-03-11 | 2001-04-17 | Atmel Corporation | Apparatus and method for an integrated circuit having high Q reactive components |
| US6253988B1 (en) * | 1999-03-29 | 2001-07-03 | Antaya Technologies Corporation | Low temperature solder |
| US6501174B2 (en) * | 2001-01-17 | 2002-12-31 | International Business Machines Corporation | Interconnect structure for surface mounted devices |
| JP3615727B2 (ja) * | 2001-10-31 | 2005-02-02 | 新光電気工業株式会社 | 半導体装置用パッケージ |
| JP2004165501A (ja) * | 2002-11-14 | 2004-06-10 | Alps Electric Co Ltd | 回路モジュール |
| US20070036670A1 (en) * | 2005-08-12 | 2007-02-15 | John Pereira | Solder composition |
| US20080175748A1 (en) * | 2005-08-12 | 2008-07-24 | John Pereira | Solder Composition |
| US20070231594A1 (en) * | 2005-08-12 | 2007-10-04 | John Pereira | Multilayer solder article |
| US20070037004A1 (en) * | 2005-08-12 | 2007-02-15 | Antaya Technologies Corporation | Multilayer solder article |
| US20070292708A1 (en) * | 2005-08-12 | 2007-12-20 | John Pereira | Solder composition |
| US7932594B2 (en) * | 2005-11-16 | 2011-04-26 | Kyocera Corporation | Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component |
| US8049323B2 (en) * | 2007-02-16 | 2011-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip holder with wafer level redistribution layer |
| US8018052B2 (en) * | 2007-06-29 | 2011-09-13 | Stats Chippac Ltd. | Integrated circuit package system with side substrate having a top layer |
| US7834442B2 (en) * | 2007-12-12 | 2010-11-16 | International Business Machines Corporation | Electronic package method and structure with cure-melt hierarchy |
| JP2014183151A (ja) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | モジュール、モジュールの製造方法、電子機器、および移動体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2623273A (en) * | 1945-05-05 | 1952-12-30 | Indium Corp America | Soldered joint and method of making same |
| US5237204A (en) * | 1984-05-25 | 1993-08-17 | Compagnie D'informatique Militaire Spatiale Et Aeronautique | Electric potential distribution device and an electronic component case incorporating such a device |
| JP2841790B2 (ja) * | 1990-08-28 | 1998-12-24 | 日本電気株式会社 | フラットパッケージ |
-
1994
- 1994-11-09 JP JP6274876A patent/JPH08139269A/ja active Pending
-
1995
- 1995-11-07 US US08/551,849 patent/US5652466A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5652466A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08139269A (ja) | 半導体素子収納用パッケージ | |
| JP3193276B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2750241B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0955446A (ja) | 半導体素子収納用パッケージ | |
| JPH06236938A (ja) | 半導体素子収納用パッケージ | |
| JPH08236651A (ja) | 半導体素子収納用パッケージ | |
| JPH11126846A (ja) | 電子部品収納用容器 |