JP6375584B2 - 電子部品搭載用パッケージ - Google Patents

電子部品搭載用パッケージ Download PDF

Info

Publication number
JP6375584B2
JP6375584B2 JP2014071282A JP2014071282A JP6375584B2 JP 6375584 B2 JP6375584 B2 JP 6375584B2 JP 2014071282 A JP2014071282 A JP 2014071282A JP 2014071282 A JP2014071282 A JP 2014071282A JP 6375584 B2 JP6375584 B2 JP 6375584B2
Authority
JP
Japan
Prior art keywords
electronic component
lead terminal
dielectric
conductive layer
base portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014071282A
Other languages
English (en)
Other versions
JP2015195237A5 (ja
JP2015195237A (ja
Inventor
研 大沢
研 大沢
春俊 三枝
春俊 三枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2014071282A priority Critical patent/JP6375584B2/ja
Priority to US14/673,328 priority patent/US9437509B2/en
Publication of JP2015195237A publication Critical patent/JP2015195237A/ja
Publication of JP2015195237A5 publication Critical patent/JP2015195237A5/ja
Application granted granted Critical
Publication of JP6375584B2 publication Critical patent/JP6375584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子部品搭載用パッケージに関する。
半導体チップ及びコンデンサ等を備える電子部品は、パッケージ(電子部品搭載用パッケージ)によって収容されることがある。電子部品は、接地された金属製のベース部上に載置され、枠部及び蓋部によって密封される。電子部品は、電子部品搭載用パッケージの側壁に設けられるリード端子を介して、パッケージ外の部品に電気的に接続される。この場合、リード端子とベース部との間に絶縁性のセラミックス基板(フィードスルー部)が設けられることにより、リード端子がベース部に短絡することを防いでいる。
電子部品搭載用パッケージに収容された電子部品が、高真空条件下にてリード端子を介して高周波電力の受信及び送信を行う場合、リード端子とベース部の側面との間にマルチパクタと呼ばれる真空放電が発生することがある。このマルチパクタが発生することによって、ノイズの発生、電子部品の性能の劣化、及び電子部品の破壊等が起こることがある。
送受信される信号の電力及び周波数が一定の場合、マルチパクタの発生の有無は、リード端子とベース部との間の距離に依存している。例えば特許文献1には、マルチパクタの発生を抑制するために、電子部品搭載用パッケージ内の半導体素子に接続されるリード端子から接地面となるベース部の側面(メッキ部)までの距離を、例えば1mm以上になるように設計することが知られている。
特開平6−13513号公報
電子部品搭載用パッケージにおいて、ベース部の側面とリード端子との間の距離はフィードスルー部の高さ(厚さ)によって定まる。このフィードスルー部の高さ(厚さ)を大きくし過ぎると、パッケージ内の気密性を確保できないおそれがある。したがって、電子部品搭載用パッケージにおけるフィードスルー部以外の構造を変更することによって、マルチパクタの発生を抑制することが求められている。
本発明は、マルチパクタの発生が抑制される電子部品搭載用パッケージを提供することを目的とする。
本発明の一側面に係る電子部品搭載用パッケージは、金属製のベース部と、ベース部の側面に設けられ、ベース部の主面から底面に達する凹部と、ベース部の主面上に、電子部品を囲んで設けられた枠部と、誘電体と、誘電体上に位置し、枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、導電層に接続されたリード端子と、を備え、リード端子および導電層と重なる領域に位置しており、リード端子及び導電層と凹部との間には、誘電体が介在している。
本発明によれば、マルチパクタの発生が抑制される電子部品搭載用パッケージを提供できる。
図1は、本実施形態に係る電子部品搭載用パッケージの斜視図を示す。 図2の(a)は、本実施形態に係る電子部品搭載用パッケージの平面図を示す。図2の(b)は、本実施形態に係る電子部品搭載用パッケージのIIb−IIb線矢視部分断面図を示す。 図3の(a)は、比較例に係る電子部品搭載用パッケージの斜視図を示す。図3の(b)は、比較例に係る電子部品搭載用パッケージのIIIb−IIIb線矢視部分断面図を示す。 図4の(a)は、本実施形態の第1変形例に係る電子部品搭載用パッケージの断面図の一部を示す。図4の(b)は、図4の(a)の一部を拡大した端面図を示す。 図5は、本実施形態の第2変形例に係る電子部品搭載用パッケージの断面図の一部を示す。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、金属製のベース部と、ベース部の側面に設けられ、ベース部の主面から底面に達する凹部と、ベース部の主面上に、電子部品を囲んで設けられた枠部と、誘電体と、誘電体上に位置し、枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、導電層に接続されたリード端子と、を備え、リード端子および導電層と重なる領域に位置しており、リード端子及び導電層と凹部との間には、誘電体が介在している、電子部品搭載用パッケージである。
この電子部品搭載用パッケージによれば、ベース部の側面に設けられている凹部は、主面から底面に達している。また、リード端子及び導電層と凹部との間には、誘電体が介在している。これにより、リード端子とベース部の側面との間の距離が広がる。したがって、マルチパクタの発生が抑制される。
また、導電層の端部は、誘電体の端部よりも内側に位置し、リード端子は、導電層の端部よりも外側へ向かって延在しており、導電層の端部よりも外側において、リード端子と誘電体との間に空隙が介在していてもよい。この場合、誘電体とリード端子との間に位置する導電層と、ベース部の側面との間の距離が広がる。つまり、ベース部の側面とリード端子に接続される導電層との間におけるマルチパクタの発生が抑制される。
また、リード端子は、誘電体の端部において、ベース部から離れる方向に湾曲していてもよい。この場合、リード端子とベース部の側面との間の距離が一層広がるので、マルチパクタの発生が一層抑制される。
[本願発明の実施形態の詳細]
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、本実施形態に係る電子部品搭載用パッケージの斜視図を示す。図2の(a)は、本実施形態に係る電子部品搭載用パッケージの平面図を示す。図2の(b)は、本実施形態に係る電子部品搭載用パッケージのIIb−IIb線矢視部分断面図を示す。図1及び図2の(a),(b)に示されるように、電子部品搭載用パッケージ1は、ベース部2、枠部3、蓋部4、フィードスルー部F1,F2、及びリード端子9,10を備えている。ベース部2、枠部3、及び蓋部4によって囲まれる領域に、電子部品11が収容されている。つまり、電子部品搭載用パッケージ1によって、電子部品11が収容されている。電子部品11は、例えば半導体チップ、コンデンサ、及び増幅素子等から構成される部品である。電子部品11は、例えば窒化ガリウムを用いた高電子移動度トランジスタ(GaN HEMT)を備えており、電子部品11の出力は例えば100W〜200Wである。また、フィードスルー部F1は誘電体5と導電層7とを有し、フィードスルー部F2は誘電体6と導電層8とを有する。
ベース部2は、略直方体形状を有する金属製の部材であり、接地されている部材である。ベース部2に用いられる金属は、金(Au)、銅(Cu)、ニッケル(Ni)、又はチタン(Ti)等であってもよい。また、ベース部2は、上記金属を含む合金製であってもよい。以下では、ベース部2の主面2aにおけるリード端子9,10の長手方向を方向(長手方向)D1とし、リード端子9,10の幅方向を方向D2とし、ベース部2の厚さ方向を方向(厚さ方向)D3として説明する。主面2aの方向D1に沿った辺の長さは、例えば2mm〜30mmである。主面2aの方向D2に沿った辺の長さは、例えば5mm〜40mmである。ベース部2の厚さは、例えば0.2mm〜2mmである。主面2aの方向D1に沿った辺の長さと方向D2に沿った辺の長さとは、互いに同一でもよいし、異なっていてもよい。
枠部3は、ベース部2の主面2a上に、電子部品11を囲むように設けられている。枠部3は、主面2aを構成する各辺に沿って設けられている。枠部3は、金属又は合金(例えば、Fe(鉄)−Ni(ニッケル)−Co(コバルト)等)から構成されているが、アルミナ(Al)、ジルコニア(ZrO)又はチタニア(TiO)等の焼結体(以下、単にセラミックスとする)から構成されていてもよい。枠部3の方向D3における長さ(高さ)は、例えば0.5mm〜5mmである。枠部3の幅は、例えば2mm〜30mmである。枠部3の側壁3a,3bのそれぞれの一部には絶縁部31が設けられており、当該絶縁部31が導電層7,8に接している。枠部3の側壁3a,3bのそれぞれの一部に絶縁部31が設けられていることにより、枠部3が導電層7,8と短絡することを防いでいる。枠部3によって囲まれている領域を枠部3の内側とし、枠部3によって囲まれていない領域を枠部3の外側としてもよい。
蓋部4は、枠部3に囲まれた空間を密閉するように枠部3上に設けられる、略直方体形状の蓋である。枠部3と蓋部4とは、例えば互いに接着剤を介して接合されている。蓋部4は、金属又は合金から構成されているが、セラミックスから構成されていてもよい。方向D3から見て、蓋部4の面積は、枠部3の面積と枠部3によって囲まれた空間の面積とを合計した面積と等しくなっているが、異なっていてもよい。
フィードスルー部F1,F2における誘電体5,6は、略直方体形状を有する部材である。フィードスルー部F1は、方向D1に沿って互いに対向している枠部3の一対の側壁3a,3bの内、側壁3aの一部を貫通するように設けられている。同様に、フィードスルー部F2は、枠部3の側壁3bの一部を貫通するように設けられている。フィードスルー部F1,F2の方向D3における長さ(厚さ)は、例えば0.2mm〜2mmである。誘電体5,6は、例えば絶縁性のセラミックスから構成される。
導電層7は、誘電体5の主面5a上に設けられ、枠部3の内側と外側との間を電気的に接続する金属層である。また、導電層8は、誘電体6の主面6a上に設けられ、枠部3の内側と外側との間を電気的に接続する金属層である。具体的には、導電層7,8は、枠部3の内側に位置する電子部品11と枠部3の外側に位置する他の電子部品とを電気的に接続するための導電経路として機能する。導電層7,8は、例えば金(Au)、銅(Cu)、ニッケル(Ni)、又はチタン(Ti)等の金属又はそれらの合金等から形成されている。導電層7,8は、例えばスパッタリングによって形成される。
リード端子9は、誘電体5上に設けられ、電子部品11と電気的に接続されている端子(又は配線)である。リード端子9及び誘電体5との間に設けられる合金製のロウ材12を介して、リード端子9と導電層7とが互いに接合している。これにより、リード端子9は、導電層7に接続されると共に誘電体5から剥離することが抑制される。リード端子9は、導電層7、ロウ材12及びAuワイヤーW1を介して電子部品11と電気的に接続されている。同様に、リード端子10は、誘電体6上に設けられ、電子部品11と電気的に接続されている端子(又は配線)である。リード端子10及び誘電体6との間に設けられる合金製のロウ材13を介して、リード端子10と導電層8とは互いに接合している。これにより、リード端子10は、導電層8に接続されると共に誘電体6から剥離することが抑制される。リード端子10は、導電層8、ロウ材13及びAuワイヤーW2を介して電子部品11と電気的に接続されている。リード端子9,10は、例えば金(Au)、銅(Cu)、ニッケル(Ni)、又はチタン(Ti)等の金属又はそれらの合金等から形成されている。ロウ材12,13は、例えばAg(銀)−Cu(銅)−Zn(亜鉛)等の合金から形成されている。本実施形態では、リード端子9を入力端子(又は入力配線)とし、リード端子10を出力端子(又は出力配線)とする。
方向D1に沿って互いに対向しているベース部2の一対の側面2b,2cの内、側面2bには凹部21が設けられている。凹部21は、方向D3においてリード端子9および導電層7と重なる領域に位置しており、リード端子9および導電層7と凹部21との間には、誘電体5が介在している。方向D2において、凹部21の長さはリード端子9の幅よりも長ければよい。本実施形態では、方向D2において、凹部21の長さはフィードスルー部F1の長さと同一となっている。また、凹部21の方向D3における一方の端部21aは、ベース部2の主面2aまで延在している。すなわち、凹部21の一方の端部21aは、誘電体5の底面5bまで延在している。凹部21の方向D3における他方の端部21bは、ベース部2の底面2dまで延在している。言い換えれば、凹部21はベース部2の主面2aから底面2dに達するように側面2bに設けられている。凹部21の方向D1における端面21cは、誘電体5における電子部品11側の側面(第1側面)5cに対向する側面(第2側面)5dよりも、電子部品11側に位置している。すなわち、方向D2から見て、凹部21の端面21cは、誘電体5の側面5dと揃っていない。または、方向D3において誘電体5に重なっているベース部2の側面2bは、略矩形状に窪んでいる(後退している)。
同様に、ベース部2の側面2cには凹部22が設けられている。凹部22は、方向D3においてリード端子10および導電層8と重なる領域に位置しており、リード端子10および導電層8と凹部22との間には、誘電体6が介在している。方向D2において、凹部22の長さはリード端子10の幅よりも長ければよい。本実施形態では、方向D2における凹部22の長さはフィードスルー部F2と同一となっている。また、凹部22の方向D3における一方の端部22aは、ベース部2の主面2aまで延在している。すなわち、凹部22の一方の端部22aは、誘電体6の底面6bまで延在している。凹部22の方向D3における他方の端部22bは、ベース部2の底面2dまで延在している。言い換えれば、凹部22はベース部2の主面2aから底面2dに達するように側面2cに設けられている。凹部22の方向D1における端面22cは、誘電体6における電子部品11側の側面(第1側面又は第1端部)6cに対向する側面(第2側面又は第2端部)6dよりも、電子部品11側に位置している。すなわち、方向D2から見て、凹部22の端面22cは、誘電体6の側面6dと揃っていない。または、方向D3において誘電体6に重なっているベース部2の側面2cは、略矩形状に窪んでいる(後退している)。凹部21,22は互いに同一形状でもよいし、互いに異なった形状でもよい。凹部21,22のそれぞれは、例えばベース部2を切り欠くことによって形成される。
以上に説明した、本実施形態の電子部品搭載用パッケージ1によって得られる効果について説明する。図3の(a)は、比較例に係る電子部品搭載用パッケージの斜視図を示す。図3の(b)は、比較例に係る電子部品搭載用パッケージのIIIb−IIIb線矢視部分断面図を示す。図3の(a),(b)に示されるように、電子部品搭載用パッケージ101におけるベース部2の側面2bには、凹部が形成されていない。すなわち、リード端子9及びベース部2の側面2bの距離は、フィードスルー部F1の厚さと等しくなる。この場合、リード端子9を流れる信号の電力及び周波数と、誘電体5の厚さとの条件によっては、リード端子9と側面2bとの間にマルチパクタが発生するおそれがある。
上記比較例に対して本実施形態では、図1及び図2の(a),(b)に示されるように、ベース部2の側面2bには凹部21が設けられており、側面2cには凹部22が設けられている。これらの凹部21,22は、方向D3において導電層7,8及びリード端子9,10にそれぞれ重なっている。また、凹部21の一方の端部21aと、凹部22の一方の端部22aとは、それぞれベース部2の主面2aまで延在している(すなわち、凹部21,22の各々は、ベース部2の主面2aから底面2dに達するように側面2b又は側面2cに設けられている。)。これにより、本実施形態の電子部品搭載用パッケージ1におけるリード端子9とベース部2の側面2bとの間の距離、及びリード端子10とベース部2の側面2cとの間の距離は、比較例の電子部品搭載用パッケージ101における当該距離よりも広がる。したがって、マルチパクタの発生が抑制される。
図4の(a)は、本実施形態の第1変形例に係る電子部品搭載用パッケージの断面図の一部を示す。図4の(b)は、図4の(a)の一部を拡大した端面図を示す。図4の(a),(b)に示されるように、方向D1におけるロウ材12の外方向の端面(端部)12aは、誘電体5の側面(第1端部)5dよりも内側に位置している。また、方向D1における導電層7の外方向の端面(端部)7aは、誘電体5の側面(第1端部)5dよりも内側に位置している。リード端子9は、方向D1において、導電層7の端面(端部)7a及びロウ材12の端面(端部)12aよりも外側へ向かって延在している。これにより、導電層7の端面(端部)7aよりも外側において、入力端子であるリード端子9と誘電体5との間には、オフセット(隙間又は空隙)Sが形成される。この場合であっても、上記実施形態に係る電子部品搭載用パッケージと同等の効果を奏する。また、ベース部2の側面2bと、方向D1におけるロウ材12の外方向の端面12a(又は導電層7の外方向の端面7a)との間の距離が広がる。つまり、ベース部2の側面2bと、リード端子9に電気的に接続されるロウ材12(又は導電層7)との間におけるマルチパクタの発生が抑制される。なお、出力端子側も同様に、リード端子とフィードスルー部との間の一部にオフセットを形成してもよい。
図5は、本実施形態の第2変形例に係る電子部品搭載用パッケージの断面図の一部を示す。図5に示されるように、方向D3において、入力端子であるリード端子9Aは、誘電体5の側面(第1端部)5d上でベース部2から離れる方向に凸状に曲がっている。すなわち、リード端子9Aは、誘電体5の側面(第1端部)5d上において、方向D3においてベース部2から離れる方向に湾曲する湾曲部9A1を有している。また、第1変形例と同様に、方向D1におけるロウ材12の外方向の端面12aと、導電層7の外方向の端面7aは、誘電体5の側面5dよりも枠部3側に位置している。この場合であっても、上記第1変形例に係る電子部品搭載用パッケージと同等の効果を奏する。さらに、リード端子9Aとベース部2の側面2bとの間の距離が一層広がるので、マルチパクタの発生が一層抑制される。なお、出力端子側のリード端子も同様に湾曲部を有していてもよい。
本発明による電子部品搭載用パッケージは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び変形例を適宜組み合わせてもよい。例えば、本実施形態に記載されたリード端子9を、第2変形例に記載されたリード端子9Aに変更してもよい。
また、ベース部2は、例えば絶縁性の部材にメッキ等の表面処理がなされたものであってもよい。また、凹部21,22は、方向D3から見て例えば略台形状に窪んでいてもよいし、略半円状に窪んでいてもよい。
また、凹部21の方向D3における他方の端部21bは、ベース部2の底面2dまで延在していなくてもよい。例えば、凹部21の他方の端部21bは、方向D3におけるベース部2の中心よりも底面2d側に延在していればよい。つまり、ベース部2の側面2bに、方向D3においてフィードスルー部F1と重なる段差が形成されていてもよい。なお、ベース部2の側面2cにも、上述と同様の段差が形成されていてもよい。
1,101…電子部品搭載用パッケージ、2…ベース部、2a…主面、2b,2c…側面、3…枠部、3a,3b…側壁、4…蓋部、5,6…誘電体、5c,6c…側面(第1側面)、5d,6d…側面(第2側面)、7,8…導電層、9,9A,10…リード端子、11…電子部品、12,13…ロウ材、12a…端面、21,22…凹部、21a,22a…一方の端部、31…絶縁部、D1…方向(長手方向)、D3…方向(厚さ方向)、F1,F2…フィードスルー部、S…オフセット(隙間)。

Claims (2)

  1. 金属製のベース部と、
    前記ベース部の側面に設けられ、前記ベース部の主面から底面に達する凹部と、
    前記ベース部の主面上に、電子部品を囲んで設けられた枠部と、
    前記枠部の内側と外側を通じて配置された誘電体と、前記誘電体上に位置し、前記枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、
    前記導電層に接続されたリード端子と、
    を備え、
    前記凹部は、前記リード端子および前記導電層と重なる領域に位置しており、前記リード端子及び前記導電層と前記凹部との間には、前記誘電体が介在しており、
    前記リード端子は、前記誘電体の端部において、前記ベース部から離れる方向に湾曲している電子部品搭載用パッケージ。
  2. 前記導電層の端部は、前記誘電体の端部よりも内側に位置し、
    前記リード端子は、前記導電層の端部よりも外側へ向かって延在しており、
    前記導電層の端部よりも外側において、前記リード端子と前記誘電体との間に空隙が介在してなる請求項1に記載の電子部品搭載用パッケージ。
JP2014071282A 2014-03-31 2014-03-31 電子部品搭載用パッケージ Active JP6375584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014071282A JP6375584B2 (ja) 2014-03-31 2014-03-31 電子部品搭載用パッケージ
US14/673,328 US9437509B2 (en) 2014-03-31 2015-03-30 Package for electronic components suppressing multipactor discharge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014071282A JP6375584B2 (ja) 2014-03-31 2014-03-31 電子部品搭載用パッケージ

Publications (3)

Publication Number Publication Date
JP2015195237A JP2015195237A (ja) 2015-11-05
JP2015195237A5 JP2015195237A5 (ja) 2017-06-01
JP6375584B2 true JP6375584B2 (ja) 2018-08-22

Family

ID=54192477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014071282A Active JP6375584B2 (ja) 2014-03-31 2014-03-31 電子部品搭載用パッケージ

Country Status (2)

Country Link
US (1) US9437509B2 (ja)
JP (1) JP6375584B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112753144B (zh) * 2018-12-26 2024-07-19 住友电工光电子器件创新株式会社 光学半导体装置
CN112614900B (zh) * 2020-11-27 2022-08-30 中国电子科技集团公司第十三研究所 一种光导开关封装结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571250A (en) * 1980-06-03 1982-01-06 Nec Corp Equipping structure of outside lead
US4451540A (en) * 1982-08-30 1984-05-29 Isotronics, Inc. System for packaging of electronic circuits
US4649229A (en) * 1985-08-12 1987-03-10 Aegis, Inc. All metal flat package for microcircuitry
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
US5528079A (en) * 1991-12-23 1996-06-18 Gi Corporation Hermetic surface mount package for a two terminal semiconductor device
JP2854460B2 (ja) * 1992-05-28 1999-02-03 京セラ株式会社 半導体素子収納用パッケージ
JPH0613513A (ja) 1992-06-26 1994-01-21 Fujitsu Ltd マイクロ波半導体装置
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5700724A (en) * 1994-08-02 1997-12-23 Philips Electronic North America Corporation Hermetically sealed package for a high power hybrid circuit
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
JP4058172B2 (ja) * 1997-12-02 2008-03-05 株式会社住友金属エレクトロデバイス 光半導体素子収納用パッケージ
US6204448B1 (en) * 1998-12-04 2001-03-20 Kyocera America, Inc. High frequency microwave packaging having a dielectric gap
JP4494587B2 (ja) * 2000-05-11 2010-06-30 古河電気工業株式会社 光半導体素子用パッケージおよび前記パッケージを用いた光半導体素子モジュール
JP2003249584A (ja) * 2002-02-25 2003-09-05 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP4480598B2 (ja) * 2004-02-26 2010-06-16 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
JP4817924B2 (ja) * 2006-03-29 2011-11-16 株式会社東芝 半導体パッケージ
JP2009076499A (ja) * 2007-09-18 2009-04-09 Toshiba Corp リード付基板、半導体パッケージ、及びリード付基板の製造方法
FR2949939A1 (fr) * 2009-09-04 2011-03-11 Thales Sa Traversee d'une paroi d'un boitier
JP5812671B2 (ja) * 2011-04-28 2015-11-17 京セラ株式会社 素子収納用パッケージおよびこれを備えた半導体装置

Also Published As

Publication number Publication date
US20150282357A1 (en) 2015-10-01
JP2015195237A (ja) 2015-11-05
US9437509B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
TWI629757B (zh) High frequency semiconductor amplifier
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6375584B2 (ja) 電子部品搭載用パッケージ
JP2008005088A (ja) 圧電振動子用パッケージおよび圧電振動子、圧電発振器
JP2008112810A (ja) 回路基板、半導体素子収納用パッケージおよび半導体装置
JP6584928B2 (ja) 電子装置
JP2008258882A (ja) 共振器フィルタ及びデュプレクサ
US9219017B2 (en) Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device
JP2007095956A (ja) 電子部品収納用パッケージ
WO2021230289A1 (ja) 伝送部品および半導体装置
US9887676B2 (en) High frequency semiconductor amplifier
JP6373115B2 (ja) 配線基板
JP2015192097A (ja) 電子部品搭載用パッケージ
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP2013110214A (ja) 電子部品収納用パッケージ
JP6749053B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6412900B2 (ja) 高周波半導体用パッケージ
JP2004319650A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP5948693B2 (ja) パッケージ
JP2011159892A (ja) 半導体パッケージおよび高周波半導体装置
JP6849558B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2020049732A1 (ja) 気密パッケージ
JP2007142947A (ja) 表面実装型圧電発振器
JP2006310433A (ja) 電子部品収納容器
JP2023006531A (ja) 半導体装置およびパッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180706

R150 Certificate of patent or registration of utility model

Ref document number: 6375584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250