JP2015195237A - 電子部品搭載用パッケージ - Google Patents
電子部品搭載用パッケージ Download PDFInfo
- Publication number
- JP2015195237A JP2015195237A JP2014071282A JP2014071282A JP2015195237A JP 2015195237 A JP2015195237 A JP 2015195237A JP 2014071282 A JP2014071282 A JP 2014071282A JP 2014071282 A JP2014071282 A JP 2014071282A JP 2015195237 A JP2015195237 A JP 2015195237A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- lead terminal
- conductive layer
- dielectric
- base portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000005219 brazing Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】マルチパクタの発生が抑制される電子部品搭載用パッケージを提供すること。【解決手段】電子部品搭載用パッケージ１は、金属製のベース部２と、ベース部２の側面２ｂに設けられ、ベース部２の主面２ａから底面２ｄに達する凹部２１と、ベース部２の主面２ａ上に、電子部品１１を囲んで設けられた枠部３と、誘電体５と、誘電体５上に位置し、枠部３の内側と外側との間を電気的に接続する導電層７とを有するフィードスルー部Ｆ１と、導電層７に接続されたリード端子９と、を備える。凹部２１は、リード端子９および導電層７と重なる領域に位置しており、リード端子９及び導電層７と凹部２１との間には、誘電体５が介在している。【選択図】図１
Description
本発明は、電子部品搭載用パッケージに関する。
半導体チップ及びコンデンサ等を備える電子部品は、パッケージ（電子部品搭載用パッケージ）によって収容されることがある。電子部品は、接地された金属製のベース部上に載置され、枠部及び蓋部によって密封される。電子部品は、電子部品搭載用パッケージの側壁に設けられるリード端子を介して、パッケージ外の部品に電気的に接続される。この場合、リード端子とベース部との間に絶縁性のセラミックス基板（フィードスルー部）が設けられることにより、リード端子がベース部に短絡することを防いでいる。
電子部品搭載用パッケージに収容された電子部品が、高真空条件下にてリード端子を介して高周波電力の受信及び送信を行う場合、リード端子とベース部の側面との間にマルチパクタと呼ばれる真空放電が発生することがある。このマルチパクタが発生することによって、ノイズの発生、電子部品の性能の劣化、及び電子部品の破壊等が起こることがある。
送受信される信号の電力及び周波数が一定の場合、マルチパクタの発生の有無は、リード端子とベース部との間の距離に依存している。例えば特許文献１には、マルチパクタの発生を抑制するために、電子部品搭載用パッケージ内の半導体素子に接続されるリード端子から接地面となるベース部の側面（メッキ部）までの距離を、例えば１ｍｍ以上になるように設計することが知られている。
電子部品搭載用パッケージにおいて、ベース部の側面とリード端子との間の距離はフィードスルー部の高さ（厚さ）によって定まる。このフィードスルー部の高さ（厚さ）を大きくし過ぎると、パッケージ内の気密性を確保できないおそれがある。したがって、電子部品搭載用パッケージにおけるフィードスルー部以外の構造を変更することによって、マルチパクタの発生を抑制することが求められている。
本発明は、マルチパクタの発生が抑制される電子部品搭載用パッケージを提供することを目的とする。
本発明の一側面に係る電子部品搭載用パッケージは、金属製のベース部と、ベース部の側面に設けられ、ベース部の主面から底面に達する凹部と、ベース部の主面上に、電子部品を囲んで設けられた枠部と、誘電体と、誘電体上に位置し、枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、導電層に接続されたリード端子と、を備え、リード端子および導電層と重なる領域に位置しており、リード端子及び導電層と凹部との間には、誘電体が介在している。
本発明によれば、マルチパクタの発生が抑制される電子部品搭載用パッケージを提供できる。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、金属製のベース部と、ベース部の側面に設けられ、ベース部の主面から底面に達する凹部と、ベース部の主面上に、電子部品を囲んで設けられた枠部と、誘電体と、誘電体上に位置し、枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、導電層に接続されたリード端子と、を備え、リード端子および導電層と重なる領域に位置しており、リード端子及び導電層と凹部との間には、誘電体が介在している、電子部品搭載用パッケージである。
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、金属製のベース部と、ベース部の側面に設けられ、ベース部の主面から底面に達する凹部と、ベース部の主面上に、電子部品を囲んで設けられた枠部と、誘電体と、誘電体上に位置し、枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、導電層に接続されたリード端子と、を備え、リード端子および導電層と重なる領域に位置しており、リード端子及び導電層と凹部との間には、誘電体が介在している、電子部品搭載用パッケージである。
この電子部品搭載用パッケージによれば、ベース部の側面に設けられている凹部は、主面から底面に達している。また、リード端子及び導電層と凹部との間には、誘電体が介在している。これにより、リード端子とベース部の側面との間の距離が広がる。したがって、マルチパクタの発生が抑制される。
また、導電層の端部は、誘電体の端部よりも内側に位置し、リード端子は、導電層の端部よりも外側へ向かって延在しており、導電層の端部よりも外側において、リード端子と誘電体との間に空隙が介在していてもよい。この場合、誘電体とリード端子との間に位置する導電層と、ベース部の側面との間の距離が広がる。つまり、ベース部の側面とリード端子に接続される導電層との間におけるマルチパクタの発生が抑制される。
また、リード端子は、誘電体の端部において、ベース部から離れる方向に湾曲していてもよい。この場合、リード端子とベース部の側面との間の距離が一層広がるので、マルチパクタの発生が一層抑制される。
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る電子部品搭載用パッケージの斜視図を示す。図２の（ａ）は、本実施形態に係る電子部品搭載用パッケージの平面図を示す。図２の（ｂ）は、本実施形態に係る電子部品搭載用パッケージのＩＩｂ−ＩＩｂ線矢視部分断面図を示す。図１及び図２の（ａ），（ｂ）に示されるように、電子部品搭載用パッケージ１は、ベース部２、枠部３、蓋部４、フィードスルー部Ｆ１，Ｆ２、及びリード端子９，１０を備えている。ベース部２、枠部３、及び蓋部４によって囲まれる領域に、電子部品１１が収容されている。つまり、電子部品搭載用パッケージ１によって、電子部品１１が収容されている。電子部品１１は、例えば半導体チップ、コンデンサ、及び増幅素子等から構成される部品である。電子部品１１は、例えば窒化ガリウムを用いた高電子移動度トランジスタ（ＧａＮ ＨＥＭＴ）を備えており、電子部品１１の出力は例えば１００Ｗ〜２００Ｗである。また、フィードスルー部Ｆ１は誘電体５と導電層７とを有し、フィードスルー部Ｆ２は誘電体６と導電層８とを有する。
ベース部２は、略直方体形状を有する金属製の部材であり、接地されている部材である。ベース部２に用いられる金属は、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、又はチタン（Ｔｉ）等であってもよい。また、ベース部２は、上記金属を含む合金製であってもよい。以下では、ベース部２の主面２ａにおけるリード端子９，１０の長手方向を方向（長手方向）Ｄ１とし、リード端子９，１０の幅方向を方向Ｄ２とし、ベース部２の厚さ方向を方向（厚さ方向）Ｄ３として説明する。主面２ａの方向Ｄ１に沿った辺の長さは、例えば２ｍｍ〜３０ｍｍである。主面２ａの方向Ｄ２に沿った辺の長さは、例えば５ｍｍ〜４０ｍｍである。ベース部２の厚さは、例えば０．２ｍｍ〜２ｍｍである。主面２ａの方向Ｄ１に沿った辺の長さと方向Ｄ２に沿った辺の長さとは、互いに同一でもよいし、異なっていてもよい。
枠部３は、ベース部２の主面２ａ上に、電子部品１１を囲むように設けられている。枠部３は、主面２ａを構成する各辺に沿って設けられている。枠部３は、金属又は合金（例えば、Ｆｅ（鉄）−Ｎｉ（ニッケル）−Ｃｏ（コバルト）等）から構成されているが、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）又はチタニア（ＴｉＯ２）等の焼結体（以下、単にセラミックスとする）から構成されていてもよい。枠部３の方向Ｄ３における長さ（高さ）は、例えば０．５ｍｍ〜５ｍｍである。枠部３の幅は、例えば２ｍｍ〜３０ｍｍである。枠部３の側壁３ａ，３ｂのそれぞれの一部には絶縁部３１が設けられており、当該絶縁部３１が導電層７，８に接している。枠部３の側壁３ａ，３ｂのそれぞれの一部に絶縁部３１が設けられていることにより、枠部３が導電層７，８と短絡することを防いでいる。枠部３によって囲まれている領域を枠部３の内側とし、枠部３によって囲まれていない領域を枠部３の外側としてもよい。
蓋部４は、枠部３に囲まれた空間を密閉するように枠部３上に設けられる、略直方体形状の蓋である。枠部３と蓋部４とは、例えば互いに接着剤を介して接合されている。蓋部４は、金属又は合金から構成されているが、セラミックスから構成されていてもよい。方向Ｄ３から見て、蓋部４の面積は、枠部３の面積と枠部３によって囲まれた空間の面積とを合計した面積と等しくなっているが、異なっていてもよい。
フィードスルー部Ｆ１，Ｆ２における誘電体５，６は、略直方体形状を有する部材である。フィードスルー部Ｆ１は、方向Ｄ１に沿って互いに対向している枠部３の一対の側壁３ａ，３ｂの内、側壁３ａの一部を貫通するように設けられている。同様に、フィードスルー部Ｆ２は、枠部３の側壁３ｂの一部を貫通するように設けられている。フィードスルー部Ｆ１，Ｆ２の方向Ｄ３における長さ（厚さ）は、例えば０．２ｍｍ〜２ｍｍである。誘電体５，６は、例えば絶縁性のセラミックスから構成される。
導電層７は、誘電体５の主面５ａ上に設けられ、枠部３の内側と外側との間を電気的に接続する金属層である。また、導電層８は、誘電体６の主面６ａ上に設けられ、枠部３の内側と外側との間を電気的に接続する金属層である。具体的には、導電層７，８は、枠部３の内側に位置する電子部品１１と枠部３の外側に位置する他の電子部品とを電気的に接続するための導電経路として機能する。導電層７，８は、例えば金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、又はチタン（Ｔｉ）等の金属又はそれらの合金等から形成されている。導電層７，８は、例えばスパッタリングによって形成される。
リード端子９は、誘電体５上に設けられ、電子部品１１と電気的に接続されている端子（又は配線）である。リード端子９及び誘電体５との間に設けられる合金製のロウ材１２を介して、リード端子９と導電層７とが互いに接合している。これにより、リード端子９は、導電層７に接続されると共に誘電体５から剥離することが抑制される。リード端子９は、導電層７、ロウ材１２及びＡｕワイヤーＷ１を介して電子部品１１と電気的に接続されている。同様に、リード端子１０は、誘電体６上に設けられ、電子部品１１と電気的に接続されている端子（又は配線）である。リード端子１０及び誘電体６との間に設けられる合金製のロウ材１３を介して、リード端子１０と導電層８とは互いに接合している。これにより、リード端子１０は、導電層８に接続されると共に誘電体６から剥離することが抑制される。リード端子１０は、導電層８、ロウ材１３及びＡｕワイヤーＷ２を介して電子部品１１と電気的に接続されている。リード端子９，１０は、例えば金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、又はチタン（Ｔｉ）等の金属又はそれらの合金等から形成されている。ロウ材１２，１３は、例えばＡｇ（銀）−Ｃｕ（銅）−Ｚｎ（亜鉛）等の合金から形成されている。本実施形態では、リード端子９を入力端子（又は入力配線）とし、リード端子１０を出力端子（又は出力配線）とする。
方向Ｄ１に沿って互いに対向しているベース部２の一対の側面２ｂ，２ｃの内、側面２ｂには凹部２１が設けられている。凹部２１は、方向Ｄ３においてリード端子９および導電層７と重なる領域に位置しており、リード端子９および導電層７と凹部２１との間には、誘電体５が介在している。方向Ｄ２において、凹部２１の長さはリード端子９の幅よりも長ければよい。本実施形態では、方向Ｄ２において、凹部２１の長さはフィードスルー部Ｆ１の長さと同一となっている。また、凹部２１の方向Ｄ３における一方の端部２１ａは、ベース部２の主面２ａまで延在している。すなわち、凹部２１の一方の端部２１ａは、誘電体５の底面５ｂまで延在している。凹部２１の方向Ｄ３における他方の端部２１ｂは、ベース部２の底面２ｄまで延在している。言い換えれば、凹部２１はベース部２の主面２ａから底面２ｄに達するように側面２ｂに設けられている。凹部２１の方向Ｄ１における端面２１ｃは、誘電体５における電子部品１１側の側面（第１側面）５ｃに対向する側面（第２側面）５ｄよりも、電子部品１１側に位置している。すなわち、方向Ｄ２から見て、凹部２１の端面２１ｃは、誘電体５の側面５ｄと揃っていない。または、方向Ｄ３において誘電体５に重なっているベース部２の側面２ｂは、略矩形状に窪んでいる（後退している）。
同様に、ベース部２の側面２ｃには凹部２２が設けられている。凹部２２は、方向Ｄ３においてリード端子１０および導電層８と重なる領域に位置しており、リード端子１０および導電層８と凹部２２との間には、誘電体６が介在している。方向Ｄ２において、凹部２２の長さはリード端子１０の幅よりも長ければよい。本実施形態では、方向Ｄ２における凹部２２の長さはフィードスルー部Ｆ２と同一となっている。また、凹部２２の方向Ｄ３における一方の端部２２ａは、ベース部２の主面２ａまで延在している。すなわち、凹部２２の一方の端部２２ａは、誘電体６の底面６ｂまで延在している。凹部２２の方向Ｄ３における他方の端部２２ｂは、ベース部２の底面２ｄまで延在している。言い換えれば、凹部２２はベース部２の主面２ａから底面２ｄに達するように側面２ｃに設けられている。凹部２２の方向Ｄ１における端面２２ｃは、誘電体６における電子部品１１側の側面（第１側面又は第１端部）６ｃに対向する側面（第２側面又は第２端部）６ｄよりも、電子部品１１側に位置している。すなわち、方向Ｄ２から見て、凹部２２の端面２２ｃは、誘電体６の側面６ｄと揃っていない。または、方向Ｄ３において誘電体６に重なっているベース部２の側面２ｃは、略矩形状に窪んでいる（後退している）。凹部２１，２２は互いに同一形状でもよいし、互いに異なった形状でもよい。凹部２１，２２のそれぞれは、例えばベース部２を切り欠くことによって形成される。
以上に説明した、本実施形態の電子部品搭載用パッケージ１によって得られる効果について説明する。図３の（ａ）は、比較例に係る電子部品搭載用パッケージの斜視図を示す。図３の（ｂ）は、比較例に係る電子部品搭載用パッケージのＩＩＩｂ−ＩＩＩｂ線矢視部分断面図を示す。図３の（ａ），（ｂ）に示されるように、電子部品搭載用パッケージ１０１におけるベース部２の側面２ｂには、凹部が形成されていない。すなわち、リード端子９及びベース部２の側面２ｂの距離は、フィードスルー部Ｆ１の厚さと等しくなる。この場合、リード端子９を流れる信号の電力及び周波数と、誘電体５の厚さとの条件によっては、リード端子９と側面２ｂとの間にマルチパクタが発生するおそれがある。
上記比較例に対して本実施形態では、図１及び図２の（ａ），（ｂ）に示されるように、ベース部２の側面２ｂには凹部２１が設けられており、側面２ｃには凹部２２が設けられている。これらの凹部２１，２２は、方向Ｄ３において導電層７，８及びリード端子９，１０にそれぞれ重なっている。また、凹部２１の一方の端部２１ａと、凹部２２の一方の端部２２ａとは、それぞれベース部２の主面２ａまで延在している（すなわち、凹部２１，２２の各々は、ベース部２の主面２ａから底面２ｄに達するように側面２ｂ又は側面２ｃに設けられている。）。これにより、本実施形態の電子部品搭載用パッケージ１におけるリード端子９とベース部２の側面２ｂとの間の距離、及びリード端子１０とベース部２の側面２ｃとの間の距離は、比較例の電子部品搭載用パッケージ１０１における当該距離よりも広がる。したがって、マルチパクタの発生が抑制される。
図４の（ａ）は、本実施形態の第１変形例に係る電子部品搭載用パッケージの断面図の一部を示す。図４の（ｂ）は、図４の（ａ）の一部を拡大した端面図を示す。図４の（ａ），（ｂ）に示されるように、方向Ｄ１におけるロウ材１２の外方向の端面（端部）１２ａは、誘電体５の側面（第１端部）５ｄよりも内側に位置している。また、方向Ｄ１における導電層７の外方向の端面（端部）７ａは、誘電体５の側面（第１端部）５ｄよりも内側に位置している。リード端子９は、方向Ｄ１において、導電層７の端面（端部）７ａ及びロウ材１２の端面（端部）１２ａよりも外側へ向かって延在している。これにより、導電層７の端面（端部）７ａよりも外側において、入力端子であるリード端子９と誘電体５との間には、オフセット（隙間又は空隙）Ｓが形成される。この場合であっても、上記実施形態に係る電子部品搭載用パッケージと同等の効果を奏する。また、ベース部２の側面２ｂと、方向Ｄ１におけるロウ材１２の外方向の端面１２ａ（又は導電層７の外方向の端面７ａ）との間の距離が広がる。つまり、ベース部２の側面２ｂと、リード端子９に電気的に接続されるロウ材１２（又は導電層７）との間におけるマルチパクタの発生が抑制される。なお、出力端子側も同様に、リード端子とフィードスルー部との間の一部にオフセットを形成してもよい。
図５は、本実施形態の第２変形例に係る電子部品搭載用パッケージの断面図の一部を示す。図５に示されるように、方向Ｄ３において、入力端子であるリード端子９Ａは、誘電体５の側面（第１端部）５ｄ上でベース部２から離れる方向に凸状に曲がっている。すなわち、リード端子９Ａは、誘電体５の側面（第１端部）５ｄ上において、方向Ｄ３においてベース部２から離れる方向に湾曲する湾曲部９Ａ１を有している。また、第１変形例と同様に、方向Ｄ１におけるロウ材１２の外方向の端面１２ａと、導電層７の外方向の端面７ａは、誘電体５の側面５ｄよりも枠部３側に位置している。この場合であっても、上記第１変形例に係る電子部品搭載用パッケージと同等の効果を奏する。さらに、リード端子９Ａとベース部２の側面２ｂとの間の距離が一層広がるので、マルチパクタの発生が一層抑制される。なお、出力端子側のリード端子も同様に湾曲部を有していてもよい。
本発明による電子部品搭載用パッケージは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び変形例を適宜組み合わせてもよい。例えば、本実施形態に記載されたリード端子９を、第２変形例に記載されたリード端子９Ａに変更してもよい。
また、ベース部２は、例えば絶縁性の部材にメッキ等の表面処理がなされたものであってもよい。また、凹部２１，２２は、方向Ｄ３から見て例えば略台形状に窪んでいてもよいし、略半円状に窪んでいてもよい。
また、凹部２１の方向Ｄ３における他方の端部２１ｂは、ベース部２の底面２ｄまで延在していなくてもよい。例えば、凹部２１の他方の端部２１ｂは、方向Ｄ３におけるベース部２の中心よりも底面２ｄ側に延在していればよい。つまり、ベース部２の側面２ｂに、方向Ｄ３においてフィードスルー部Ｆ１と重なる段差が形成されていてもよい。なお、ベース部２の側面２ｃにも、上述と同様の段差が形成されていてもよい。
１，１０１…電子部品搭載用パッケージ、２…ベース部、２ａ…主面、２ｂ，２ｃ…側面、３…枠部、３ａ，３ｂ…側壁、４…蓋部、５，６…誘電体、５ｃ，６ｃ…側面（第１側面）、５ｄ，６ｄ…側面（第２側面）、７，８…導電層、９，９Ａ，１０…リード端子、１１…電子部品、１２，１３…ロウ材、１２ａ…端面、２１，２２…凹部、２１ａ，２２ａ…一方の端部、３１…絶縁部、Ｄ１…方向（長手方向）、Ｄ３…方向（厚さ方向）、Ｆ１，Ｆ２…フィードスルー部、Ｓ…オフセット（隙間）。
Claims (3)
- 金属製のベース部と、
前記ベース部の側面に設けられ、前記ベース部の主面から底面に達する凹部と、
前記ベース部の主面上に、電子部品を囲んで設けられた枠部と、
誘電体と、前記誘電体上に位置し、前記枠部の内側と外側との間を電気的に接続する導電層とを有するフィードスルー部と、
前記導電層に接続されたリード端子と、
を備え、
前記凹部は、前記リード端子および前記導電層と重なる領域に位置しており、前記リード端子及び前記導電層と前記凹部との間には、前記誘電体が介在している電子部品搭載用パッケージ。 - 前記導電層の端部は、前記誘電体の端部よりも内側に位置し、
前記リード端子は、前記導電層の端部よりも外側へ向かって延在しており、
前記導電層の端部よりも外側において、前記リード端子と前記誘電体との間に空隙が介在してなる請求項１に記載の電子部品搭載用パッケージ。 - 前記リード端子は、前記誘電体の端部において、前記ベース部から離れる方向に湾曲してなる請求項１または２に記載の電子部品搭載用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014071282A JP6375584B2 (ja) | 2014-03-31 | 2014-03-31 | 電子部品搭載用パッケージ |
| US14/673,328 US9437509B2 (en) | 2014-03-31 | 2015-03-30 | Package for electronic components suppressing multipactor discharge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014071282A JP6375584B2 (ja) | 2014-03-31 | 2014-03-31 | 電子部品搭載用パッケージ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015195237A true JP2015195237A (ja) | 2015-11-05 |
| JP2015195237A5 JP2015195237A5 (ja) | 2017-06-01 |
| JP6375584B2 JP6375584B2 (ja) | 2018-08-22 |
Family
ID=54192477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014071282A Active JP6375584B2 (ja) | 2014-03-31 | 2014-03-31 | 電子部品搭載用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9437509B2 (ja) |
| JP (1) | JP6375584B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112753144B (zh) * | 2018-12-26 | 2024-07-19 | 住友电工光电子器件创新株式会社 | 光学半导体装置 |
| CN112614900B (zh) * | 2020-11-27 | 2022-08-30 | 中国电子科技集团公司第十三研究所 | 一种光导开关封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571250A (en) * | 1980-06-03 | 1982-01-06 | Nec Corp | Equipping structure of outside lead |
| JPH05335431A (ja) * | 1992-05-28 | 1993-12-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2003249584A (ja) * | 2002-02-25 | 2003-09-05 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2006066867A (ja) * | 2004-02-26 | 2006-03-09 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
| JP2007266417A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体パッケージ |
| JP2009076499A (ja) * | 2007-09-18 | 2009-04-09 | Toshiba Corp | リード付基板、半導体パッケージ、及びリード付基板の製造方法 |
| JP2012234879A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Corp | 素子収納用パッケージおよびこれを備えた半導体装置 |
| JP2013504195A (ja) * | 2009-09-04 | 2013-02-04 | テールズ | パッケージ壁用フィードスルー |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4451540A (en) * | 1982-08-30 | 1984-05-29 | Isotronics, Inc. | System for packaging of electronic circuits |
| US4649229A (en) * | 1985-08-12 | 1987-03-10 | Aegis, Inc. | All metal flat package for microcircuitry |
| JP3009788B2 (ja) * | 1991-11-15 | 2000-02-14 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
| US5528079A (en) * | 1991-12-23 | 1996-06-18 | Gi Corporation | Hermetic surface mount package for a two terminal semiconductor device |
| JPH0613513A (ja) | 1992-06-26 | 1994-01-21 | Fujitsu Ltd | マイクロ波半導体装置 |
| US5880403A (en) * | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US5700724A (en) * | 1994-08-02 | 1997-12-23 | Philips Electronic North America Corporation | Hermetically sealed package for a high power hybrid circuit |
| US5750926A (en) * | 1995-08-16 | 1998-05-12 | Alfred E. Mann Foundation For Scientific Research | Hermetically sealed electrical feedthrough for use with implantable electronic devices |
| US5792984A (en) * | 1996-07-01 | 1998-08-11 | Cts Corporation | Molded aluminum nitride packages |
| JP4058172B2 (ja) * | 1997-12-02 | 2008-03-05 | 株式会社住友金属エレクトロデバイス | 光半導体素子収納用パッケージ |
| US6204448B1 (en) * | 1998-12-04 | 2001-03-20 | Kyocera America, Inc. | High frequency microwave packaging having a dielectric gap |
| JP4494587B2 (ja) * | 2000-05-11 | 2010-06-30 | 古河電気工業株式会社 | 光半導体素子用パッケージおよび前記パッケージを用いた光半導体素子モジュール |
| SG157957A1 (en) * | 2003-01-29 | 2010-01-29 | Interplex Qlp Inc | Package for integrated circuit die |
| US7446411B2 (en) * | 2005-10-24 | 2008-11-04 | Freescale Semiconductor, Inc. | Semiconductor structure and method of assembly |
-
2014
- 2014-03-31 JP JP2014071282A patent/JP6375584B2/ja active Active
-
2015
- 2015-03-30 US US14/673,328 patent/US9437509B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571250A (en) * | 1980-06-03 | 1982-01-06 | Nec Corp | Equipping structure of outside lead |
| JPH05335431A (ja) * | 1992-05-28 | 1993-12-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2003249584A (ja) * | 2002-02-25 | 2003-09-05 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2006066867A (ja) * | 2004-02-26 | 2006-03-09 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
| JP2007266417A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体パッケージ |
| JP2009076499A (ja) * | 2007-09-18 | 2009-04-09 | Toshiba Corp | リード付基板、半導体パッケージ、及びリード付基板の製造方法 |
| JP2013504195A (ja) * | 2009-09-04 | 2013-02-04 | テールズ | パッケージ壁用フィードスルー |
| JP2012234879A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Corp | 素子収納用パッケージおよびこれを備えた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9437509B2 (en) | 2016-09-06 |
| JP6375584B2 (ja) | 2018-08-22 |
| US20150282357A1 (en) | 2015-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI629757B (zh) | High frequency semiconductor amplifier | |
| JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP6375584B2 (ja) | 電子部品搭載用パッケージ | |
| TWI469275B (zh) | Package | |
| JP2008112810A (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| US10475777B2 (en) | Semiconductor apparatus installing passive device | |
| JP6725408B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2008258882A (ja) | 共振器フィルタ及びデュプレクサ | |
| US9219017B2 (en) | Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device | |
| US9887676B2 (en) | High frequency semiconductor amplifier | |
| JP2007095956A (ja) | 電子部品収納用パッケージ | |
| WO2021230289A1 (ja) | 伝送部品および半導体装置 | |
| JP6373115B2 (ja) | 配線基板 | |
| JP2015192097A (ja) | 電子部品搭載用パッケージ | |
| JP2013110214A (ja) | 電子部品収納用パッケージ | |
| JP7237609B2 (ja) | 電子部品用パッケージおよび電子装置 | |
| JP6412900B2 (ja) | 高周波半導体用パッケージ | |
| JP2004319650A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP5948693B2 (ja) | パッケージ | |
| JP2018029158A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| US20230230904A1 (en) | Semiconductor device | |
| WO2024057876A1 (ja) | 半導体装置 | |
| JP2011159892A (ja) | 半導体パッケージおよび高周波半導体装置 | |
| WO2020049732A1 (ja) | 気密パッケージ | |
| JP2005285872A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170327 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6375584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |