JP2013504195A - パッケージ壁用フィードスルー - Google Patents

パッケージ壁用フィードスルー Download PDF

Info

Publication number
JP2013504195A
JP2013504195A JP2012527316A JP2012527316A JP2013504195A JP 2013504195 A JP2013504195 A JP 2013504195A JP 2012527316 A JP2012527316 A JP 2012527316A JP 2012527316 A JP2012527316 A JP 2012527316A JP 2013504195 A JP2013504195 A JP 2013504195A
Authority
JP
Japan
Prior art keywords
signal line
package
line portion
feedthrough
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012527316A
Other languages
English (en)
Other versions
JP5754032B2 (ja
Inventor
ドゥルヴォン、クロード
ヴァンディエール、オリヴィエ
ヌーヴォ、ダヴィド
Original Assignee
テールズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テールズ filed Critical テールズ
Publication of JP2013504195A publication Critical patent/JP2013504195A/ja
Application granted granted Critical
Publication of JP5754032B2 publication Critical patent/JP5754032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0247Electrical details of casings, e.g. terminals, passages for cables or wiring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/06Hermetically-sealed casings
    • H05K5/069Other details of the casing, e.g. wall structure, passage for a connector, a cable, a shaft
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Installation Of Indoor Wiring (AREA)
  • Casings For Electric Apparatus (AREA)
  • Waveguides (AREA)

Abstract

本発明は基台(204)を含む電力用パッケージの壁(203)を貫通する密閉フィードスルーに関し、壁(203)は内部部位と外部部位との境界を定め、前記密閉フィードスルーは、パッケージ外側の第1の信号線路部分(202a’)、パッケージ内側の第2の信号線路部分(202b’)、および、他の2つの部分(202a’,202b’)を接続する第3の信号線路部分(202c’)を含み、前記フィードスルーは、第1の部分(202a’)が予め定められた保安距離を考慮するよう壁からシフトされることと、第3の部分(202c’)がその全長を覆うように埋設されていることとを特徴とする。
【選択図】 図4

Description

本発明は電力用パッケージの分野に関し、特にこれらのパッケージにおいて提供されるフィードスルーに関する。
図1は密閉電力用パッケージを示す。
このようなパッケージは、4つの壁を含む金属隔壁を上面に配置する金属基台100を含む。2つの密閉フィードスルー101および102は、向かい合う壁にそれぞれ位置し、主にマイクロ波信号線路(図示せず)の出入を可能にする。
密閉フィードスルー104により供給信号または制御信号といった低周波信号が送達される。金属グリッド103によりこれらの様々な信号が互いに接続され、様々な構成要素を取り付ける間、静電気放電を防ぐ。
この種のマイクロパッケージはマイクロ波電界に使用され、高電力増幅器のようなベアチップに準じた電気的機能を提供する。
図2は先行技術における密閉フィードスルーの断面図を示す。フィードスルー101は、セラミック絶縁体で作られ、信号線路202にパッケージの壁203を貫通させる。フィードスルーはパッケージの基台204上にある。信号線路は、パッケージ外側の第1部位202a、パッケージ内側の第2部位202bおよびフィードスルーに埋め込まれている第3部位202cを含む。信号線路はパッケージ内側に位置する構成要素205に接続される。構成要素は、基台204と構成要素205との間に配置される台座206により、信号線路202と同じ高さに配置され、接続配線の長さに起因するマイクロ波の不整合があればこれを制限する。
多層セラミックフィードスルーは、表面に信号線路202を配置するパッケージ基台204と接する第1層201a、および、壁203にて第1層201aを覆う第2層201bを含む。
耐真空電力用パッケージの使用において、主な問題の1つは、マルチパクティング(multipacting)と呼ばれる密閉フィードスルー近辺で発生しうる現象の存在である。マルチパクティングは寄生効果で、真空下でマイクロ波を伝送するデバイスに生じる。特に、人工衛星に搭載する真空管、粒子加速器およびマイクロ波回路に見られる。基本的なマルチパクティングの機構は以下のとおりである:一次電子は、マイクロ波電界により加速され、表面に衝突して二次電子の放出を引き起こし、二次電子が次々とマイクロ波電界により加速され表面に衝突し、別の二次電子放出を引き起こす。電界の、所定の幾何形態ならびに一定の周波数および一定の振幅に関しては、通過中の電子の数が指数関数的に増大するための条件を満たす。マルチパクティング放電のための条件がその後満たされる。通過中の電子数の増大は飽和現象により制限され、放電は時間とともに変動することがある。
マルチパクティングは多くの場合望まれない現象である:マイクロ波電場は電子の加速によりエネルギーを失い、こうして電子から獲得したエネルギーが本質的には衝突時熱に変換される(放出される二次電子のエネルギーは低い)。したがって、マイクロ波構造において伝送されるまたは格納されるエネルギーの減少と、後者のエネルギーの発熱との両方が認められる。
パッケージでは、この放電現象は信号線路のパッケージ外側の部位とパッケージの金属筐体との間で発生する。その結果放電現象は信号線路を破壊する。パッケージがガスを含んでいるので、信号線路の密閉パッケージ内側の部位は影響を受けない。非密閉パッケージの場合、信号線路のパッケージ内側の部位もマルチパクティングの影響を受ける。この現象を防ぐ最も単純な方法は、他の導電性素子から十分に外部の信号線路を引き離すことである。これを実現するために、マルチパクティングを回避するための最小保安距離dが計算される。この距離は、信号の電力に依存する。典型的には、40Wの信号に関し、6dBのマージンに対する保安距離は2mm、10dBのマージンでは2.5mmである。マージンは、電磁気シミュレーションおよび製造公差における不確実性を考慮しマルチパクティングを克服する。有効な規格によれば、6dBのマージンはマルチパクティングが絶無であることを保証するのに十分であると考えられているが、その絶無を確認するのに電気的テストが必要である。10dBのマージンは電気的テストを省くのに十分である。
したがって、パッケージの線路202と基台204との間におけるマルチパクティングを防ぐためには、フィードスルーの第1層201aの高さは少なくとも10dBの保安距離dと等しくなる。パッケージの線路202と壁203との間にマルチパクティングすることを防ぐためには、第2層201bの高さは、少なくとも保安距離dと等しい。したがって、フィードスルーの高さは保安距離dの少なくとも2倍となる。典型的には、40W伝送電力について、フィードスルーは10dBのマージンに対し合計5mmの高さを有する。この距離dは線路202aと金属壁との間の水平面にも適用可能である。
線路でより多くの電力を伝送することが望まれる場合には問題が生じる。例えば、150W電力に関し保安距離dは10dBのマージンで5mmになる。この距離は密閉フィードスルーの高さが増加していくことを示唆する。先行技術によれば、セラミックフィードスルーは高さ約6mmで製造上の限界に到達する。言いかえれば、高さ10mmのフィードスルーを製造するのは非常に難しい。
さらに、フィードスルーが製作される基板の高さが増加すると電気的な問題が生じその解決は困難である。図3は、10mm高さフィードスルーの入力/出力時における信号の反射係数の変化曲線302および付随する電力損失曲線301を示す。Y軸の単位はデシベルであり、X軸の単位はギガヘルツである。応答曲線プロット上、臨界周波数が観測され、臨界周波数より下の周波数では伝送信号の電力損失は無視できる程度であり、臨界周波数より上の周波数では電力損失は急激に増加している。臨界周波数より高い周波数において本フィードスルーはもはや使用することができない。この現象は、アンテナのように四方に伸び始めている信号線路において、波動がもはや伝播しないという事実に起因する。高さ10mmのフィードスルーについては、臨界周波数は約2GHzに位置する。したがって、本フィードスルーは3GHzの信号に使用することはできない。
要約すると、このようなフィードスルーには次の欠点がある:第1に、本フィードスルーは製造するのが非常に難しい;加えて、電気的制限を有する(2GHzを超える周波数用);最後に、台座の無いパッケージであればその全体高さが許容されず既知の製造方法との互換性がない。
別の解決策は、アースされた金属部分(パッケージの壁および基台)を絶縁性塗料で覆うことにある。しかし、剥離の危険がある。さらに、この塗料を施すのは困難である。
別の代替案は、パッケージ外部の信号線路を樹脂(グロブトップ(glob−top))で覆うことである。しかし、亀裂が入ったり、温度サイクル下で剥離したり、線路202a上の樹脂が著しい誘電率を有しこの樹脂の存在により電気的応答が変化したりする危険がある。
本発明は、マルチパクティングの危険性を最小限に抑え高い電力で作動するフィードスルーを提供することにより、前述の問題を低減することを目的とする。
本目的のため、本発明の主題は、信号を伝達するためのデバイスであり、フィードスルーとも呼ばれ、信号が基台を含む電力用パッケージの壁を貫通して伝達するために、壁と接する基台上に配置されることにより利用可能であって、壁は内部と外部との境界を定め、前記密閉デバイスは、パッケージ外側の第1の信号線路部分、パッケージ内側の第2の信号線路部分、および他の2つの部分を接続する第3の信号線路部分を含み、前記フィードスルーは、第1の予め定められた保安距離を配慮するよう第1の信号線路部分が壁からシフトされることと、第3の信号線路部分がその全長を覆うようデバイス内に埋設されていることとを特徴とする。
本発明を利用すれば、より高い電力を通過させるためにフィードスルーの高さを増加させる必要がなく、それゆえ50オームで整合する信号線路をより小さな幅にすることができる。したがって本フィードスルーおよび付随する信号線路は最高周波数により良く応答する。
本発明の第1の実施形態によれば、第1の信号線路部分と第2の信号線路部分とは高さをシフトし、前記高さは壁と平行になるよう考慮される。
本発明の第1の実施形態における1つの長所はその非対称な態様に起因するものである。第1層の高さは保安距離より低くてもよい。それゆえパッケージ内側の信号線路の高さは減少する。したがってパッケージ内側の台座を低くする、さらには削除することが可能である。
本発明は高さのより低いセラミックフィードスルーを使用可能にする。このことはさらにフィードスルーが配置される隔壁の高さを制限する。パッケージの縦横比(幅と金属隔壁高さとの比、および長さと金属隔壁高さとの比)はしたがって減少する。このことは、パッケージ(基台100、金属隔壁203、ならびにフィードスルー101、102および104の高温溶接)の製造中と、パッケージのハーメチックシール後との両方において、応力(具体的には熱力学的応力)の減少をもたらす。
本発明は、以下の非限定的な例により与えられる詳細な説明を読みさらに図の助けにより一層よく理解され、他の利点は明らかとなろう。
上述の、密閉電力用パッケージを示す。 上述の、先行技術による密閉フィードスルーの横断面図を示す。 上述の、既知の先行技術のフィードスルーの応答曲線を示す。 本発明によるフィードスルーの第1の実施形態の横断面図を示す。 本発明によるフィードスルーの応答曲線を示す。 本発明によるフィードスルーの第2の実施形態の横断面図を示す。
図4は、本発明によるフィードスルーの第1の実施形態の横断面図を示す。電力用パッケージの壁203のフィードスルーは、信号線路を通過させる。パッケージは基台204を含む。壁203は内部部位と外部部位との境界を定める。フィードスルーは、パッケージ外側の第1の信号線路部分202a’、パッケージ内側の第2の信号線路部分202b’、および他の2つの部分202a’,202b’を接続する第3の信号線路部分202c’を含む。第1の部分202a’は第1の予め定められた壁からの保安距離を配慮するために壁からシフトしている。第3の部分202c’はその全長を覆うよう埋設されている。
第3の信号線路部分202c’は第1の信号線路部分202a’を基準として高さを変えている。
第1の保安距離は、パッケージ外側でのマルチパクティングを防止するためのものである。
実用上、多層フィードスルーはパッケージの基台204に接する第1層401aを含む。第1層は平行六面体ブロックである。第3の信号線路部分202c’は第1層401aの表面に配置される。
フィードスルーは、パッケージ外側の部位およびパッケージの壁203において、第1層401aを覆う第2層401bを含む。第2層は平行六面体ブロックであり、めっき穴がその体積を通過する。このめっき穴は、信号線路の(第2層の下面に接触するよう位置する)第3の部分202c’を第2層401bの上面に位置する第1の信号線路部分202a’に接続する。
本発明の第1の実施形態によれば、第1の信号線路部分202a’と第2の信号線路部分202b’とは高さを変え、前記高さは壁203と平行になるよう考慮される。本発明の本実施形態を利用すれば、第1層の高さを減少することが可能であり、したがって信号線路が接続される構成要素205を支持する台座206を低くしたり、さらには削除したりすることができる。
第1の信号線路部分202a’は予め定められた保安距離に配慮して十分遠くにある。例えば、壁から5mmの保安距離d’に対して、第1の信号線路部分202a’を5mmの距離で移動させる。
パッケージ外側では、第1の信号線路部分202a’が第2層401b上に配置される。この第2層401b中に製造されるめっき穴は、層401bと層401aとの間の界面へ信号を送達する。埋設される第3の部分202c’は層401aの表面上にある。第2の信号線路部分202b’はパッケージ内の部位からアクセスすることができ付随する構成要素に接続される。
様々な線路はスクリーン印刷を用い導電性ペーストにより製造される。パッケージ外の信号線路部位202a’および信号線路部位202c’にはニッケル/金仕上げが施される。
信号線路の第3の部分202c’は埋設されている。マルチパクティングは真空にのみ生じ、したがってこの線路部分には影響しない。考慮される保安距離dは第2層の表面上にある第1の信号線路部分202a’と、パッケージの金属部分との距離であり、すなわち、壁との距離および基台との距離である。
信号線路202c’はパッケージ外側のフィードスルーに埋設される。このことにより、真空中、フィードスルーの高さを増加させること無く、線路が接地面から遠ざけられる。
本発明の利点の1つは、高周波数信号と共に使用された時より良く機能することである。図5は本発明によるフィードスルーの応答曲線を示す。曲線501はフィードスルーの入力出力間での電力損失を示す。曲線502および503は、入力時および出力時の反射パラメーターにそれぞれ相当する。フィードスルーは高さ4mmであり信号電力は150Wである。図3に関連して、図5中の曲線は周波数の関数としてデシベルで示される。既知の先行技術によるフィードスルーの場合に生じた、2GHzでの急な電力損失は生じず、しかし約7.5GHzでは生じていることが認められる。
本発明の第2の実施形態によって、第2の予め定められた保安距離に配慮するよう、第2の信号線路部分202b’は壁から移動される。図6は、本発明による密閉フィードスルーの第2の実施形態の横断面図を示す。第1の実施形態に関連して、密閉フィードスルーは、パッケージ外側の第1の信号線路部分602a、パッケージ内側の第2の信号線路部分602b、ならびに他の2つの部分602aおよび602bを接続する第3の信号線路部分602cを含む。第1の部分602aは、第1の予め定められた壁からの保安距離を考慮するため、壁から移動される。第3の部分602cはその全長を覆うよう埋設されている。しかしながら、第1の部分602aおよび第2の部分602bの高さは変えられないため、パッケージ内部の台座206を使用することが必要かもしれない。
パッケージが密閉パッケージの場合、第2の保安距離は、パッケージ内側でのコロナ形成を防止するよう意図される。
地上で決定された割合でパッケージからの漏れが生じるため、軌道上で使用されるパッケージの内圧が落ちる際にコロナが発現する。コロナ形成を防ぐ標準的な方法は、いかなる接地面からも信号線路を引き離し、放電を誘導する電界を減少させること、または保護的絶縁体に導電性を埋設させ、プラズマがハイレベルでのみ生ずるようにすること以外には、無い。コロナは一種の放電であり、直流であってもなくても、高電位に引き上げられ電気的に中性の流体によって分離された2つの電極間で電流が流れる時、通常の空気中、この流体のイオン化によって生みだされる。プラズマがその後作りだされ、イオンから中性ガス分子へ移行することにより電荷が運搬される。流体中のある一点における電界が十分に高い場合、流体はこの点の周囲でイオン化し導電性になる。もし導電性と電界値の幾何形態が、イオン化された領域が固定化するというよりむしろ拡大するような状態である場合、電流は対極電極までの通り道を得て到達し、スパークまたは電気的アークがその後形成され構造を破壊する。
パッケージが非密閉パッケージの時、第2の保安距離はパッケージ内側でのマルチパクティングを防ぐように意図される。パッケージがもはや密閉ではない場合、パッケージ内部もまた真空下にある。これらの条件の下では、信号線路もまたマルチパクティングにさらされるかもしれない。この場合、フィードスルーは対称になる。
本発明の1つの変形例によれば、フィードスルーは、例えばアルミナ粉末、バインダ、可塑剤および他の添加剤から主としてなるセラミックスのような密閉絶縁材(であって高温焼結によって得られたもの)で作られている。密閉絶縁材は密閉パッケージおよび非密閉パッケージのいずれで使用されてもよい。
本発明のさらに別の変形例によれば、フィードスルーは有機材料で作られている。この種の材料は、例えば、ガラス繊維強化エポキシ樹脂または石英ファイバー強化エポキシ樹脂に準ずるものであってもよい。有機材料からフィードスルーを作ることにより最終パッケージは自然に非密閉となる。
有利には、フィードスルーは基台を基準に凹部rを形成するように基台に配置される。これは、基台と信号線路のパッケージ外部部位との間の距離を増加させる効果がある。したがって第1の保安距離より低い高さの第1層を使用することが可能である。これは、パッケージ内側から台座を削除することを可能にするかもしれない。凹部rの長さは例えば1mmである。第1層401aおよび第2層401bの高さはその時それぞれ1mmおよび3mmである。
有利には、フィードスルーは、第1の信号線路部分202a’を覆う樹脂を更に含む。樹脂は連結領域202a’と関連する接続配線との上に配置される。樹脂は元来絶縁性であり、それによってパッケージの金属部分と実際のマイクロ波線路との間の距離dを増加させる。
有利には、フィードスルーは、第2の信号線路部分202b’を覆う樹脂を更に含む。

Claims (10)

  1. 信号を伝達するためのデバイスであって、前記デバイスは、信号が基台(204)を含む電力用パッケージの壁(203)を貫通して伝達するために、前記壁(203)と接する前記基台(204)上に配置されることにより利用可能であって、前記壁(203)は内部部位と外部部位との境界を定め、前記密閉デバイスは、前記パッケージ外側の第1の信号線路部分(202a’)、前記パッケージ内側の第2の信号線路部分(202b’)、ならびに、前記第1の信号線路部分(202a’)と前記第2の信号線路部分(202b’)とを接続する第3の信号線路部分(202c’)を含み、前記フィードスルーは第1の予め定められた保安距離を配慮するよう、前記第1の信号線路部分(202a’)が前記壁(203)からシフトされることと、前記第3の信号線路部分(202c’)がその全長を覆うようデバイス内に埋設されていることとを特徴とするデバイス。
  2. 前記第1の信号線路部分(202a’)と前記第2の信号線路部分(202b’)とが高さをシフトすることを特徴とし、前記高さが前記壁(203)と平行になるよう考慮される、請求項1に記載の信号伝達デバイス。
  3. 前記第2の信号線路部分(202b’)が第2の予め定められた保安距離を考慮するよう壁からシフトされることを特徴とする、請求項1に記載の信号伝達デバイス。
  4. 前記パッケージが密閉であることと、前記第2の保安距離が前記パッケージ内側でのコロナ形成を防ぐように意図されることとを特徴とする、請求項1〜3に記載の信号伝達デバイス。
  5. 前記パッケージが非密閉であることと、前記第2の保安距離が前記パッケージの内側でのマルチパクティングを防ぐように意図されることとを特徴とする、請求項1〜3に記載の信号伝達デバイス。
  6. 密閉絶縁材で作られ高温焼結により得られることを特徴とする、請求項1〜5に記載の信号伝達デバイス。
  7. 有機材料で作られていることを特徴とする、請求項5に記載の信号伝達デバイス。
  8. 前記基台(204)を基準にして凹部(r)を形成するよう、前記フィードスルーが前記基台(204)上に配置されることを特徴とする、請求項1〜7に記載の信号伝達デバイス。
  9. 前記第1の信号線路部分(202a’)を覆う樹脂をさらに含むことを特徴とする、請求項1〜8に記載の信号伝達デバイス。
  10. 前記第2の信号線路部分(202b’)を覆う樹脂をさらに含むことを特徴とする、請求項1〜9に記載の信号伝達デバイス。
JP2012527316A 2009-09-04 2010-09-02 信号を伝達するためのデバイス Active JP5754032B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0904214A FR2949939A1 (fr) 2009-09-04 2009-09-04 Traversee d'une paroi d'un boitier
FR09/04214 2009-09-04
PCT/EP2010/062857 WO2011026889A1 (fr) 2009-09-04 2010-09-02 Traversée d'une paroi d'un boîtier

Publications (2)

Publication Number Publication Date
JP2013504195A true JP2013504195A (ja) 2013-02-04
JP5754032B2 JP5754032B2 (ja) 2015-07-22

Family

ID=42049505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527316A Active JP5754032B2 (ja) 2009-09-04 2010-09-02 信号を伝達するためのデバイス

Country Status (8)

Country Link
US (1) US20120152612A1 (ja)
EP (1) EP2474214B1 (ja)
JP (1) JP5754032B2 (ja)
CN (1) CN102484954B (ja)
ES (1) ES2558938T3 (ja)
FR (1) FR2949939A1 (ja)
RU (1) RU2549886C2 (ja)
WO (1) WO2011026889A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195237A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855926A (ja) * 1994-08-16 1996-02-27 Nippon Avionics Co Ltd 集積回路パッケージおよびその実装方法
JP2006140538A (ja) * 2006-02-10 2006-06-01 Kyocera Corp 配線基板
WO2007077144A1 (de) * 2005-12-30 2007-07-12 Robert Bosch Gmbh Hermetisch dichtes elektronik-gehäuse sowie trägerplatte
JP2007529888A (ja) * 2004-03-16 2007-10-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子回路のためのケーシングおよび該ケーシングをシールするための方法
JP2009231556A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2816691C2 (de) * 1978-04-18 1983-03-31 Brown, Boveri & Cie Ag, 6800 Mannheim Druckfestes Gehäuse für elektrische Geräte in schlagwetter- und/oder explosionsgeschützter Ausführung
US4751611A (en) * 1986-07-24 1988-06-14 Hitachi Chemical Co., Ltd. Semiconductor package structure
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
SU1758918A1 (ru) * 1989-08-29 1992-08-30 Конструкторское бюро приборостроения Научно-производственного объединения "Точность" Объемный высокочастотный интегральный модуль
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
RU2155462C1 (ru) * 1999-06-03 2000-08-27 Государственное унитарное предприятие Центральный научно-исследовательский институт "Гранит" Микроэлектронный блок с общей герметизацией

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855926A (ja) * 1994-08-16 1996-02-27 Nippon Avionics Co Ltd 集積回路パッケージおよびその実装方法
JP2007529888A (ja) * 2004-03-16 2007-10-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子回路のためのケーシングおよび該ケーシングをシールするための方法
WO2007077144A1 (de) * 2005-12-30 2007-07-12 Robert Bosch Gmbh Hermetisch dichtes elektronik-gehäuse sowie trägerplatte
JP2006140538A (ja) * 2006-02-10 2006-06-01 Kyocera Corp 配線基板
JP2009231556A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195237A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ

Also Published As

Publication number Publication date
EP2474214A1 (fr) 2012-07-11
US20120152612A1 (en) 2012-06-21
RU2549886C2 (ru) 2015-05-10
FR2949939A1 (fr) 2011-03-11
WO2011026889A1 (fr) 2011-03-10
RU2012104625A (ru) 2013-10-10
JP5754032B2 (ja) 2015-07-22
CN102484954A (zh) 2012-05-30
EP2474214B1 (fr) 2015-11-11
CN102484954B (zh) 2016-01-20
ES2558938T3 (es) 2016-02-09

Similar Documents

Publication Publication Date Title
JP6238175B2 (ja) 電磁共鳴結合器及び高周波伝送装置
EP3157040B1 (en) High voltage high current vacuum integrated circuit
JP5132760B2 (ja) 多層誘電体基板および半導体パッケージ
CN110537397B (zh) 模块
WO2020087378A1 (zh) 一种介质滤波器及通信设备
US7482678B2 (en) Surface-mounted microwave package and corresponding mounting with a multilayer circuit
JP5754032B2 (ja) 信号を伝達するためのデバイス
TW201923812A (zh) 用於離子束加速的射頻共振器
RU2544838C2 (ru) Излучающая трубка, а также ускоритель частиц с излучающей трубкой
JP5361024B2 (ja) 配線基板
US3970971A (en) Parasitic wave attenuator useable in high frequency electronic tubes
WO2011065027A1 (ja) マグネトロン及びマイクロ波利用機器
JP2008258140A (ja) 少なくとも1つの電気消費機器への電圧供給部
CN103762407A (zh) 一种小型化多层陶瓷电桥
WO2020054754A1 (ja) マイクロ波加熱装置
WO2019232749A1 (zh) 一种集成电路
JP2009212309A (ja) 半導体パッケージ
EP3690920A2 (en) Magnetrons
JP2023506868A (ja) 高周波高電圧導通装置
AU2014262254B2 (en) High voltage high current vacuum integrated circuit
CN112786409A (zh) 一种磁控管滤波组件、磁控管以及家用电器
US20060227470A1 (en) High-voltage capacitor, high-voltage capacitor device and magnetoron
JPH0777322B2 (ja) マイクロ波集積回路
JP2016063045A (ja) 配線基板及びその製造方法
KR20000030034A (ko) 음극선관

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150430

R150 Certificate of patent or registration of utility model

Ref document number: 5754032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250