JP2009231556A - 半導体素子の実装構造および半導体素子の実装方法 - Google Patents
半導体素子の実装構造および半導体素子の実装方法 Download PDFInfo
- Publication number
- JP2009231556A JP2009231556A JP2008075486A JP2008075486A JP2009231556A JP 2009231556 A JP2009231556 A JP 2009231556A JP 2008075486 A JP2008075486 A JP 2008075486A JP 2008075486 A JP2008075486 A JP 2008075486A JP 2009231556 A JP2009231556 A JP 2009231556A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting
- substrate
- sealing structure
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】搭載した機能回路の配線層を利用して半導体素子基板1の外周部に少なくとも該機能回路を囲うシーリング構造21を形成し、かつ、実装基板6に、半導体素子基板1を収納するキャビティ7を設けるとともに、実装基板6の外周部に、配線層を利用して、シーリング構造21と鏡像対称な形状のシーリング構造5を形成し、半導体素子基板1のシーリング構造21と実装基板6のシーリング構造5とを、共晶温度が300℃以下の共晶合金による接合または表面活性化接合により接合する。また、半導体素子基板1上の機能回路の電極4と、実装基板6に設けられた電極15とを、共晶温度が300℃以下の共晶合金または表面活性化接合またはワイヤボンディングにより接合する。
【選択図】図1
Description
インターネットURL「http://www.hittite.com/index.cfm?body_content=company&company_sub:tools&type=connectorized_modules&catid=0&sort=function&source=leftnav」(Hittite Microwave Corporation) インターネットURL「http://www.hittite.com/index.cfm?body_content=company&company_sub:tools&type=pack_pcb_layout_ceramic_glass&catid:0&sort=function&source=leftnav」(Hittite Microwave Corporation)
本発明の実施形態の説明に先立って、本発明の特徴についてまずその概要を説明する。本発明は、化合物半導体の気密封止ウェハレベルパッケージ技術として好適に適用可能な半導体素子の実装構造および半導体素子の実装方法に関するものである。化合物半導体素子基板の外周部に、配線層を利用してシーリング構造を設け、該化合物半導体素子基板上のシーリング構造と鏡像対称な形状のシーリング構造を備えるとともに、該化合物半導体素子基板を搭載するキャビティを備えた実装基板を、化合物半導体素子基板に対向させて、共晶合金または表面活性化接合を用いて互いに接合することを特徴としている。
図1は、本発明に係る半導体素子の実装構造として第1の実施形態を例示する半導体実装素子の断面構造を示す模式図である。また、図2は、図1に示す半導体実装素子の上面を示す模式図であり、図2(a)は、半導体素子基板表面の構造、図2(b)は、実装基板表面の構造をそれぞれ示している。
次に、本発明に係る半導体素子の実装構造の第2の実施形態について、図3を用いて説明する。図3は、本発明に係る半導体素子の実装構造として第2の実施形態を例示する半導体実装素子の断面構造を示す模式図である。
次に、本発明に係る半導体素子の実装構造の第3の実施形態について、図4を用いて説明する。図4は、本発明に係る半導体素子の実装構造として第3の実施形態を例示する半導体実装素子の断面構造を示す模式図である。
次に、本発明に係る半導体素子の実装方法について、図1に示す半導体素子の実装構造を製造する製造方法の一例を説明する。図5は、本発明に係る半導体素子の実装方法に関する製造工程の一例を説明するための模式図であり、第1の実施形態における図1の半導体素子の実装構造を製造する場合を例にとって示している。
次に、本発明に係る半導体素子の実装方法について、図3に示す半導体素子の実装構造を製造する製造方法の一例を説明する。図6は、本発明に係る半導体素子の実装方法に関する製造工程の図5とは異なる例を説明するための模式図であり、第2の実施形態における図3の半導体素子の実装構造を製造する場合を例にとって示している。
次に、本発明に係る半導体素子の実装方法について、図4に示す半導体素子の実装構造を製造する製造方法の一例を説明する。図7は、本発明に係る半導体素子の実装方法に関する製造工程の図5とはさらに異なる例を説明するための模式図であり、第3の実施形態における図4の半導体素子の実装構造を製造する場合を例にとって示している。
以上に詳細に説明したように、本発明の半導体素子の実装構造およびその実装方法によれば、次のような作用効果が得られる。
Claims (13)
- 搭載した機能回路の配線層を利用して、少なくとも該機能回路を囲うシーリング構造が外周部に形成された半導体素子基板を有し、かつ、前記半導体素子基板を収納するキャビティを表面に設けるとともに、表面の外周部に、配線層を利用して、前記半導体素子基板のシーリング構造と鏡像対称な形状のシーリング構造が形成された実装基板を有する半導体素子の実装構造において、前記半導体素子基板のシーリング構造と前記実装基板のシーリング構造とが接合されていることを特徴とする半導体素子の実装構造。
- 請求項1に記載の半導体素子の実装構造において、前記半導体素子基板に形成された機能回路の電極と、前記実装基板に設けられた電極とが接続されていることを特徴とする半導体素子の実装構造。
- 請求項2に記載の半導体素子の実装構造において、前記半導体素子基板の配線層として配線層間絶縁膜が介在した複数の配線層を有し、前記半導体素子基板に形成された機能回路の電極が、最下層の配線層上または最上位の配線層上に形成されていることを特徴とする半導体素子の実装構造。
- 請求項3に記載の半導体素子の実装構造において、前記半導体素子基板の配線層間絶縁膜が、SiN,SiO2、ポリイミド、BCB(benzcyclobutene)、ポリシロキサン、パレリン(Parylene)、エポキシ樹脂のいずれかからなることを特徴とする半導体素子の実装構造。
- 請求項2ないし4のいずれかに記載の半導体素子の実装構造において、前記実装基板の配線層として1ないし複数の配線層を有し、前記実装基板の電極が、前記実装基板の表面に形成された表面配線層上または前記実装基板の中間に形成された中間配線層上に形成されていることを特徴とする半導体素子の実装構造。
- 請求項2ないし5のいずれかに記載の半導体素子の実装構造において、前記半導体素子基板の電極と前記実装基板の電極とが、InSn、SnBi、SnZn、SnAu、SnCuのいずれかのうち、または、InSn、SnBi、SnZn、SnAu、SnCuのいずれかを含む共晶合金のうち、共晶温度が300℃以下の共晶合金により接合されているか、あるいは、前記半導体素子基板の電極と前記実装基板の電極とのそれぞれを構成する金属同士を直接接続する表面活性化接合により接合されていることを特徴とする半導体素子の実装構造。
- 請求項2ないし5のいずれかに記載の半導体素子の実装構造において、前記半導体素子基板の電極と前記実装基板の電極とが、ワイヤボンディングにより接続されていることを特徴とする半導体素子の実装構造。
- 請求項1ないし7のいずれかに記載の半導体素子の実装構造において、前記半導体素子基板は、GaAs,InP,InAs,InSb,Si,Geのいずれか、または、GaAs,InP,InAs,InSb,Si,Geのいずれかを含む混晶からなることを特徴とする半導体素子の実装構造。
- 請求項1ないし8のいずれかに記載の半導体素子の実装構造において、前記実装基板は、半導体、セラミック、ガラス、ガラスセラミックス、テフロン(登録商標)のいずれかからなることを特徴とする半導体素子の実装構造。
- 請求項1ないし9のいずれかに記載の半導体素子の実装構造において、前記半導体素子基板のシーリング構造と前記実装基板のシーリング構造とが、InSn、SnBi、SnZn、SnAu、SnCuのいずれかのうち、または、InSn、SnBi、SnZn、SnAu、SnCuのいずれかを含む共晶合金のうち、共晶温度が300℃以下の共晶合金により接合されているか、あるいは、前記半導体素子基板のシーリング構造と前記実装基板のシーリング構造とのそれぞれを構成する金属同士を直接接続する表面活性化接合により接合されていることを特徴とする半導体素子の実装構造。
- 半導体素子基板の外周部に、配線用の金属を利用して、少なくとも前記半導体素子基板上に形成された機能回路を囲うシーリング構造を作製する工程と、前記半導体素子基板のシーリング構造と鏡像対称な形状のシーリング構造が外周部に形成された実装基板を作製する工程と、前記半導体素子基板のシーリング構造と前記実装基板のシーリング構造とを共晶合金接合または表面活性化接合を用いて接合する工程と、を少なくとも含むことを特徴とする半導体素子の実装方法。
- 半導体素子基板の外周部に、配線用の金属を利用して、少なくとも前記半導体素子基板上に形成された機能回路を囲うシーリング構造と、電極とを作製する工程と、前記半導体素子基板の電極に接続するために電極と、前記半導体素子基板のシーリング構造と鏡像対称な形状のシーリング構造とが外周部に形成された実装基板を作製する工程と、前記半導体素子基板に設けられた電極と前記実装基板に設けられた電極とを共晶合金接合または表面活性化接合を用いて接合する工程と、前記半導体素子基板のシーリング構造と前記実装基板のシーリング構造とを共晶合金接合または表面活性化接合を用いて接合する工程と、を少なくとも含むことを特徴とする半導体素子の実装方法。
- 半導体素子基板の外周部に、配線用の金属を利用して、少なくとも前記半導体素子基板上に形成された機能回路を囲うシーリング構造と、電極とを作製する工程と、前記半導体素子基板の電極に接続するために電極と、前記半導体素子基板のシーリング構造と鏡像対称な形状のシーリング構造とが外周部に形成された実装基板を作製する工程と、前記半導体素子基板に設けられた電極と前記実装基板に設けられた電極とをワイヤボンディングにより接続する工程と、前記半導体素子基板のシーリング構造と前記実装基板のシーリング構造とを共晶合金接合または表面活性化接合を用いて接合する工程と、を少なくとも含むことを特徴とする半導体素子の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008075486A JP4909306B2 (ja) | 2008-03-24 | 2008-03-24 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008075486A JP4909306B2 (ja) | 2008-03-24 | 2008-03-24 | 半導体素子の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231556A true JP2009231556A (ja) | 2009-10-08 |
JP4909306B2 JP4909306B2 (ja) | 2012-04-04 |
Family
ID=41246625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008075486A Expired - Fee Related JP4909306B2 (ja) | 2008-03-24 | 2008-03-24 | 半導体素子の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4909306B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013504195A (ja) * | 2009-09-04 | 2013-02-04 | テールズ | パッケージ壁用フィードスルー |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988864A (ja) * | 1982-11-12 | 1984-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS5994441A (ja) * | 1982-11-19 | 1984-05-31 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
JPH06252208A (ja) * | 1993-03-02 | 1994-09-09 | Toshiba Corp | 半導体集積回路装置 |
JPH1167820A (ja) * | 1997-08-08 | 1999-03-09 | Denso Corp | 半導体装置及びその製造方法 |
JP2002118198A (ja) * | 2000-10-10 | 2002-04-19 | Toshiba Corp | 半導体装置 |
JP2006253631A (ja) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
WO2007058280A1 (ja) * | 2005-11-16 | 2007-05-24 | Kyocera Corporation | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
JP2007184536A (ja) * | 2005-12-08 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-03-24 JP JP2008075486A patent/JP4909306B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988864A (ja) * | 1982-11-12 | 1984-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS5994441A (ja) * | 1982-11-19 | 1984-05-31 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
JPH06252208A (ja) * | 1993-03-02 | 1994-09-09 | Toshiba Corp | 半導体集積回路装置 |
JPH1167820A (ja) * | 1997-08-08 | 1999-03-09 | Denso Corp | 半導体装置及びその製造方法 |
JP2002118198A (ja) * | 2000-10-10 | 2002-04-19 | Toshiba Corp | 半導体装置 |
JP2006253631A (ja) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
WO2007058280A1 (ja) * | 2005-11-16 | 2007-05-24 | Kyocera Corporation | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
JP2007184536A (ja) * | 2005-12-08 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013504195A (ja) * | 2009-09-04 | 2013-02-04 | テールズ | パッケージ壁用フィードスルー |
Also Published As
Publication number | Publication date |
---|---|
JP4909306B2 (ja) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107546140B (zh) | 嵌入式芯片封装及用于制造嵌入式芯片封装的方法 | |
US6951773B2 (en) | Chip packaging structure and manufacturing process thereof | |
JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
JP4977388B2 (ja) | 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ | |
JP2679681B2 (ja) | 半導体装置、半導体装置用パッケージ及びその製造方法 | |
JP4312631B2 (ja) | ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 | |
JP5091221B2 (ja) | 半導体装置 | |
TW201126669A (en) | Package structure having MEMS element and method of making the same | |
JP2009238905A (ja) | 半導体素子の実装構造および半導体素子の実装方法 | |
JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2007521656A (ja) | 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド | |
JP4403977B2 (ja) | 機能素子体及びその製造方法並びに回路モジュール | |
JP2007214441A (ja) | 複合センサーパッケージ | |
JP4984171B2 (ja) | 光半導体素子の実装構造および光半導体素子の実装方法 | |
TW201445687A (zh) | 半導體封裝及其製造方法 | |
KR101341619B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US8072084B2 (en) | Integrated circuit, circuit system, and method of manufacturing | |
JP4909306B2 (ja) | 半導体素子の実装構造 | |
JP5171726B2 (ja) | 半導体装置 | |
JP2009231554A (ja) | 半導体素子の実装構造および半導体素子の実装方法 | |
US10269774B2 (en) | Semiconductor device | |
JP2010232641A (ja) | 貫通電極の形成方法、及び半導体基板 | |
US7114252B2 (en) | Large scale simultaneous circuit encapsulating apparatus | |
JP2013197341A (ja) | 積層型半導体装置とその製造方法 | |
JP2013004754A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4909306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |