JPH05335431A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH05335431A JPH05335431A JP13723792A JP13723792A JPH05335431A JP H05335431 A JPH05335431 A JP H05335431A JP 13723792 A JP13723792 A JP 13723792A JP 13723792 A JP13723792 A JP 13723792A JP H05335431 A JPH05335431 A JP H05335431A
- Authority
- JP
- Japan
- Prior art keywords
- metal frame
- semiconductor element
- insulating member
- metal
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 半導体素子収納用パッケージの小型化を図る
こと。 【構成】 半導体素子を気密に封止し得る半導体素子収
納用パッケージ１ａは、金属基体１と、金属基体１上に
配置されかつ高周波半導体素子２０を収納するための収
納部５を形成するための、切欠き部２ａを有する矩形状
の金属枠体２と、切欠き部２ａに固定されかつ金属枠体
２の内外に延びる複数のメタライズストリップライン１
１を有する絶縁性部材３とを備えている。切欠き部２ａ
は、金属枠体２の対向する２辺間に延びかつ絶縁性部材
３により封止されている。
こと。 【構成】 半導体素子を気密に封止し得る半導体素子収
納用パッケージ１ａは、金属基体１と、金属基体１上に
配置されかつ高周波半導体素子２０を収納するための収
納部５を形成するための、切欠き部２ａを有する矩形状
の金属枠体２と、切欠き部２ａに固定されかつ金属枠体
２の内外に延びる複数のメタライズストリップライン１
１を有する絶縁性部材３とを備えている。切欠き部２ａ
は、金属枠体２の対向する２辺間に延びかつ絶縁性部材
３により封止されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子収納用パッ
ケージ、特に、半導体素子を気密に封止し得る半導体素
子収納用パッケージに関する。
ケージ、特に、半導体素子を気密に封止し得る半導体素
子収納用パッケージに関する。
【０００２】
【従来の技術】情報処理の高速化・大容量化に伴って、
情報処理に使用される半導体装置に関しても、より高い
周波数においてより大きな電力を扱えるよう改良に努力
がなされている。たとえば、能動半導体素子として、従
来のシリコンを素材とした半導体素子に代え、ガリウム
・砒素半導体を素材としたショットキーバリア型電界効
果トランジスタ等が開発され、高周波域において大電力
を扱えるように改良されつつある。
情報処理に使用される半導体装置に関しても、より高い
周波数においてより大きな電力を扱えるよう改良に努力
がなされている。たとえば、能動半導体素子として、従
来のシリコンを素材とした半導体素子に代え、ガリウム
・砒素半導体を素材としたショットキーバリア型電界効
果トランジスタ等が開発され、高周波域において大電力
を扱えるように改良されつつある。
【０００３】そこで、このような高周波、大電力を扱う
半導体素子を収納するためのパッケージ３０として、図
６に示すように、熱伝導性の良好な金属材料からなる金
属基体３１と、金属基体上に配置されかつ半導体素子３
２を収納するための収納部３３を形成するための金属枠
体３４と、金属枠体３４の内外に延びる複数の端子取り
付け電極３５を有する絶縁性部材３６とを備えたものが
知られている。金属枠体３４は、通常矩形状であり、そ
の１辺に切欠き部３３ａを有している。そして、この切
欠き部３３ａは、絶縁性部材３６が固定されており、こ
れにより気密に封止されている。
半導体素子を収納するためのパッケージ３０として、図
６に示すように、熱伝導性の良好な金属材料からなる金
属基体３１と、金属基体上に配置されかつ半導体素子３
２を収納するための収納部３３を形成するための金属枠
体３４と、金属枠体３４の内外に延びる複数の端子取り
付け電極３５を有する絶縁性部材３６とを備えたものが
知られている。金属枠体３４は、通常矩形状であり、そ
の１辺に切欠き部３３ａを有している。そして、この切
欠き部３３ａは、絶縁性部材３６が固定されており、こ
れにより気密に封止されている。
【０００４】この種の半導体素子収納用パッケージ１
は、収納部３３内に半導体素子３２を収納した後に、収
納部３３が蓋体（図示せず）により気密に封止される。
は、収納部３３内に半導体素子３２を収納した後に、収
納部３３が蓋体（図示せず）により気密に封止される。
【０００５】
【発明が解決しようとする課題】前記従来の半導体素子
収納用パッケージ３０では、絶縁性部材３６に設けられ
た端子取り付け電極３５と金属枠体３４との短絡を防止
するため、端子取り付け電極３５と金属枠体３４との間
に間隔Ｘ（図６）を設けている。このため、金属枠体３
４の両端部が、図６に示すように絶縁性部材３６からＹ
だけ突出することになるので、半導体素子収納用パッケ
ージ３０は小型化が困難である。
収納用パッケージ３０では、絶縁性部材３６に設けられ
た端子取り付け電極３５と金属枠体３４との短絡を防止
するため、端子取り付け電極３５と金属枠体３４との間
に間隔Ｘ（図６）を設けている。このため、金属枠体３
４の両端部が、図６に示すように絶縁性部材３６からＹ
だけ突出することになるので、半導体素子収納用パッケ
ージ３０は小型化が困難である。
【０００６】また、この種の半導体素子収納用パッケー
ジ３０は、内部に収容した半導体素子３２からの信号を
増幅する必要がある場合には回路基板上で複数個を幅方
向に並べて使用する。しかし、この場合は、金属枠体３
４が絶縁性部材３６から突出しているため、隣り合う半
導体素子収納用パッケージ３０の絶縁性部材３６間に隙
間が生じる。このため、半導体素子収納用パッケージ３
０は、回路基板上の限られたスペースに多数個配列する
のが困難である。
ジ３０は、内部に収容した半導体素子３２からの信号を
増幅する必要がある場合には回路基板上で複数個を幅方
向に並べて使用する。しかし、この場合は、金属枠体３
４が絶縁性部材３６から突出しているため、隣り合う半
導体素子収納用パッケージ３０の絶縁性部材３６間に隙
間が生じる。このため、半導体素子収納用パッケージ３
０は、回路基板上の限られたスペースに多数個配列する
のが困難である。
【０００７】本発明の目的は、半導体素子収納用パッケ
ージの小型化を図ることにある。
ージの小型化を図ることにある。
【０００８】
【課題を解決するための手段】本発明に係る半導体素子
収納用パッケージは、半導体素子を気密に封止し得るも
のである。この半導体素子収納用パッケージは、金属基
体と、金属基体上に配置されかつ半導体素子を収納する
ための収納部を形成するための切欠き部を有する矩形状
の金属枠体と、切欠き部に固定されかつ前記金属枠体の
内外に延びる複数の端子取り付け電極を有する絶縁性部
材とを備えている。切欠き部は、金属枠体の対向する２
辺間に延びかつ絶縁性部材により封止されている。
収納用パッケージは、半導体素子を気密に封止し得るも
のである。この半導体素子収納用パッケージは、金属基
体と、金属基体上に配置されかつ半導体素子を収納する
ための収納部を形成するための切欠き部を有する矩形状
の金属枠体と、切欠き部に固定されかつ前記金属枠体の
内外に延びる複数の端子取り付け電極を有する絶縁性部
材とを備えている。切欠き部は、金属枠体の対向する２
辺間に延びかつ絶縁性部材により封止されている。
【０００９】
【作用】本発明の半導体素子収納用パッケージでは、絶
縁性部材を固定するための金属枠体の切欠き部が金属枠
体の対向する２辺間に延びている。このため、金属枠体
と絶縁性部材との位置関係を、金属枠体が絶縁性部材か
ら突出しないよう設定できる。このため、本発明の半導
体素子収納用パッケージは、小型になる。
縁性部材を固定するための金属枠体の切欠き部が金属枠
体の対向する２辺間に延びている。このため、金属枠体
と絶縁性部材との位置関係を、金属枠体が絶縁性部材か
ら突出しないよう設定できる。このため、本発明の半導
体素子収納用パッケージは、小型になる。
【００１０】
【実施例】図１及び図２に本発明の一実施例を示す。図
において、この半導体素子収納用パッケージ１ａは、矩
形の板状の金属基体１と、金属基体１上に配置された金
属枠体２と、金属基体１上に配置されかつ金属枠体２に
固定された絶縁性部材３と、金属枠体２の上面に固定さ
れ得る蓋体４とから主に構成されている。
において、この半導体素子収納用パッケージ１ａは、矩
形の板状の金属基体１と、金属基体１上に配置された金
属枠体２と、金属基体１上に配置されかつ金属枠体２に
固定された絶縁性部材３と、金属枠体２の上面に固定さ
れ得る蓋体４とから主に構成されている。
【００１１】金属基体１は、たとえば銅−タングステン
合金等の熱伝導性が良好な材料からなり、半導体素子の
接地電極及び放熱板となるものである。金属枠体２は、
コバール等の金属材料からなる平面形状が矩形の部材で
あり、銀ロウ等のロウ材を用いて金属基体１の上面に固
定されている。金属枠体２の大きさは、長さが金属基体
１の長さよりも短く設定されており、幅が金属基体１と
同じに設定されている。金属枠体２は、長手方向の一端
側の面に切欠き部２ａを有している。切欠き部２ａは、
金属枠体２の幅方向に延びかつ幅方向に対向する両側面
まで延びている。
合金等の熱伝導性が良好な材料からなり、半導体素子の
接地電極及び放熱板となるものである。金属枠体２は、
コバール等の金属材料からなる平面形状が矩形の部材で
あり、銀ロウ等のロウ材を用いて金属基体１の上面に固
定されている。金属枠体２の大きさは、長さが金属基体
１の長さよりも短く設定されており、幅が金属基体１と
同じに設定されている。金属枠体２は、長手方向の一端
側の面に切欠き部２ａを有している。切欠き部２ａは、
金属枠体２の幅方向に延びかつ幅方向に対向する両側面
まで延びている。
【００１２】このような金属枠体２は、金属基体１とと
もに、内部に半導体素子を収納するための収納部５を形
成している。絶縁性部材３は、矩形平面状の平板部１０
と、平板部１０上において、金属基体１の長手方向に互
いに平行に配置された複数のメタライズストリップライ
ン１１と、平板部１０上に起立する立壁部１２とから主
に構成されている。平板部１０は、セラミックス等の絶
縁性材料から構成されている。メタライズストリップラ
イン１１は、たとえば、タングステン，モリブデン，マ
ンガン等の高融点金属から構成されている。立壁部１２
は、図３に示すように、メタライズストリップライン１
１と直交するよう平板部１０上の中央部に配置されてお
り、両端が屈曲してメタライズストリップライン１１と
平行に延びている。なおこの立壁部１２は、平板部１０
と同様の絶縁性材料からなり、平板部１０と一体化して
いる。また、絶縁性部材３は、底面、立壁部１２の屈曲
方向側端面及び立壁部１２の上面に金属メタライズ層
（図示せず）が形成されている。
もに、内部に半導体素子を収納するための収納部５を形
成している。絶縁性部材３は、矩形平面状の平板部１０
と、平板部１０上において、金属基体１の長手方向に互
いに平行に配置された複数のメタライズストリップライ
ン１１と、平板部１０上に起立する立壁部１２とから主
に構成されている。平板部１０は、セラミックス等の絶
縁性材料から構成されている。メタライズストリップラ
イン１１は、たとえば、タングステン，モリブデン，マ
ンガン等の高融点金属から構成されている。立壁部１２
は、図３に示すように、メタライズストリップライン１
１と直交するよう平板部１０上の中央部に配置されてお
り、両端が屈曲してメタライズストリップライン１１と
平行に延びている。なおこの立壁部１２は、平板部１０
と同様の絶縁性材料からなり、平板部１０と一体化して
いる。また、絶縁性部材３は、底面、立壁部１２の屈曲
方向側端面及び立壁部１２の上面に金属メタライズ層
（図示せず）が形成されている。
【００１３】このような絶縁性部材３は、図１に示すよ
うに、平板部１０が金属基体上に固定され、また、立壁
部１２が金属枠体２の切欠き部２ａに嵌入して固定され
ている。これにより、切欠き部２ａは、気密に封止され
ている。なお、絶縁性部材３は、底面等に設けられた金
属メタライズ層（図示せず）により、金属基体１及び切
欠き部２ａにロウ付けされている。
うに、平板部１０が金属基体上に固定され、また、立壁
部１２が金属枠体２の切欠き部２ａに嵌入して固定され
ている。これにより、切欠き部２ａは、気密に封止され
ている。なお、絶縁性部材３は、底面等に設けられた金
属メタライズ層（図示せず）により、金属基体１及び切
欠き部２ａにロウ付けされている。
【００１４】蓋体４は、金属枠体２の平面形状に対応し
た矩形の板状部材である。この蓋体４は、シーム溶接や
ロウ付け等の手段により金属枠体２上に固定可能であ
り、収納部５を気密に封止し得る。このような半導体素
子収納用パッケージ１ａでは、金属枠体２と絶縁性部材
３との幅が一致しているため、図２に示すように、金属
枠体２は絶縁性部材３から突出しない。このため、半導
体素子収納用パッケージ１ａは、従来例に比べて小型化
できる。
た矩形の板状部材である。この蓋体４は、シーム溶接や
ロウ付け等の手段により金属枠体２上に固定可能であ
り、収納部５を気密に封止し得る。このような半導体素
子収納用パッケージ１ａでは、金属枠体２と絶縁性部材
３との幅が一致しているため、図２に示すように、金属
枠体２は絶縁性部材３から突出しない。このため、半導
体素子収納用パッケージ１ａは、従来例に比べて小型化
できる。
【００１５】次に、上述の半導体素子収納用パッケージ
１ａの製造方法を説明する。まず、金属基体１、金属枠
体２及び絶縁性部材３を用意する。そして、金属基体１
上の所定位置に絶縁性部材３と金属枠体２をロウ付けす
る。この際、金属枠体２の切欠き部２ａの内周面に絶縁
性部材３の立壁部１２が密着するように位置合わせす
る。
１ａの製造方法を説明する。まず、金属基体１、金属枠
体２及び絶縁性部材３を用意する。そして、金属基体１
上の所定位置に絶縁性部材３と金属枠体２をロウ付けす
る。この際、金属枠体２の切欠き部２ａの内周面に絶縁
性部材３の立壁部１２が密着するように位置合わせす
る。
【００１６】なお、絶縁性部材３は次のように製造でき
る。まず、平板部１０用の未焼成セラミック基板（グリ
ーンシート）を用意する。このグリーンシートは、平板
部１０がたとえばアルミナセラミックスからなる場合、
アルミナ，シリカ，カルシア，マグネシア等の原料粉末
にバインダー及び有機溶媒を添加混合して泥漿状とし、
これを公知のドクターブレード法によりシート化すると
形成できる。次に、グリーンシート上に、上述の高融点
金属材料を含む導電性ペーストによりメタライズストリ
ップライン１１を形成するためのパターンを印刷する。
また、その裏面全体に、金属メタライズ層を形成するた
めに同様の導電性ペーストを配置する。
る。まず、平板部１０用の未焼成セラミック基板（グリ
ーンシート）を用意する。このグリーンシートは、平板
部１０がたとえばアルミナセラミックスからなる場合、
アルミナ，シリカ，カルシア，マグネシア等の原料粉末
にバインダー及び有機溶媒を添加混合して泥漿状とし、
これを公知のドクターブレード法によりシート化すると
形成できる。次に、グリーンシート上に、上述の高融点
金属材料を含む導電性ペーストによりメタライズストリ
ップライン１１を形成するためのパターンを印刷する。
また、その裏面全体に、金属メタライズ層を形成するた
めに同様の導電性ペーストを配置する。
【００１７】次に、平板部１０用のグリーンシート上に
立壁部１２用のグリーンシートを配置する。さらに、そ
のグリーンシート上等に、金属メタライズ層を形成する
ために同様の導電性ペーストを配置する。その後、これ
らのグリーンシート還元雰囲気中で約１６００℃の温度
で焼成することによって焼結一体化させると、絶縁性部
材３が得られる。
立壁部１２用のグリーンシートを配置する。さらに、そ
のグリーンシート上等に、金属メタライズ層を形成する
ために同様の導電性ペーストを配置する。その後、これ
らのグリーンシート還元雰囲気中で約１６００℃の温度
で焼成することによって焼結一体化させると、絶縁性部
材３が得られる。
【００１８】次に、半導体素子収納用パッケージ１の使
用方法について説明する。電界効果トランジスタ等の高
周波半導体素子２０は、図１及び図２に示すように、金
属枠体２により形成された収納部５内において、ロウ材
を用いて金属基体１上に固定する。そして、半導体素子
２０の各端子を絶縁性部材３に形成されたメタライズス
トリップライン１１にボンディングワイヤ２１を用いて
接続する。その後、金属枠体２上に蓋体４を配置してロ
ウ付けまたはシーム溶接等の溶接法により接合すると、
半導体装置が完成する。
用方法について説明する。電界効果トランジスタ等の高
周波半導体素子２０は、図１及び図２に示すように、金
属枠体２により形成された収納部５内において、ロウ材
を用いて金属基体１上に固定する。そして、半導体素子
２０の各端子を絶縁性部材３に形成されたメタライズス
トリップライン１１にボンディングワイヤ２１を用いて
接続する。その後、金属枠体２上に蓋体４を配置してロ
ウ付けまたはシーム溶接等の溶接法により接合すると、
半導体装置が完成する。
【００１９】図４に示すように、このような半導体装置
２２は、半導体素子２０の放熱性や高周波特性を向上さ
せるために、回路基板上において複数個を幅方向に並べ
て接合して使用する場合がある。このように、半導体装
置２２を並べて接合する場合、上述のように半導体素子
収納用パッケージ１ａにおいて金属枠体２が絶縁性部材
３から突出していないため、半導体装置２２間には隙間
が生じない。このため、このような半導体装置２２は、
限られたスペース内に多数個を並べて配置できる。
２２は、半導体素子２０の放熱性や高周波特性を向上さ
せるために、回路基板上において複数個を幅方向に並べ
て接合して使用する場合がある。このように、半導体装
置２２を並べて接合する場合、上述のように半導体素子
収納用パッケージ１ａにおいて金属枠体２が絶縁性部材
３から突出していないため、半導体装置２２間には隙間
が生じない。このため、このような半導体装置２２は、
限られたスペース内に多数個を並べて配置できる。
【００２０】〔他の実施例〕前記実施例では、絶縁性部
材３の立壁部１２をコ字状に形成し、金属枠体２の切欠
き部２ａをそれに対応する形状に形成したが、これらの
形状はこれに限られない。たとえば、図５に示すよう
に、立壁部１２ａを屈曲部のない形状に形成し、金属枠
体２ｂの切欠き部２ｃをそのような立壁部１２ａを有す
る絶縁性部材３ａが嵌入するような段形状に形成しても
よい。この場合、絶縁性部材３ａは前記実施例に比べて
容易に製造できる。
材３の立壁部１２をコ字状に形成し、金属枠体２の切欠
き部２ａをそれに対応する形状に形成したが、これらの
形状はこれに限られない。たとえば、図５に示すよう
に、立壁部１２ａを屈曲部のない形状に形成し、金属枠
体２ｂの切欠き部２ｃをそのような立壁部１２ａを有す
る絶縁性部材３ａが嵌入するような段形状に形成しても
よい。この場合、絶縁性部材３ａは前記実施例に比べて
容易に製造できる。
【００２１】
【発明の効果】本発明の半導体素子収納用パッケージ
は、金属枠体の切欠き部を金属枠体の対向する２辺間に
延びるよう形成し、この切欠き部を絶縁性部材により封
止したので、金属枠体が絶縁性部材から突出せず、小型
に構成できる。
は、金属枠体の切欠き部を金属枠体の対向する２辺間に
延びるよう形成し、この切欠き部を絶縁性部材により封
止したので、金属枠体が絶縁性部材から突出せず、小型
に構成できる。
【図１】本発明の一実施例の斜視図。
【図２】前記実施例の平面図。
【図３】絶縁性部材の斜視図。
【図４】前記実施例が採用された半導体装置の使用状態
を示す平面図。
を示す平面図。
【図５】他の実施例の斜視分解図。
【図６】従来例の図２に相当する図。
１ａ 半導体素子収納用パッケージ １ 金属基体 ２，２ｂ 金属枠体 ２ａ，２ｃ 切欠き部 ３ 絶縁性部材 ５ 収納部 １１ メタライズストリップライン ２０ 高周波半導体素子
Claims (1)
- 【請求項１】半導体素子を気密に封止し得る半導体素子
収納用パッケージであって、 金属基体と、 前記金属基体上に配置されかつ前記半導体素子を収納す
るための収納部を形成するための、切欠き部を有する矩
形状の金属枠体と、 前記切欠き部に固定されかつ前記金属枠体の内外に延び
る複数の端子取り付け電極を有する絶縁性部材とを備
え、 前記切欠き部は、前記金属枠体の対向する２辺間に延び
かつ前記絶縁性部材により封止されていることを特徴と
する半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13723792A JP2854460B2 (ja) | 1992-05-28 | 1992-05-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13723792A JP2854460B2 (ja) | 1992-05-28 | 1992-05-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335431A true JPH05335431A (ja) | 1993-12-17 |
| JP2854460B2 JP2854460B2 (ja) | 1999-02-03 |
Family
ID=15193984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13723792A Expired - Fee Related JP2854460B2 (ja) | 1992-05-28 | 1992-05-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854460B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015195237A (ja) * | 2014-03-31 | 2015-11-05 | 住友電工デバイス・イノベーション株式会社 | 電子部品搭載用パッケージ |
| US9640452B2 (en) | 2013-09-25 | 2017-05-02 | Kyocera Corporation | Electronic component housing package and electronic device |
-
1992
- 1992-05-28 JP JP13723792A patent/JP2854460B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9640452B2 (en) | 2013-09-25 | 2017-05-02 | Kyocera Corporation | Electronic component housing package and electronic device |
| JP2015195237A (ja) * | 2014-03-31 | 2015-11-05 | 住友電工デバイス・イノベーション株式会社 | 電子部品搭載用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2854460B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846073A (ja) | 半導体装置 | |
| JPS59165441A (ja) | 電力用半導体装置 | |
| JP2854460B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0810198Y2 (ja) | 半導体素子収納用パッケージ | |
| KR900001246B1 (ko) | 반도체장치 | |
| JP2004040400A (ja) | 圧電振動子搭載用基板 | |
| JPH05304222A (ja) | 半導体素子収納用パッケージ | |
| JPH0741162Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2669892B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2000294667A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH071799Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2004080068A (ja) | 振動子用表面実装容器及びこれを用いた水晶振動子。 | |
| JPS62118547A (ja) | 半導体チツプのハウジング | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
| JP2006060563A (ja) | Ｓａｗフィルタ | |
| JPH0228350A (ja) | 高周波半導体装置 | |
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002110834A (ja) | 高周波パッケージ装置 | |
| JP3441319B2 (ja) | 表面実装型半導体装置 | |
| EP0336173A2 (en) | Molded component package isolating interior substrate by recesses containing exposed breakoffs | |
| JP2001176997A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |