JP2001176997A - 半導体素子収納用パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 隣接する外部リード端子間および接合用パッ
ド間に電気的な絶縁不良や短絡が発生しやすい。 【解決手段】 半導体素子４を収容するための容器を構
成するセラミック基体１に、複数本の外部リード端子２
をセラミック基体１の下面から突出するようにして複数
列並べてろう付けして成る半導体素子収納用パッケージ
において、各列の両端の外部リード端子２であってセラ
ミック基体１の下面から突出した部位に一方向に傍出す
る傍出部２ａを設けて成ることを特徴とするものであ
る。ろう付け部における外部リード端子２および接合用
パッド５ａ同士の間隔を広いものとすることができ、そ
のためこれらの間に電気的な絶縁不良や短絡が発生しに
くい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子を収納
するための半導体素子収納用パッケージに関するもので
ある。

【０００２】

【従来の技術】従来より、半導体集積回路素子等の半導
体素子を収納するための半導体素子収納用パッケージと
して、デュアルインライン型の半導体素子収納用パッケ
ージが知られている。

【０００３】このような従来のデュアルインライン型の
半導体素子収納用パッケージを図７に断面図で、図８に
側面図で示す。

【０００４】従来のデュアルインライン型の半導体素子
収納用パッケージは、図７および図８に示すように、酸
化アルミニウム質焼結体等のセラミックスから成り、上
面に半導体素子34を収納するための凹部31ａを有すると
ともにこの凹部31ａ内から相対向する側面にそれぞれ所
定の間隔で並んで導出する複数のメタライズ配線導体35
が配設されて成る略四角平板状のセラミック基体31と、
メタライズ配線導体35でセラミック基体31の相対向する
側面に導出した部位に所定の間隔で並んでろう付けさ
れ、セラミック基体31の下面から突出する複数の外部リ
ード端子32と、セラミック基体31の上面に凹部31ａを覆
うように取着される蓋体33とから構成されており、凹部
31ａ内に半導体素子34を収容固定するとともに、この半
導体素子34の各電極をボンディングワイヤ36を介してメ
タライズ配線導体35に電気的に接続し、しかる後、セラ
ミック基体31の上面に蓋体33をろう材や半田・樹脂・ガ
ラス等の封止材を介して取着し、セラミック基体31と蓋
体33とから成る容器内部に半導体素子34を気密に収容す
ることによって製品としての半導体装置となる。そし
て、この半導体装置は各外部リード端子32を図示しない
外部電気回路基板に設けたリード端子挿入孔に挿入する
ことによって外部電気回路基板に実装される。

【０００５】なお、この従来の半導体素子収納用パッケ
ージにおいては、メタライズ配線導体35でセラミック基
体31の相対向する側面に導出した部位が外部リード端子
32をろう付けするための接合用パッド35ａが形成されて
おり、この接合用パッド35aに外部リード端子32の上端
部を銀−銅ろう等のろう材37を介してろう付けすること
によって各外部リード端子32がセラミック基体31の相対
向する側面にセラミック基体31の下面から突出するよう
にして所定の間隔で並んでろう付けされている。また、
この従来の半導体素子収納用パッケージは、各外部リー
ド端子32のろう付けされる上端部がセラミック基体31の
下方の所定の高さまで幅広に形成された幅広部32ａとな
っており、パッケージ内部に半導体素子34を収容して半
導体装置となした後、外部リード端子32を外部電気回路
基板のリード端子挿入孔に挿入して実装した際に、各外
部リード端子32の幅広部32ａ下端が破線で示す外部電気
回路基板の上面Ａに当接してセラミック基体31の下面と
外部電気回路基板の上面Ａとの間に所定間隔の実装隙間
を形成するようになっている。このような実装隙間は、
半導体装置を冷却するための空気の流れをセラミック基
体31と外部電気回路基板との間に導入可能とするととも
に半導体装置の外部電気回路基板への脱着を容易とす
る。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うなデュアルインライン型の半導体素子収納用パッケー
ジは、近時の半導体装置の小型化の要求に伴い、各並び
における外部リード端子32の繰り返し間隔が例えば1.27
ｍｍ以下の狭いものとなってきている。そして、従来の
半導体素子収納用パッケージによると、各外部リード端
子32のろう付けされる上端部が幅広に形成されているた
め、外部リード端子32の繰り返し間隔が例えば1.27ｍｍ
以下の狭いものとなると、各外部リード端子32同士の隣
接間隔および接合用パッド35ａ同士の隣接間隔が極めて
狭いものとなり、隣接する外部リード端子32間に電気的
な絶縁不良や短絡が発生しやすいという問題点を有して
いた。

【０００７】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、隣接する外部リード端
子間に電気的な絶縁不良や短絡を発生させることなく、
所定の実装隙間を確保可能な小型の半導体素子収納用パ
ッケージを提供することにある。

【０００８】

【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、半導体素子を収容するための容器を構
成するセラミック基体に、複数本の外部リード端子を前
記セラミック基体の下面から突出するようにして複数列
に並べてろう付けして成る半導体素子収納用パッケージ
において、前記各列の両端の外部リード端子の前記下面
から突出した部位に一方向に傍出する傍出部を設けて成
ることを特徴とするものである。

【０００９】本発明の半導体素子収納用パッケージによ
れば、セラミック基体にろう付けされた外部リード端子
のうち、各列の両端の外部リード端子であってセラミッ
ク基体の下面から突出した部位に一方向に傍出する傍出
部を設けたことから、外部リード端子のろう付けされる
上端部における幅およびこの上端部がろう付けされる接
合用パッドの幅を狭いものとして、この上端部における
外部リード端子同士の隣接間隔および接合用パッド同士
の隣接間隔を広いものとすることができるとともに、傍
出部により所定の実装隙間を確保することができる。

【００１０】

【発明の実施の形態】次に、本発明を添付の図面に基づ
き詳細に説明する。

【００１１】図１は、本発明の半導体素子収納用パッケ
ージの実施形態の一例を示す断面図であり、１はセラミ
ック基体、２は外部リード端子、３は蓋体である。そし
て、これらで半導体素子４を収容するための半導体素子
収納用パッケージが構成されている。また、図２は、図
１に示す半導体素子収納用パッケージの側面図である。

【００１２】セラミック基体１は、酸化アルミニウム質
焼結体・窒化アルミニウム質焼結体・ムライト質焼結体
・炭化珪素質焼結体・窒化珪素質焼結体・ガラス−セラ
ミックス等のセラミック材料から成る略四角平板状であ
り、その上面に半導体素子４を収納するための凹部１ａ
が形成されており、この凹部１ａ内には半導体素子４が
ろう材・樹脂・ガラス等の接着剤を介して収納固定され
る。

【００１３】また、セラミック基体１には、凹部１ａの
内側からセラミック基体１の相対向する側面にそれぞれ
所定の間隔で並んで導出する複数のメタライズ配線導体
５が配設されている。メタライズ配線導体５は、タング
ステンやモリブデン・銅・銀等の金属粉末メタライズか
ら成り、凹部１ａ内に搭載される半導体素子４の各電極
を外部リード端子２に電気的に接続する導電路として機
能する。そして、このメタライズ配線導体５でセラミッ
ク基体１の相対向する側面に導出した部位は、外部リー
ド端子２を接合するための接合用パッド５ａを形成して
おり、この接合用パッド５ａには複数の外部リード端子
２が銀−銅ろう等のろう材７を介して二列の並びで所定
間隔でろう付けされており、凹部１ａ内側部位には凹部
１ａ内に収納される半導体素子４の各電極がボンディン
グワイヤ６を介して電気的に接続される。

【００１４】なお、このようなセラミック基体１は、複
数枚のセラミックグリーンシートに適当な打ち抜き加工
を施すとともにメタライズ配線導体５となる金属ペース
トを所定のパターンに印刷塗布し、次にこれらのセラミ
ックグリーンシートを上下に積層するとともに適当な寸
法に切断してセラミック基体１となる生セラミック成形
体を得、しかる後、この生セラミック成形体を還元雰囲
気中、約1600℃の温度で焼成することによって製作され
る。

【００１５】また、メタライズ配線導体５の接合用パッ
ド５ａにろう付けされた外部リード端子２は、鉄−ニッ
ケル合金や鉄−ニッケル−コバルト合金等の金属から成
る厚みが0.1 〜0.3 ｍｍ、幅が0.1 〜１ｍｍ、長さが２
〜15ｍｍの棒状であり、その下端部がセラミック基体１
の下面から突出するようにして0.4 〜1.27ｍｍの繰り返
し間隔で接合されている。

【００１６】この外部リード端子２は、凹部１ａ内に収
容される半導体素子４の各電極を外部電気回路に電気的
に接続するための接続端子として機能し、そのセラミッ
ク基体１下面から突出した下端部を外部電気回路基板に
設けたリード端子挿入孔に挿入することによって半導体
素子４の各電極が外部電気回路に電気的に接続されるこ
ととなる。

【００１７】また、外部リード端子２のうち、各列の両
端の外部リード端子２には、セラミック基体１の下面か
ら突出した部位に各列の外側に0.2 〜１ｍｍ程度傍出す
る傍出部２ａが形成されている。この傍出部２ａは、パ
ッケージの内部に半導体素子４を収容して半導体装置と
なした後、外部リード端子２を外部電気回路基板のリー
ド端子挿入孔に挿入した際に、その下端部が外部電気回
路基板の上面Ａに当接してセラミック基体１と外部電気
回路基板の上面Ａとの間に所定間隔の実装隙間を形成す
る作用をなし、この実装隙間が形成されることによりセ
ラミック基体１の下面と外部電気回路基板の上面Ａとの
間に冷却のための空気の流れを導入して半導体装置を効
率良く冷却することが可能となるとともに、半導体装置
の外部電気回路基板への脱着が容易なものとなる。

【００１８】そして、本発明においては、このように傍
出部２ａが外部リード端子２のうち、各列の両端の外部
リード端子２のセラミック基体１下面から突出した部位
に形成されていることから、外部リード端子２のろう付
けされる上端部の幅および接合用パッド５ａの幅を狭い
ものとして、この上端部における外部リード端子２同士
の隣接間隔および接合用パッド５ａ同士の隣接間隔を広
いものとすることができる。

【００１９】また、傍出部２ａが外部リード端子２のう
ち、各列の両端の外部リード端子２に各列の外側に傍出
するように形成されている場合には、傍出部２ａが形成
された部位においても各外部リード端子２同士の隣接間
隔が傍出部２ａによって狭いものとなることがない。し
たがって、本発明の半導体素子収納用パッケージによれ
ば、隣接する外部リード端子２同士の間に電気的な絶縁
不良や短絡等が発生する危険性を極めて小さいものとす
ることができる。

【００２０】なお、半導体素子収納用パッケージの仕様
等によっては、各列の両端の外部リード端子２の傍出部
２ａが、各列の内側に傍出するように、あるいはセラミ
ック基体１の下面の内側の方向または外側の方向に傍出
するように形成されていてもよい。

【００２１】このような外部リード端子２は、鉄−ニッ
ケル合金等の板材に打ち抜き加工やエッチング加工を施
すことによって所定の形状に形成され、外部リード端子
２と接合用パッド５ａとの接合は、リード端子２の上端
部を接合用パッド５ａに間に例えば銀−銅ろう等のろう
材７を挟んで当接させるとともに、これらをろう材７の
融点以上の温度に加熱することにより接合用パッド５ａ
と外部リード端子２の上端部とをろう付けする方法が採
用される。なお、このようなろう付けの際には、ろう材
７はその配置を容易とするために、外部リード端子２の
上端部にめっき法や圧着法あるいはスポット溶接法等に
より予め所定厚みに固着させておくことが好ましい。ま
た、各列の外部リード端子２同士は接合用パッド５ａに
ろう付けされるまでの間、その下端部を図示しないタイ
バーにより各列毎に一体的に連結しておくことが望まし
い。外部リード端子２を各列毎にタイバーで連結してお
くことによって、各外部リード端子２を一定の間隔で保
持して各接合用パッド５ａに対して正確にろう付けする
こが容易となる。そして、そのようなタイバーはパッケ
ージの内部に半導体素子４を収納して半導体装置となし
た後に切断除去すればよい。

【００２２】かくして、本発明の半導体素子収納用パッ
ケージによれば、ろう付け部における各列の外部リード
端子２同士の隣接間隔および接合用パッド５ａ同士の隣
接間隔が広く、これらの間に電気的な絶縁不良や短絡が
発生しにくく、所定の実装隙間を確保可能な小型の半導
体素子収納用パッケージを提供することができる。

【００２３】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、図３に断面
図で、図４に側面図で示すように、半導体素子14を収容
するための容器を構成するセラミック基体11の下面に接
合用パッド15ａを設けるとともに、この接合用パッド15
ａに外部リード端子12をろう付けして成る半導体素子収
納用パッケージに本発明を適用してもよい。また、図５
に断面図で、図６に側面図で示すように、半導体素子24
を収容するための容器を構成するセラミック基体21の上
面に接合用パッド25ａを設けるとともに、この接合用パ
ッド25ａに外部リード端子22をろう付けして成る半導体
素子収納用パッケージに本発明を適用してもよい。

【００２４】

【発明の効果】本発明の半導体素子収納用パッケージに
よれば、セラミック基体にろう付けされた外部リード端
子のうち、各列の両端の外部リード端子であってセラミ
ック基体の下面から突出した部位に一方向に傍出する傍
出部を設けたことから、外部リード端子のろう付けされ
る上端部における幅およびこの上端部がろう付けされる
接合用パッドの幅を狭いものとして、この上端部におけ
る外部リード端子同士の隣接間隔および接合用パッド同
士の隣接間隔を広いものとすることができ、したがっ
て、外部リード端子同士の間に電気的な絶縁不良や短絡
が発生しにくいとともに、傍出部により所定の実装隙間
を確保することが可能な半導体素子収納用パッケージを
提供することができる。

【図面の簡単な説明】

【図１】本発明の半導体素子収納用パッケージの実施形
態の一例を示す断面図である。

【図２】図１に示す半導体素子収納用パッケージの側面
図である。

【図３】本発明の半導体素子収納用パッケージの他の実
施形態例を示す断面図である。

【図４】図３に示す半導体素子収納用パッケージの側面
図である。

【図５】本発明の半導体素子収納用パッケージの他の実
施形態例を示す断面図である。

【図６】図５に示す半導体素子収納用パッケージの側面
図である。

【図７】従来の半導体素子収納用パッケージの断面図で
ある。

【図８】図７に示す半導体素子収納用パッケージの側面
図である。

【符号の説明】

１，11，21・・・・・セラミック基体 ２，12，22・・・・・外部リード端子 ２ａ，12ａ，22ａ・・傍出部 ４，14，24・・・・・半導体素子 ５ａ，15ａ，25ａ・・接続用パッド

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体素子を収容するための容器を構成
   するセラミック基体に、複数本の外部リード端子を前記
   セラミック基体の下面から突出するようにして複数列に
   並べてろう付けして成る半導体素子収納用パッケージに
   おいて、前記各列の両端の外部リード端子の前記下面か
   ら突出した部位に一方向に傍出する傍出部を設けて成る
   ことを特徴とする半導体素子収納用パッケージ。