JPH0228350A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH0228350A JPH0228350A JP63143166A JP14316688A JPH0228350A JP H0228350 A JPH0228350 A JP H0228350A JP 63143166 A JP63143166 A JP 63143166A JP 14316688 A JP14316688 A JP 14316688A JP H0228350 A JPH0228350 A JP H0228350A
- Authority
- JP
- Japan
- Prior art keywords
- partition
- side wall
- internal matching
- cavities
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000005192 partition Methods 0.000 claims abstract description 25
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 238000007789 sealing Methods 0.000 abstract description 7
- 230000005855 radiation Effects 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＸ〜Ｋｕ帯以上のマイクロ波帯で使用する半導
体装置に関し、特に半導体装置を内装する容器を改善し
た高周波半導体装置に関する。
体装置に関し、特に半導体装置を内装する容器を改善し
た高周波半導体装置に関する。
一般に、マイクロ波帯トランジスタ、特にＸ〜Ｋｕ帯以
上で使用される高出力トランジスタにおいては、年々高
出力化、高周波数化が進んできており、それに伴い大電
力を得るためにペレット幅が増大し、また、２つ以上の
トランジスタ、或いは４つ以上のトランジスタを１つの
容器内に内装してこれらを並列動作させる必要が生じて
いる。
上で使用される高出力トランジスタにおいては、年々高
出力化、高周波数化が進んできており、それに伴い大電
力を得るためにペレット幅が増大し、また、２つ以上の
トランジスタ、或いは４つ以上のトランジスタを１つの
容器内に内装してこれらを並列動作させる必要が生じて
いる。
従来のこの種の高周波半導体装置、ここでは２つのトラ
ンジスタを並列動作させる装置の平面構造を第６図に示
し、そのＤ−Ｄ線断面構造を第７図に示す。
ンジスタを並列動作させる装置の平面構造を第６図に示
し、そのＤ−Ｄ線断面構造を第７図に示す。
これらの図において、銅等の金属導体型の放熱部ｌ上に
金属性の側壁部２をロー付けしている。
金属性の側壁部２をロー付けしている。
また、放熱部１上にはマイクロ波帯用トランジスタ３ａ
、３ｂを並列に搭載し、これらマイクロ波帯用トランジ
スタ３ａ、３ｂの入力側には、アルミナセラミック等の
誘電体４上に金等の導体薄膜で形成された入力側内部整
合回路５を構成し、また、出力側には誘電体６上に導体
薄膜で形成された出力側内部整合回路７を構成している
。また、側壁部２には、セラミック等の誘電体８ａ、８
ｂ上に、金薄膜で形成したリード引出し電極９ａ。
、３ｂを並列に搭載し、これらマイクロ波帯用トランジ
スタ３ａ、３ｂの入力側には、アルミナセラミック等の
誘電体４上に金等の導体薄膜で形成された入力側内部整
合回路５を構成し、また、出力側には誘電体６上に導体
薄膜で形成された出力側内部整合回路７を構成している
。また、側壁部２には、セラミック等の誘電体８ａ、８
ｂ上に、金薄膜で形成したリード引出し電極９ａ。
９ｂを形成し、これらには金属製のり−ド１１ａ。
１１ｂを銀ローなどによりロー付けしている。なお、マ
イクロ波帯用トランジスタ３ａ、３ｂ及び入力側内部整
合回路５及び出力側内部整合回路７゜リード引出し電極
９ａ、９ｂはポンディング用ワイヤ１２で電気的に接続
されている。また、リード引出し電極９ａ、９ｂは誘電
体１０ａ、１０ｂで夫々側壁部２との間が絶縁されてい
る。
イクロ波帯用トランジスタ３ａ、３ｂ及び入力側内部整
合回路５及び出力側内部整合回路７゜リード引出し電極
９ａ、９ｂはポンディング用ワイヤ１２で電気的に接続
されている。また、リード引出し電極９ａ、９ｂは誘電
体１０ａ、１０ｂで夫々側壁部２との間が絶縁されてい
る。
一方、キャップ１４は銅等の導電性金属平板で構成し、
第７図のように側壁部２の上側に金スズなどでロー付け
し、内部を封止している。
第７図のように側壁部２の上側に金スズなどでロー付け
し、内部を封止している。
この構成では、入力側リードｌｌａより入力されたマイ
クロ波電力は、入力側リード引出し電極９ａを通りイン
ピーダンス的に整合された入力側内部整合回路５により
、マイクロ波帯用トランジスタ３ａ、３ｂに分配して供
給される。また、マイクロ波帯用トランジスタ３ａ、３
ｂで増幅された出力電力は、出力側内部整合回路７で合
成され、出力側リードｌｌｂへ出力される。
クロ波電力は、入力側リード引出し電極９ａを通りイン
ピーダンス的に整合された入力側内部整合回路５により
、マイクロ波帯用トランジスタ３ａ、３ｂに分配して供
給される。また、マイクロ波帯用トランジスタ３ａ、３
ｂで増幅された出力電力は、出力側内部整合回路７で合
成され、出力側リードｌｌｂへ出力される。
ところが、上述したような従来のこの種の構造の半導体
装置では、容器の大きさは共振周波数に制限され、現在
使用されている半導体素子用容器では高周波化、高出力
化が困難になってきている。
装置では、容器の大きさは共振周波数に制限され、現在
使用されている半導体素子用容器では高周波化、高出力
化が困難になってきている。
即ち、この種の半導体装置では、使用可能な周波数の上
限は容器に導電性のキャップ１４をロー付けした際の容
器内部の共振周波数によって制限され、それ以上の周波
数では容器内部での電力損失が大きくなり使用できなく
なる。
限は容器に導電性のキャップ１４をロー付けした際の容
器内部の共振周波数によって制限され、それ以上の周波
数では容器内部での電力損失が大きくなり使用できなく
なる。
この共振周波数ｆは、容器内の縦、横の長さ及び高さを
それぞれａ、ｂ、ｃとすると下式によって与えられる。
それぞれａ、ｂ、ｃとすると下式によって与えられる。
Ｃｏ ：光速
本発明は高い周波数まで使用が可能でかつ高出力を取り
出すことが可能な容器構造を有する高周波半導体装置を
提供することを目的としている。
出すことが可能な容器構造を有する高周波半導体装置を
提供することを目的としている。
本発明の高周波半導体装置は、放熱部上に側壁部を一体
に設け、この側壁部内に複数個のマイクロ波帯用半導体
素子と、各素子の入力側及び出力側に夫々対応された内
部整合回路を配置し、かつ側壁部上に取着するキャップ
には側壁部内を電磁気的に遮蔽された複数個の空洞に仕
切る１以上の仕切り部を一体に設け、半導体素子と内部
整合回路とをこの仕切り部によって夫々独立した空洞内
に封止するように構成している。
に設け、この側壁部内に複数個のマイクロ波帯用半導体
素子と、各素子の入力側及び出力側に夫々対応された内
部整合回路を配置し、かつ側壁部上に取着するキャップ
には側壁部内を電磁気的に遮蔽された複数個の空洞に仕
切る１以上の仕切り部を一体に設け、半導体素子と内部
整合回路とをこの仕切り部によって夫々独立した空洞内
に封止するように構成している。
〔作用］
上述した構成では、複数個の半導体素子や内部整合回路
は、仕切り部によって夫々電磁気的に遮蔽された空洞内
に封止されるので、各素子に対する容器寸法を低減して
高い周波数までの使用が可能となり、また同一容器寸法
に対して高出力を得ることが可能となる。
は、仕切り部によって夫々電磁気的に遮蔽された空洞内
に封止されるので、各素子に対する容器寸法を低減して
高い周波数までの使用が可能となり、また同一容器寸法
に対して高出力を得ることが可能となる。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の高周波半導体装置の一実施例の平面図
であり、第２図及び第３図は夫々第１図のＡ−Ａ線、Ｂ
−Ｂ線に沿う断面図である。
であり、第２図及び第３図は夫々第１図のＡ−Ａ線、Ｂ
−Ｂ線に沿う断面図である。
第１図及び第２図及び第３図に示すように、銅等の放熱
効果、及び導電性の良い金属湯体製の放熱部１上に、導
電金属製の側壁部２がロー付けされ内部をシールド状態
に画成している。この側壁部２の内側の放熱板１上には
、マイクロ波帯用トランジスタ３ａ、３ｂを並列に搭載
しており、これらトランジスタ３ａ、３ｂの入力側及び
出力側には、夫々誘電体４ａ、４ｂ、及び６ａ、６ｂを
配設している。そして、入力側の誘電体４ａ、４ｂ上に
は入力側内部整合回路５ａ、５ｂを形成し、出力側の誘
電体６ａ及び６ｂ上には出力側内部整合回路７ａ、７ｂ
を形成している。
効果、及び導電性の良い金属湯体製の放熱部１上に、導
電金属製の側壁部２がロー付けされ内部をシールド状態
に画成している。この側壁部２の内側の放熱板１上には
、マイクロ波帯用トランジスタ３ａ、３ｂを並列に搭載
しており、これらトランジスタ３ａ、３ｂの入力側及び
出力側には、夫々誘電体４ａ、４ｂ、及び６ａ、６ｂを
配設している。そして、入力側の誘電体４ａ、４ｂ上に
は入力側内部整合回路５ａ、５ｂを形成し、出力側の誘
電体６ａ及び６ｂ上には出力側内部整合回路７ａ、７ｂ
を形成している。
また、トランジスタ３ａ、３ｂの入力側及び出力側には
前記側壁部２を貫通して夫々誘電体８ａ。
前記側壁部２を貫通して夫々誘電体８ａ。
８ｂを配設し、かつこれらの上にリード引出し電極９ａ
、９ｂを形成している。これらリード引出し電極９ａ、
９ｂは前記整合回路５ａ、５ｂ及び７ａ、７ｂに対応さ
れるように側壁部２の内側位置において二股状に形成し
、夫々に金ワイヤ１２で電気接続している。また、各リ
ード引出し電極９ａ、９ｂの側壁部２の外側の部分には
、リード電極１１ａ、ｌｌｂがロー付けされている。な
お、側壁部２とリード引出し電極９ａ、９ｂとの間は誘
電体１０ａ、１０ｂで夫々絶縁している。
、９ｂを形成している。これらリード引出し電極９ａ、
９ｂは前記整合回路５ａ、５ｂ及び７ａ、７ｂに対応さ
れるように側壁部２の内側位置において二股状に形成し
、夫々に金ワイヤ１２で電気接続している。また、各リ
ード引出し電極９ａ、９ｂの側壁部２の外側の部分には
、リード電極１１ａ、ｌｌｂがロー付けされている。な
お、側壁部２とリード引出し電極９ａ、９ｂとの間は誘
電体１０ａ、１０ｂで夫々絶縁している。
更に、並列配置した前記トランジスタ３ａ、３ｂの中間
位置には、前記整合回路５ａ、５ｂ、及び７ａ、７ｂを
２分するように、これらの間にわたって放熱部１の内底
面に凹状の溝１３を形成している。
位置には、前記整合回路５ａ、５ｂ、及び７ａ、７ｂを
２分するように、これらの間にわたって放熱部１の内底
面に凹状の溝１３を形成している。
一方、上述した半導体装置を密閉するためのキャップ１
４は、第４図（ａ）に底面図を示し、第４図（ｂ）にそ
のＣ−Ｃ線断面図を示すように、銅製の金属平板を金メ
ツキして前記側壁部２を覆う方形の形状に形成した封着
部１５と、同様に銅製の金属平板に金メツキして側壁部
２の高さよりも若干高く形成した仕切り部１６とで構成
し、この仕切り部１６を封着部１５の底面に垂直にロー
付けした構成としている。
４は、第４図（ａ）に底面図を示し、第４図（ｂ）にそ
のＣ−Ｃ線断面図を示すように、銅製の金属平板を金メ
ツキして前記側壁部２を覆う方形の形状に形成した封着
部１５と、同様に銅製の金属平板に金メツキして側壁部
２の高さよりも若干高く形成した仕切り部１６とで構成
し、この仕切り部１６を封着部１５の底面に垂直にロー
付けした構成としている。
そして、第５図に示すように、このキャップ１４を側壁
部２上に被せ、仕切り部１６の下側縁を溝１３内に侵入
させ、封着部１５を側壁部２の上面に接触させる。更に
、仕切り部１６と溝１３との間、及び封着部１５と側壁
部２との間に夫々ロー材を満たしてロー付けし、側壁部
２内を封止する。
部２上に被せ、仕切り部１６の下側縁を溝１３内に侵入
させ、封着部１５を側壁部２の上面に接触させる。更に
、仕切り部１６と溝１３との間、及び封着部１５と側壁
部２との間に夫々ロー材を満たしてロー付けし、側壁部
２内を封止する。
なお、第５図は第２図と同様に第１図のＡ−Ａ線に相当
する断面図である。
する断面図である。
この構成によれば、マイクロ波帯用トランジスタ３ａ、
３ｂは側壁部２とキャップ１４により外部とは電磁気的
に隔てられた空洞内に配設されるのはもとより、更にト
ランジスタ相互間も仕切り部１６で電磁気的に隔てられ
た２つの空胴内に夫々独立して存在することになる。こ
れにより、従来構造に比較して各トランジスタ３ａ、３
ｂが存在される空胴の幅を狭くすることが可能になり、
その分だけ使用可能な周波数を上げることができる。逆
に、空胴の幅を従来と同様に保つならば、より大出力の
トランジスタを１つの半導体装置として構成することが
可能となる。
３ｂは側壁部２とキャップ１４により外部とは電磁気的
に隔てられた空洞内に配設されるのはもとより、更にト
ランジスタ相互間も仕切り部１６で電磁気的に隔てられ
た２つの空胴内に夫々独立して存在することになる。こ
れにより、従来構造に比較して各トランジスタ３ａ、３
ｂが存在される空胴の幅を狭くすることが可能になり、
その分だけ使用可能な周波数を上げることができる。逆
に、空胴の幅を従来と同様に保つならば、より大出力の
トランジスタを１つの半導体装置として構成することが
可能となる。
なお、前記実施例では容器内を区分する仕切り部が１つ
の場合について説明したが、複数の仕切り部を設けるこ
とにより半導体容器の空胴数を増し、より高い周波数、
より大きな出力をとり出すことが可能になることは言う
までもない。
の場合について説明したが、複数の仕切り部を設けるこ
とにより半導体容器の空胴数を増し、より高い周波数、
より大きな出力をとり出すことが可能になることは言う
までもない。
また、仕切り部の構成によっては、放熱部に設けた溝は
必ずしも必要とされるものではない。
必ずしも必要とされるものではない。
以上説明したように本発明は、側壁部内を電磁気的に遮
蔽された複数個の空洞に仕切る１以上の仕切り部をキャ
ップに一体に設け、半導体素子と内部整合回路とをこの
仕切り部によって夫々独立した空洞内に封止しているの
で、各素子における空洞の寸法を低減して高い周波数ま
での使用が可能となり、また同一寸法の容器に対して高
出力を得ることができる効果がある。
蔽された複数個の空洞に仕切る１以上の仕切り部をキャ
ップに一体に設け、半導体素子と内部整合回路とをこの
仕切り部によって夫々独立した空洞内に封止しているの
で、各素子における空洞の寸法を低減して高い周波数ま
での使用が可能となり、また同一寸法の容器に対して高
出力を得ることができる効果がある。
第１図は本発明の半導体装置の一実施例の平面図、第２
図はそのＡ−Ａ線断面図、第３図はそのＢ−Ｂ線断面図
、第４図はキャップを示し、同図（ａ）は底面図、同図
（ｂ）はそのＣ−Ｃ線断面図、第５図はキャンプを封着
した状態の図で、第２図に相当する断面図、第６図は従
来の半導体装置の平面図、第７図はそのＤ−Ｄ線断面図
である。 １・・・放熱部、２・・・側壁部、３ａ、３ｂ・・・マ
イクロ波帯用トランジスタ、４．４ａ、４ｂ・・・誘電
体、５．５ａ、５ｂ・・・入力側内部整合回路、６，６
ａ６ｂ・・・誘電体、７．７ａ、７ｂ・・・出力側内部
整合回路、８ａ、８ｂ・・・誘電体、９ａ、９ｂ・・・
リード引出し電極、１０ａ、１０ｂ・・・誘電体、１１
ａ。 １１ｂ・・・リード電極、１２・・・金ワイヤ、１３・
・・溝、１４・・・キャンプ、１５・・・封着部、１６
・・・仕切り部。 第 図 第２ 図 第５ 図
図はそのＡ−Ａ線断面図、第３図はそのＢ−Ｂ線断面図
、第４図はキャップを示し、同図（ａ）は底面図、同図
（ｂ）はそのＣ−Ｃ線断面図、第５図はキャンプを封着
した状態の図で、第２図に相当する断面図、第６図は従
来の半導体装置の平面図、第７図はそのＤ−Ｄ線断面図
である。 １・・・放熱部、２・・・側壁部、３ａ、３ｂ・・・マ
イクロ波帯用トランジスタ、４．４ａ、４ｂ・・・誘電
体、５．５ａ、５ｂ・・・入力側内部整合回路、６，６
ａ６ｂ・・・誘電体、７．７ａ、７ｂ・・・出力側内部
整合回路、８ａ、８ｂ・・・誘電体、９ａ、９ｂ・・・
リード引出し電極、１０ａ、１０ｂ・・・誘電体、１１
ａ。 １１ｂ・・・リード電極、１２・・・金ワイヤ、１３・
・・溝、１４・・・キャンプ、１５・・・封着部、１６
・・・仕切り部。 第 図 第２ 図 第５ 図
Claims (1)
- １．放熱部上に側壁部を一体に設け、この側壁部内に複
数個のマイクロ波帯用半導体素子と、各素子の入力側及
び出力側に夫々対応された内部整合回路を配置し、前記
側壁部上に取着したキャップによりこれら半導体素子や
内部整合回路を封止してなる高周波半導体装置において
、前記キャップには側壁部内を電磁気的に遮蔽された複
数個の空洞に仕切る１以上の仕切り部を一体に設け、前
記半導体素子と内部整合回路とをこの仕切り部によって
夫々独立した空洞内に封止するように構成したことを特
徴とする高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143166A JP2589344B2 (ja) | 1988-06-10 | 1988-06-10 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63143166A JP2589344B2 (ja) | 1988-06-10 | 1988-06-10 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228350A true JPH0228350A (ja) | 1990-01-30 |
| JP2589344B2 JP2589344B2 (ja) | 1997-03-12 |
Family
ID=15332451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63143166A Expired - Lifetime JP2589344B2 (ja) | 1988-06-10 | 1988-06-10 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589344B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425253U (ja) * | 1990-06-21 | 1992-02-28 | ||
| US6163072A (en) * | 1997-07-15 | 2000-12-19 | Sumitomo Electric Industries, Ltd. | Semiconductor device package and semiconductor device module |
| JP2007214443A (ja) * | 2006-02-10 | 2007-08-23 | Nec Corp | 筐体および電子機器 |
| JP2014120582A (ja) * | 2012-12-14 | 2014-06-30 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
-
1988
- 1988-06-10 JP JP63143166A patent/JP2589344B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425253U (ja) * | 1990-06-21 | 1992-02-28 | ||
| US6163072A (en) * | 1997-07-15 | 2000-12-19 | Sumitomo Electric Industries, Ltd. | Semiconductor device package and semiconductor device module |
| JP2007214443A (ja) * | 2006-02-10 | 2007-08-23 | Nec Corp | 筐体および電子機器 |
| JP2014120582A (ja) * | 2012-12-14 | 2014-06-30 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2589344B2 (ja) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3651434A (en) | Microwave package for holding a microwave device, particularly for strip transmission line use, with reduced input-output coupling | |
| US4994936A (en) | Molded integrated circuit package incorporating decoupling capacitor | |
| US4172261A (en) | Semiconductor device having a highly air-tight package | |
| US3946428A (en) | Encapsulation package for a semiconductor element | |
| US3683241A (en) | Radio frequency transistor package | |
| GB2292010A (en) | Ceramic package for a semiconductor device | |
| EP0725441A2 (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| US3728589A (en) | Semiconductor assembly | |
| US3641398A (en) | High-frequency semiconductor device | |
| JPH0228350A (ja) | 高周波半導体装置 | |
| US3611059A (en) | Transistor assembly | |
| EP0190077B1 (en) | A package structure for a semiconductor chip | |
| JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
| JPH05121913A (ja) | 高周波素子用パツケージ | |
| JPS63204807A (ja) | 高周波半導体装置 | |
| RU2079931C1 (ru) | Корпус интегральной схемы свч-диапазона | |
| US4701573A (en) | Semiconductor chip housing | |
| JPH0583010A (ja) | 半導体装置 | |
| JPS6129155B2 (ja) | ||
| JPS6146975B2 (ja) | ||
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JPS58182250A (ja) | 半導体装置 | |
| JP2854460B2 (ja) | 半導体素子収納用パッケージ | |
| JP2609767B2 (ja) | 半導体装置 | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ |