JPS62118547A - 半導体チツプのハウジング - Google Patents
半導体チツプのハウジングInfo
- Publication number
- JPS62118547A JPS62118547A JP61226331A JP22633186A JPS62118547A JP S62118547 A JPS62118547 A JP S62118547A JP 61226331 A JP61226331 A JP 61226331A JP 22633186 A JP22633186 A JP 22633186A JP S62118547 A JPS62118547 A JP S62118547A
- Authority
- JP
- Japan
- Prior art keywords
- housing
- semiconductor chip
- base
- housing according
- container
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Dry Shavers And Clippers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体チップのパッケージ用のハウジング
に関するものである。このハウジングはと特にMESF
ET (金属半導体電界効果トランジスタ)およびMM
IC(マイクロ波モノリシック東積回路)用のパッケー
ジに適したものである。
に関するものである。このハウジングはと特にMESF
ET (金属半導体電界効果トランジスタ)およびMM
IC(マイクロ波モノリシック東積回路)用のパッケー
ジに適したものである。
MMIGはひ化ガリウムで製作され、20 G Hz程
度までの周波数で使用されることができる。
度までの周波数で使用されることができる。
[従来の技術]
種々の周波数範囲で使用されるMESFETおよびMM
ICを収容するために市販のパッケージが開発されてい
る。しかしこれらはいずれも1〜20 G HZの周波
数範囲全体に亙ってこれらの回路のために良好な特性を
与える能力を有していない。これらのパッケージの遭遇
する問題の中で、限定された周波数範囲、過大な伝送損
失および限定された入力出力分離等が重要な問題である
。
ICを収容するために市販のパッケージが開発されてい
る。しかしこれらはいずれも1〜20 G HZの周波
数範囲全体に亙ってこれらの回路のために良好な特性を
与える能力を有していない。これらのパッケージの遭遇
する問題の中で、限定された周波数範囲、過大な伝送損
失および限定された入力出力分離等が重要な問題である
。
[発明の解決すべき問題点コ
この発明の目的は、ひ化ガリウム半導体チップが収容さ
れたとき、必鼓な周波数特性を1qることができ、少な
くとも20GH2までの周波数において使用することの
できる半導体チップハウジングを提供することである。
れたとき、必鼓な周波数特性を1qることができ、少な
くとも20GH2までの周波数において使用することの
できる半導体チップハウジングを提供することである。
この発明のさらに別の目的は、M I L、−8−19
500の環境要求おにびM I 1−−8TD−750
/883の試験要求に合致する半導体チップハウジング
を提供することである。した□がって、ハウジングは気
密性、熱おJ2び機械的1itrst+、湿気に対する
抵抗性、塩分を含む雰囲気に対する抵抗性、振動および
加速に対づる抵抗性、はんだ付の良好性等に対する厳し
い試験をパスしなければならない。
500の環境要求おにびM I 1−−8TD−750
/883の試験要求に合致する半導体チップハウジング
を提供することである。した□がって、ハウジングは気
密性、熱おJ2び機械的1itrst+、湿気に対する
抵抗性、塩分を含む雰囲気に対する抵抗性、振動および
加速に対づる抵抗性、はんだ付の良好性等に対する厳し
い試験をパスしなければならない。
この発明のざらに別の目的は、高電力用どして効率のよ
い熱消散路を有づる半導体チップハウジングを提供する
ことである。
い熱消散路を有づる半導体チップハウジングを提供する
ことである。
この発明のさらに別の目的は、低い寄生インピーダンス
、最少の不連続リアクタンス、最少の電力損失、および
周囲と入力出力間の最少の相互作用のような電気的特性
を有する半導体チップハウジングを提供することである
。
、最少の不連続リアクタンス、最少の電力損失、および
周囲と入力出力間の最少の相互作用のような電気的特性
を有する半導体チップハウジングを提供することである
。
この発明のさらに別の目的は、ハウジングの電圧定在波
比が最少である半導体チップハウジングを提供すること
である。これに関して特別の設計目的としてはKuバン
ド(18Gl−12)までの周波数に対して定在波比が
1.15:1を越えないハウジングを開発することがあ
る。
比が最少である半導体チップハウジングを提供すること
である。これに関して特別の設計目的としてはKuバン
ド(18Gl−12)までの周波数に対して定在波比が
1.15:1を越えないハウジングを開発することがあ
る。
[問題点解決のための手段]
上聞の目的は、半導体チップが取付けられるべき1以上
の孔を有する基体を備えた半導体チップ用ハウジングを
提供することによって達成される。
の孔を有する基体を備えた半導体チップ用ハウジングを
提供することによって達成される。
基体は複数の導体条帯を有し、それらはそれぞれ基体の
周辺からチップの孔の一つまで延在し、導体条帯の少な
くともいくつかには条帯自体の誘導性および容量性リア
クタンスおよびハーメチックシールされた容器のインピ
ーダンスを保証するために切込みを設けられている。こ
の容器の壁は基体の上下に延在し、その底部はヒートシ
ンクとして機能するベース上に当接している。そのよう
なハウジングは取扱いが容易であり、外部の回路やサブ
システムに数句けるのが容易であり、頑丈であり、半導
体デツプに対する電気的(静電的> 33よび機械的損
傷の危険が少なく、金属容器中に安全に蓄積することが
でき、す゛ぐれた測定性をhえる等の種々の利点を有し
ている。
周辺からチップの孔の一つまで延在し、導体条帯の少な
くともいくつかには条帯自体の誘導性および容量性リア
クタンスおよびハーメチックシールされた容器のインピ
ーダンスを保証するために切込みを設けられている。こ
の容器の壁は基体の上下に延在し、その底部はヒートシ
ンクとして機能するベース上に当接している。そのよう
なハウジングは取扱いが容易であり、外部の回路やサブ
システムに数句けるのが容易であり、頑丈であり、半導
体デツプに対する電気的(静電的> 33よび機械的損
傷の危険が少なく、金属容器中に安全に蓄積することが
でき、す゛ぐれた測定性をhえる等の種々の利点を有し
ている。
[実施例コ
図に示す半導体チップハウジング1は基体2を備え、そ
の上に入力および出力導体となる導電条帯3が配置され
ている。導電条帯3は基体2の周辺から図で基体2のほ
ぼ中央に位置する開口す゛なわち孔6まで延在し、この
孔6中に半導体チップを取付けることができる。導電条
帯3は25〜30GH2のマイクロ波周波数に対してチ
ップ位置から基体周辺の全ての方向に50オームの一定
のインピーダンスを与えるような幅にされている。この
一定の50オームのインピーダンスが容易に得られるよ
うに、図示のように導電条帯3にそれぞれ切込み4を設
けることが好ましい。切込み4の大きさは、誘電体筒体
7によってマイクロストリップである導電条帯3を負荷
することにより不連続容醋が補償されるように形成され
る。M電体筒体1はセラミック材料で作られ、セラミッ
クまたは金属のカバー8 a3よびベース9ど共に半導
体チップに対づるハーメチックシール密閉容器を形成す
る。
の上に入力および出力導体となる導電条帯3が配置され
ている。導電条帯3は基体2の周辺から図で基体2のほ
ぼ中央に位置する開口す゛なわち孔6まで延在し、この
孔6中に半導体チップを取付けることができる。導電条
帯3は25〜30GH2のマイクロ波周波数に対してチ
ップ位置から基体周辺の全ての方向に50オームの一定
のインピーダンスを与えるような幅にされている。この
一定の50オームのインピーダンスが容易に得られるよ
うに、図示のように導電条帯3にそれぞれ切込み4を設
けることが好ましい。切込み4の大きさは、誘電体筒体
7によってマイクロストリップである導電条帯3を負荷
することにより不連続容醋が補償されるように形成され
る。M電体筒体1はセラミック材料で作られ、セラミッ
クまたは金属のカバー8 a3よびベース9ど共に半導
体チップに対づるハーメチックシール密閉容器を形成す
る。
雄(42かでの上に取付けられるベース9は銅またはタ
ングステンで作られ、良好な熱伝導性を有し、ピー1−
シンクとして機能する。
ングステンで作られ、良好な熱伝導性を有し、ピー1−
シンクとして機能する。
マイク「1ストリツプである導電条帯3の切込み4は高
周波ライン中に存在する容量性インピーダンスを補償7
6作用を行なう。したがって、それらはマ(//11ス
トリップの長さ全体に亙って一定のインピーダンスを維
持するように機能し、それによ゛つて低い定在波比が得
られるように反射係数を最少にづ−る。
周波ライン中に存在する容量性インピーダンスを補償7
6作用を行なう。したがって、それらはマ(//11ス
トリップの長さ全体に亙って一定のインピーダンスを維
持するように機能し、それによ゛つて低い定在波比が得
られるように反射係数を最少にづ−る。
マイク目ス1ヘリツブである導電条帯5は切込みを有し
ていイfい。それはそれらがI)C入力および出力どし
C使用されるからである。基体2−トのマイク[1スト
リップ導電条帯の数はもちろん収容されるチッ/に応じ
て決定される。−同様に、半導体チップハウジングの各
種部品の最適の寸法は使用されるチップの形式ならびに
動作周波数に応じて定められる。
ていイfい。それはそれらがI)C入力および出力どし
C使用されるからである。基体2−トのマイク[1スト
リップ導電条帯の数はもちろん収容されるチッ/に応じ
て決定される。−同様に、半導体チップハウジングの各
種部品の最適の寸法は使用されるチップの形式ならびに
動作周波数に応じて定められる。
このハウジングの製造工程は、基体として所要の高さま
でバグリーン(greθn)″セラミックシートを積み
重ね、それにチップのための開口または孔を切出し、基
体の頂面にタングステンペーストを所望の導体形状に被
着し、複数のグリーンセラミックリングを使用して導体
の切込み部分で交差するように基体上に円筒体を取付【
ノ、ヒラミック構造体全体を加熱してそれを一体の部材
とすると共にその一体の部材を金属のベースに接着して
チップ用のハーメチックシールされた密閉容器を形成す
る各工程J:すなっている。
でバグリーン(greθn)″セラミックシートを積み
重ね、それにチップのための開口または孔を切出し、基
体の頂面にタングステンペーストを所望の導体形状に被
着し、複数のグリーンセラミックリングを使用して導体
の切込み部分で交差するように基体上に円筒体を取付【
ノ、ヒラミック構造体全体を加熱してそれを一体の部材
とすると共にその一体の部材を金属のベースに接着して
チップ用のハーメチックシールされた密閉容器を形成す
る各工程J:すなっている。
以上、この発明の原理を特定の装−に関連して説明した
が、この説明は甲なる例示として為されたものであって
、特許請求の範囲に記載されたこの発明の技術的範囲を
限定するものではないくとを明確に理解すべきである。
が、この説明は甲なる例示として為されたものであって
、特許請求の範囲に記載されたこの発明の技術的範囲を
限定するものではないくとを明確に理解すべきである。
図はこの発明の半導体チップハウジングの1実施例の各
部品を分解して示した斜視図である。 2・・・基体、3・・・導体、4・・・切込み、5・・
・導体、6・・・孔、1・・・誘電体筒体、8・・・カ
バー、9・・・ベース。
部品を分解して示した斜視図である。 2・・・基体、3・・・導体、4・・・切込み、5・・
・導体、6・・・孔、1・・・誘電体筒体、8・・・カ
バー、9・・・ベース。
Claims (10)
- (1)半導体チップが取付けられるべき1以上の孔を有
する基体と、 前記半導体チップをハーメチックシールするために前記
基体に連結された手段とを具備していることを特徴とす
る半導体チップ用ハウジング。 - (2)前記基体は、その周辺から前記1以上の孔の一つ
までそれぞれ延在する複数の導電条帯を備えている特許
請求の範囲第1項記載のハウジング。 - (3)前記導電条帯の中の少なくとも複数のものは切込
み部分を有し、その部分における前記導電条帯の幅は前
記導電条帯の他の部分における幅よりも小さい特許請求
の範囲第2項記載のハウジング。 - (4)前記導電条帯はその長さに亙ってマイクロ波周波
数の信号に対してほぼ一定のインピーダンスを生成する
ような幅を有している特許請求の範囲第3項記載のハウ
ジング。 - (5)前記インピーダンスは50オームであり前記周波
数は1乃至30ギガヘルツである特許請求の範囲第4項
記載のハウジング。 - (6)前記半導体チップをハーメチックシールする手段
は前記基体上に延在する容器にを具備している特許請求
の範囲第1項記載のハウジング。 - (7)前記容器は切込み部分において前記導電条帯と交
差している壁を有している特許請求の範囲第6項記載の
ハウジング。 - (8)前記容器よりも大きな面積を有するベースを備え
、前記基体がそれに取付けられている特許請求の範囲第
7項記載のハウジング。 - (9)前記ベースは金属性であり、ヒートシンクとして
機能している特許請求の範囲第8項記載のハウジング。 - (10)前記容器はセラミック筒体であり、それは誘電
体として機能している特許請求の範囲第8項記載のハウ
ジング。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US780494 | 1985-09-26 | ||
US06/780,494 US4701573A (en) | 1985-09-26 | 1985-09-26 | Semiconductor chip housing |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62118547A true JPS62118547A (ja) | 1987-05-29 |
Family
ID=25119744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61226331A Pending JPS62118547A (ja) | 1985-09-26 | 1986-09-26 | 半導体チツプのハウジング |
Country Status (4)
Country | Link |
---|---|
US (1) | US4701573A (ja) |
JP (1) | JPS62118547A (ja) |
FR (1) | FR2587839A1 (ja) |
GB (1) | GB2181300A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812887B2 (ja) * | 1985-04-13 | 1996-02-07 | 富士通株式会社 | 高速集積回路パツケ−ジ |
JPH088321B2 (ja) * | 1987-01-19 | 1996-01-29 | 住友電気工業株式会社 | 集積回路パツケ−ジ |
US6172412B1 (en) | 1993-10-08 | 2001-01-09 | Stratedge Corporation | High frequency microelectronics package |
GB2298957A (en) * | 1995-03-16 | 1996-09-18 | Oxley Dev Co Ltd | Microstrip microwave package |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1130666A (en) * | 1966-09-30 | 1968-10-16 | Nippon Electric Co | A semiconductor device |
US3622419A (en) * | 1969-10-08 | 1971-11-23 | Motorola Inc | Method of packaging an optoelectrical device |
US3753054A (en) * | 1970-01-02 | 1973-08-14 | Texas Instruments Inc | Hermetically sealed electronic package |
US3665592A (en) * | 1970-03-18 | 1972-05-30 | Vernitron Corp | Ceramic package for an integrated circuit |
US3710202A (en) * | 1970-09-09 | 1973-01-09 | Rca Corp | High frequency power transistor support |
US3671813A (en) * | 1970-12-10 | 1972-06-20 | Texas Instruments Inc | Panel board system and components thereof with connector and integrated circuit device |
US3683241A (en) * | 1971-03-08 | 1972-08-08 | Communications Transistor Corp | Radio frequency transistor package |
US3715635A (en) * | 1971-06-25 | 1973-02-06 | Bendix Corp | High frequency matched impedance microcircuit holder |
US3697666A (en) * | 1971-09-24 | 1972-10-10 | Diacon | Enclosure for incapsulating electronic components |
CA1001323A (en) * | 1973-05-18 | 1976-12-07 | Raytheon Company | Microwave transistor package |
US3946428A (en) * | 1973-09-19 | 1976-03-23 | Nippon Electric Company, Limited | Encapsulation package for a semiconductor element |
JPS5842622B2 (ja) * | 1973-12-03 | 1983-09-21 | レイチエム コ−ポレ−シヨン | 密封容器 |
US3908185A (en) * | 1974-03-06 | 1975-09-23 | Rca Corp | High frequency semiconductor device having improved metallized patterns |
IN139550B (ja) * | 1974-04-30 | 1976-07-03 | Burroughs Corp | |
JPS5683050A (en) * | 1979-12-12 | 1981-07-07 | Toshiba Corp | Semiconductor device |
US4400870A (en) * | 1980-10-06 | 1983-08-30 | Texas Instruments Incorporated | Method of hermetically encapsulating a semiconductor device by laser irradiation |
JPS584955A (ja) * | 1981-06-30 | 1983-01-12 | Shinko Electric Ind Co Ltd | 金めつきされた電子部品パツケ−ジ |
JPS58158950A (ja) * | 1982-03-16 | 1983-09-21 | Nec Corp | 半導体装置 |
JPS58202557A (ja) * | 1982-05-21 | 1983-11-25 | Narumi China Corp | 積層セラミツクパツケ−ジの製造方法 |
FR2529385B1 (fr) * | 1982-06-29 | 1985-12-13 | Thomson Csf | Microboitier d'encapsulation de circuits integres logiques fonctionnant en tres haute frequence |
US4477828A (en) * | 1982-10-12 | 1984-10-16 | Scherer Jeremy D | Microcircuit package and sealing method |
-
1985
- 1985-09-26 US US06/780,494 patent/US4701573A/en not_active Expired - Lifetime
-
1986
- 1986-09-17 GB GB08622404A patent/GB2181300A/en not_active Withdrawn
- 1986-09-24 FR FR8613326A patent/FR2587839A1/fr active Pending
- 1986-09-26 JP JP61226331A patent/JPS62118547A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2587839A1 (fr) | 1987-03-27 |
US4701573A (en) | 1987-10-20 |
GB2181300A (en) | 1987-04-15 |
GB8622404D0 (en) | 1986-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3651434A (en) | Microwave package for holding a microwave device, particularly for strip transmission line use, with reduced input-output coupling | |
US5075759A (en) | Surface mounting semiconductor device and method | |
US5235208A (en) | Package for microwave integrated circuit | |
US3946428A (en) | Encapsulation package for a semiconductor element | |
US5105260A (en) | Rf transistor package with nickel oxide barrier | |
US5376909A (en) | Device packaging | |
US5557144A (en) | Plastic packages for microwave frequency applications | |
US3515952A (en) | Mounting structure for high power transistors | |
US3801938A (en) | Package for microwave semiconductor device | |
US4023198A (en) | High frequency, high power semiconductor package | |
US4736273A (en) | Power semiconductor device for surface mounting | |
US3728589A (en) | Semiconductor assembly | |
US3649872A (en) | Packaging structure for high-frequency semiconductor devices | |
JPS62118547A (ja) | 半導体チツプのハウジング | |
JPS59143406A (ja) | 混成マイクロ波サブシステム | |
US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
JPH03132101A (ja) | 表面実装型半導体デバイスおよび方法 | |
KR900001246B1 (ko) | 반도체장치 | |
JPH0752759B2 (ja) | パツケ−ジ | |
US3705255A (en) | Hermetically sealed semiconductor | |
JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
JPH10321762A (ja) | 半導体装置 | |
JPS6348129Y2 (ja) | ||
JPH0121564Y2 (ja) | ||
JPH0126109Y2 (ja) |