JPH08510599A - 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法 - Google Patents

基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法

Info

Publication number
JPH08510599A
JPH08510599A JP7500316A JP50031695A JPH08510599A JP H08510599 A JPH08510599 A JP H08510599A JP 7500316 A JP7500316 A JP 7500316A JP 50031695 A JP50031695 A JP 50031695A JP H08510599 A JPH08510599 A JP H08510599A
Authority
JP
Japan
Prior art keywords
substrate
chip
cord
electronic element
mechanical strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7500316A
Other languages
English (en)
Inventor
シャイロット，パトリス
Original Assignee
コミッサレ・ア・レナジイ・アトミック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサレ・ア・レナジイ・アトミック filed Critical コミッサレ・ア・レナジイ・アトミック
Publication of JPH08510599A publication Critical patent/JPH08510599A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 基板と該基板上に隆起によりハイブリツド化されたチツプとの間の密封のためのカプセル化コード製造方法であって、第１の溶融可能な材料によるチツプの下面又は基板上へのハイブリツド化隆起の製造と同時に、（ａ）第２の溶融可能な材料からなるコードを基板上にまたは電子要素の下面上に堆積し、（ｂ）第１の溶融可能な材料によつてチツプと基板との間を接続するように前記基板上に前記チツプの下面を置き、（ｃ）このようにして形成された構体を、前記第１材料によつてハイブリツド化隆起をかつ第２材料によつて密封コードを得るために、第１および第２材料の少なくとも最高の融点に等しい温度に加熱するようにした。

Description

【発明の詳細な説明】 基板と該基板上の隆起によりハイブリツド化されたチツプとの間の密封 および機械的強度コードの製造方法 技術分野 本発明は、それ自体能動または受動要素を集積することができる、基板と該基 板上に隆起（バンプ）によりハイブリツド化されたチツプ（または他の電子要素 ）との間の機械的強度および密封を保証するコードの製造方法に関する。本発明 はマイクロエレクトロニクス、情報処理マイクロエレクトロニクスまたは搭載さ れたエレクトロニクスの分野に用途を有する。 従来技術 マイクロボスまたは隆起を使用する相互接続基板への電子要素の伝送方法は従 来技術の１部分を形成しかつフリツプ−チツプとして公知である。該フリツプ− チツプ方法によれば、衝突は、電気分解または蒸発により、電子要素、例えば堆 積された溶融可能な材料の入力／出力接続のまわりに発生している。この溶融可 能な材料は例えばインジウムまたはスズ−鉛合金にすることができる。基板へ電 子要素を伝送する作業は少なくとも選ばれた溶融可能な材料の融点に対応する加 熱温度で行われる。この伝送作業は半田付けまたは蝋付けに例えられることがで きる。 かかる方法はＣ４（コントロール・コーラツプス・チツプ・コネクシヨン）と して知られかつ多くの刊行物、例えば、アール・ツンマラにより発表された「マ イクロエレクトロニクス・パツケージング・ハンドブツク」と題された著作の主 題を形成する。 しかしながら、多重チツプのかつてのより頻繁な使用は有用な基板の表面の最 適化を暗示する。フリツプ−チツプ方法が多重チツプの場合に一般的に使用され るのはこのためである。それはとくに、コストが極めて重要な要素である場合に 、広範な分布区域において使用される。 また普通のシリコン支持体以外の支持体に関連してフリツプ−チツプ相互接続 の必要を導く基板の技術的開発があつた。これらの支持体は例えばアルミナにす ることができかつまたプリント回路であつても良い。 しかしながら、公知のフリツプ−チツプ伝送方法はチツプ（または他の電子要 素）および基板の熱膨張係数が非常に近いとき信頼し得る。しかしながら、アル ミナおよびより明白な範囲で基板として一般に使用されるプリント回路はシリコ ン上に通常製造されるチツプの膨張係数と非常にかなり異なる膨張係数を有する 。そのうえ、チツプおよび基板のこれらの膨張係数が異なるとき、温度の変化（ 時間変化）は衝突において発生する顕著な応力となり、それはそれらを脆くしか つ基板上にハイブリツド化されたチツプにより製造された装置の信頼性を著しく 低減する作用を有する。 図１（Ａ）、（Ｂ）および（Ｃ）はチツプおよび基板を接続するハイブリツド 化隆起接続の種々の場合の正面図である。図１（Ａ）はおよそ２０°Ｃの平均温 度に上昇させられた媒体中の隆起の場合を示す。図１（Ａ）において、接続点ま たはコネクタ３と接触する、導電性材料からなる層２ａを有するチツプ１を見る ことができる。電気絶縁層２ｂはコネクタ３のまわりの層２ａの下面を被覆する 。図１（Ａ）はまたコネクタ７と接触する導電性材料層４ａを有する基板を示す 。ハイブリツド化隆起９はチツプ１のコネクタ３と基板５のコネクタ７との間の 電気接続を保証する。およそ２０°Ｃの周囲温度に関して、隆起は垂直位置を有 しかつコネクタ３と７は実質上互いに向かい合って位置決めされる。 図１（Ｂ）は周囲温度がおよそ−５０°Ｃであるときの同一のハイブリツド化 隆起を示す。チツプと基板との間の熱膨張係数の差異はコネクタ３および７の相 対的な移動を生起し、それらは次いでもはや互いに向かい合わない（隆起はその 場合に斜めになる）。 最後に、図１（Ｃ）は温度が＋１２０°Ｃに急襲される場合のハイブリツド化 隆起を示し、それはまたコネクタ３の相対的な位置の移動を導くが、図１（Ｂ） の方向と反対の方向である。 図１（Ａ）、（Ｂ）および（Ｃ）を検討すると、チツプの膨張係数が基板のそ れと異なるとき、ハイブリツド化隆起が温度変化の間中膨張または収縮を覆うた めに変形される。図１（Ｂ）および（Ｃ）参照）。図１（Ｂ）および（Ｃ）に示 されるように、チツプ１のコネクタ３との基板５のコネクタ７の非整列は隆起９ の非垂直形状を導く。 チツプ１と基板５との間の膨張係数の差異による膨張または収縮の問題を制限 するために、空間を充填する材料が応力の１部分を覆うことができるようにチツ プ１と基板５との間の空間を充填することが試みられた。カプセル化物質による この合計充填の獲得は、基板上の隆起によるチツプのハイブリツド化に続いて、 分配装置を使用するチツプと基板との間の空間を充填することからなる。これは 一定数の段階および比較的コストの高い手段を必要とする。 同時に、ハイブリツドセンサ型要素用フリツプ−チツプについての使用がこれ まで増大している。かくして、かかる要素に関して、伝送は一般に通常の方法を 使用しているシリコン上にとくに製造される電子制御回路への感知セルの隆起に より引き起こされる。この場合に、感知セルは集合的にハイブリツド化されかつ 次いで切断される。かかる構造に関しては、切断、嵌合または周囲条件の結果と しての外部の攻撃に対して感知構造を保護することが重要である。 感知構造を保護するために、前述されたように、構体の内部を、すなわち外界 に対してセンサを絶縁することができる。このためにチツプの周辺上に置かれた コードの形のカプセル化物質を使用することが可能である。このためにＩＢＭは 前述された方法において絶縁を許容するために周辺のカプセル化の幾何学的外観 を研究した。「国際相互交換情報フリツプ−チツプ技術衝撃報告」に発表された 「エポキシ樹脂によるカプセル化フリツプ−チツプ装置と題する論文はカプセル 化のこの幾何学的外観を記載している。 チツプ−基板構体の機械的強度を保証するために前述された全体カプセル化と 同様に、構体を密封するための前記周辺カプセル化の形成は多数の段階およびコ スト的に高い設備を必要とする。 発明の概要 本発明は前に言及された欠点を除去することを目途としている。このために本 発明は基板上の隆起によりハイブリツド化されたチツプの密封を保証する一方、 とくに基板がシリコン以外の材料から作られるときに、チツプ、基板およびハイ ブリツド化隆起により構成される構体の温度変化に対する機械的抵抗を改善する コード製造方法を提案する。 簡単化のために、前記機械的強度および密封コードは第２材料コードまたは同 様なコードとして言及される。とくに、本発明は相互接続基板と該基板上の隆起 によりハイブリツド化される電子要素との間に密封および機械的強度コードを製 造する方法に関する。 この方法は、第１の溶融可能な材料による電子要素または基板の下面上へのハ イブリツド化隆起の製造と同時に、 （ａ）第２の溶融可能な材料のコードを相互接続基板上にまたは電子要素の下面 上に堆積し、 （ｂ）前記第１の溶融可能な材料によつて前記電子要素と前記相互接続基板との 間の相互接続を得るように相互接続基板上に電子要素の下面を置き、 （ｃ）このようにして形成された構体を、第１材料によつて高さ（ｈ）のハイブ リツド化隆起をかつ第２材料によつて密封および機械的強度コードを得るために 、第１および第２材料の少なくとも最高の融点に等しい温度に加熱し、前記コー ドが次式、 ここでαは形状因子およびＤは電子要素の最大直径であることを立証する高さ（ ｈ）および幅（ｄ）を有することからなることを特徴とする。 好都合には、第２材料はハイブリツド化隆起を製造するのに使用される第１材 料の膨張係数に近い膨張係数を有している。 好都合には、段階（ｂ）の前に、コードは少なくとも第２材料の融点に等しい 温度に加熱することにより形成される。 本発明の実施例によれば、第２材料はハイブリツド化隆起を製造するのに使用 される第１材料と同一の溶融可能な材料である。 好都合には、第２材料は電子要素と相互接続基板との間に形成される空間の周 辺に配置される。 本発明の好適な実施例によれば、段階（ａ）は相互接続基板上にまたは電子要 素の下面上に予備整形された方法において第２材料を堆積することからなる。 基板および第２の溶融可能な材料からなる電子要素上への取着は基板上におよ び電子要素上に堆積された取着材料を経由して得られる。 図面の簡単な説明 図１（Ａ）、（Ｂ）および（Ｃ）はすでに説明されたように、それぞれその膨 張係数が電子要素の膨張係数と異なる材料から作られかつその周囲温度が＋２０ ，−５０および＋１２０°Ｃである基板に取り付けられた電子要素の隆起を示す 正面図である。 図２は相互接続基板上の隆起によりハイブリツド化されたチツプおよび該チツ プと基板との間に嵌合される密封かつ機械的強度コード（または第２材料コード ）を示す断面図である。 図３（Ａ）はコードがチツプの下面に堆積される場合のコードの製造段階を示 す。 図３（Ｂ）は図３（Ａ）と同一の方法の段階をコードが基板上に堆積される場 合において示す。 図３（Ｃ）は同様に本発明による方法の実行の同一段階を、コードが相互接続 基板上への堆積の前に予備成形された場合において示す。 図４は本発明による製造方法の図３（Ａ）ないし図３（Ｃ）に示された段階に 追随しそしてコードが基板上に置かれ、コードがチツプと基板との間の機械的強 度および密封接合として役立つ段階を示す。 発明を実施するための最良の形態 図２はチツプがその上に堆積される基板５を示す断面図である。該基板５は実 線形状で示され、それ反してチツプ１は鎖線形状において図２に示される。かく して、図２はチツプのコネクタ３を示す。基板５上で、相互接続基板５のコネク タ６はリンク１２によつて基板５のコネクタ７（図示せず）に電気的に接続され る。そのうえ、相互接続基板のコネクタ７はハイブリツド化隆起によつてチツプ １のコネクタ３に接続される。したがつて、図２のこれらのハイブリツド化隆起 ９は溶融可能な、導電性材料から作られる。それゆえ電気的接続が基板５のコネ クタ６とチツプ１のコネクタ３との間に、コネクタ７、ハイブリツド化隆起９お よび接続ワイヤ１２を介して形成され得る。図２には、また同様に密封および機 械的強度コードとして言及されかつ溶融可能な材料から作られるコード１３が示 される。 好ましくは、本発明の方法は、前記段階中、基板５上にまたはチツプ１の下面 上にコード１３を製造するために基板５上にまたはチツプ１の下面上にハイブリ ツド化隆起を発生する技術的段階を使用する（チツプ１の下面１ａは基板５に向 かい合う面を意味すると理解されている）。本発明の好適な実施例によれば、コ ード１３はハイブリツド化隆起９を製造するのに使用される材料と同一の溶融可 能な材料から作られる。この材料は例えばインジウムまたはスズ−鉛合金にする ことができる。より一般的には、前記材料はハイブリツド化隆起の製造に一般に 使用される溶融可能な材料の任意の型にすることができる。 それゆえこの方法はハイブリツド化隆起９の製造の間中コード１３の製造を許 容する利点を有する。それゆえ、隆起９をハイブリツド化する段階に追随するコ ード１３を製造するための接着剤分配器を使用する必要がもはやないため、大幅 な時間の節約ならびに必要な装置の節約につながる。 まだ説明のなされていない点について言えば、本発明による方法は、隆起９お よびコード１３が異なる溶融可能な材料から製造されるその最も複雑な実施例に おいてかつ隆起がチツプ上に製造される特別な場合において説明される（それら が同様に基板上に製造され得るこことは自明である）。 コード１３およびハイブリツド化隆起９のそれぞれの製造を可能にする溶融可 能な材料はチツプ１の下面１ａ上におよび／または基板５上に堆積され、前記材 料の構体は加熱温度に上昇させられる。コード１３を製造するのに使用される溶 融可能な材料がハイブリツド化隆起を製造するのに使用される材料と異なる場合 において、溶融可能な材料が上昇させられる温度はより高い融点を必要とする溶 融材料の融点に少なくとも等しい。本発明の好適な実施例において、コード１３ を製造するのに使用される溶融可能な材料がハイブリツド化隆起９に使用される 溶融可能な材料と同一であるとき、加熱温度は前記溶融可能な材料の融点に少な くとも等しい。 この方法はしたがつてハイブリツド化隆起９およびコード１３の双方を半田付 けするための単一の加熱サイクルのみを許容する利点を有する。加えて、基板５ およびチツプ１により形成される構体は完全にカプセル化されかつそれゆえ完全 に密封である。 好都合には、最終加熱段階に続いて、コード１３は最大の性質の高さｈおよび 幅ｄを有し、それらは次式、 を証明するように選ばれ、ここでαは０と１０との間の形状因子であり、Ｄは電 子要素の形状に応じて、直径または要素の最大寸法であり、ｄは基板平面におけ るコード幅でありそしてｈはコードの高さかつまた組立て後の隆起の高さであり 、コードと隆起はその場合にほぼ同一の高さである。より良好な理解のために、 これらの寸法ｈ，ｄおよびＤは図４に示され、比ｈ／ｄは形状因子を示す。 これらの式が証明されるとき、コード１３の形状因子が基板−チツプ構体に適 合させられると言われる。それゆえコード１３はチツプ１の大きさが比較的大き くかつ基板がアルミナから作られるとくに困難な場合においても同様に、局部的 な破断の危険なしに構体の密封および機械的強度を保証することができる。 例えば、本発明によるコードは１０μｍの高さｈおよび４０μｍの幅ｄ（幅Ｄ ＝２ｍｍの要素に関して）、または高さｈおよび５５μｍの幅ｄ（Ｄ＝５５ｍｍ に関して）、または高さｈおよび１０５μの幅ｄ（Ｄ＝１０ｍｍに関して）、ま たは高さｈおよび１５５μｍの幅ｄ（Ｄ＝１５ｍｍに関して）を有することがで きる。 図３（Ａ）、図３（Ｂ）および第Ｃ図はコード１３の３つの異なる実施例を正 面図で示す。 図３（Ａ）は溶融可能な材料がチツプ１の下面１ａ上に堆積される実施例を示 す。チツプ１の前記面１ａ上には溶融可能な材料に適合させられる導電性材料の 層１３ａがチツプ１のコネクタ３の製造の間中堆積された。同一の方法において 、導電性の材料層１３ｂがコネクタ７の製造の間中基板５上に堆積された。材料 １３ａおよび１３ｂは溶融可能な材料１３の取着または接着を保証するために適 切な湿潤性を有する導電性材料により構成される。導電性材料はインジウムコー ドの場合に金にすることができる。ハイブリツド化隆起９を製造するための溶融 可能な材料の堆積の間中、またチツプ１の前記同一面上にコード１３を製造する ための溶融可能な材料の堆積がある。コード１３を製造するための溶融可能な材 料および隆起９を製造するための溶融可能な材料を有するチツプ１は次いで好都 合には、２つの溶融可能な材料の最高の融点に少なくとも等しい、選ばれた成形 温度に上昇させられる。この熱処理はそれらの取着材料、それぞれ１３ａおよび ３上への溶融可能な材料１３，９の再心出しを可能にする。チツプ１が次いで基 板５上に堆積され、チツプ１の面１ａはその場合にコネクタ１３ｂおよび７を支 持する基板５の表面に向かい合っている。チツプ１がこの方法において基板５上 に堆積されるとき、構体は再び基板の対応するコネクタとの溶融可能な材料の半 田付けおよび組立てを保証するように加熱温度に上昇させられる。組立ての間中 隆起とコードの水平化は、それらの製造の前に、それぞれ隆起３と７およびコー ド１３ａと１３ｂの取着面に作用することにより行われる。後者の溶融可能な材 料半田付けまたは蝋付け段階は図４に示されかつ後でより詳細に説明される。 この実施例は同一支持体上にコード１３および隆起９の製造を許容する主要な 利点を有する。この実施例は本質的に、その高さが例えば組立て後５５μｍ以下 である隆起に使用され、それは、この場合に、コードを製造するのに使用される チツプの表面が小さいためである。 図３（Ｂ）はコード１３を製造するのに使用される溶融可能な材料が基板５上 に堆積される本発明の第２実施例を示す。図３（Ａ）におけるように、チツプ１ および基板５はそれぞれ導電性の取着区域１３ａ，１３ｂを有する。この実施例 において、溶融可能な材料の一方がハイブリツド隆起９を製造するためにチツプ １の下面１ａ上に堆積される。第２の溶融材料はコード１３を製造するために基 板５の区域１３ｂ上に堆積される。溶融可能な材料がそれぞれチツプ１の面１ａ および基板５上に堆積されたとき、一方で基板かつ他方でチツプが、第３ａ図に おけるように、それらのそれぞれの取着材料３および１３ｂ上の隆起およびコー ドの再心出しを保証するために成形温度に上昇させられる。隆起およびコードの それぞれの成形温度はその融点に少なくとも等しい。チツプ１は次いで基板５上 に堆積され、その下面１ａは基板５の表面に向かい合っている。この構体は次い で、前のように、隆起およびコードの半田付けを得るために加熱される。隆起お よびコードの水平化は前述された方法において行われる。 本発明による方法のこの実施例は、そのハイブリツド化隆起が例えばおよそ５ ０ないし１２０μｍの高さを有する、チツプ用のコードの製造を可能にし、該コ ードを製造するのに必要な表面が基板上に取られる。 図３（Ｃ）はコードの溶融可能な材料が予備的形成品の形において基板に伝送 される本発明の方法の実施例を示す。より精密には、図３（Ｃ）において導電性 の区域３および１３ａ、ならびにハイブリツド化隆起９を製造する溶融可能な材 料を見ることができる。図３（Ｃ）はまた導電性区域７および１３ｂを有する基 板５を示す。同様にその予備的形成品においてコード１３を製造するための溶融 可能な材料を見ることができる。したがつて、この実施例によれば、溶融可能な 材料は溶融可能な材料シートの切断または打ち抜きのごとき予備的成形を受ける 。この予備的成形された溶融可能な材料１３は次いで基板５上に堆積される。独 立して、ハイブリツド化隆起９を製造するための溶融可能な材料はチツプ１の面 １ａ上に堆積される。このチツプ１は次いで、隆起を製造するための溶融可能な 材料の融点に少なくとも対応する、選ばれた成形温度に上昇させられる。組立て 段階の間中、チツプ１は基板５上に堆積され、その面１ａはコード１３を備えた 基板５の表面に向かい合っている。最後に、チツプ１、基板５および溶融可能な 材料により構成される構体は対応するコネクタと前記材料の半田付けを保証する ために選ばれた温度に上昇させられる。 本発明による方法の最後の実施例は明らかにコード１３を製造する前に溶融可 能な材料のための補完的な、較正された、予備的成形段階を必要とする。 図４はそのコネクタ３およびコード１３ａをその上に載置する導電性部分１３ ｂを有するチツプ１を示す。図４は、またコネクタ７およびコード１３と接触す る導電性部分１３ｂを有する基板を示す。図４は、基板５上に堆積されたチツプ １、チツプ−溶融可能な材料−基板構体が取着材料上の溶融可能な材料の溶融を 保証するために加熱される段階を示し、その結果チツプ１および基板５上の導電 性材料から作られる部分１３ａ，１３ｂが隆起９およびコード１３により連接さ れる。 図４はまた以前に言及されかつそれぞれコード１３および隆起９の高さ、コー ド１３の幅およびチツプ１の最大寸法である寸法ｈ，ｄおよびＤを示す。 本発明によるこの方法はしたがつて一方でチツプ−基板構体の密封を許容する ビーズの獲得を可能にしかつ他方で、例えば、数μｍから３００μｍの範囲であ る種々の大きさのハイブリツド化隆起の場合において、とくに温度変化の場合に おいて、前記チツプ−基板構体の機械的な強度を改善する。そのうえ、この方法 はとくに良好に幾つかのチツプが同一の加熱段階の間中同時にハイブリツド化さ れ得る集合的な製造に役立ち、基板上の各チツプの密封および機械的強度がそれ と連係するコードにより保証される。
【手続補正書】特許法第１８４条の８ 【提出日】１９９５年５月１１日 【補正内容】 けするための単一の加熱サイクルのみを許容する利点を有する。加えて、基板５ およびチツプ１により形成される構体は完全にカプセル化されかつそれゆえ完全 に緊密である。 好都合には、最終加熱段階に続いて、コード１３は最大の性質の高さｈおよび 幅ｄを有し、それらは次式、 を証明するように選ばれ、ここでαは０と１０との間の形状因子であり、Ｄは電 子要素の形状に応じて、直径または要素の最大寸法であり、ｄは基板平面におけ るコード幅でありそしてｈはコードの高さかつまた組立て後の隆起の高さであり 、コードと隆起はその場合にほぼ同一の高さを有する。 これらのパラメータＤ，Ｄおよびｈは好ましくはμｍで表され、αはｈ，Ｄお よびｄと同一の単位で表される。理解を容易にするために、これらの寸法ｈ，ｄ およびＤは第４図に示され、比ｈ／ｄは形状因子を示す。 これらの式が証明されるとき、コード１３の形状因子が基板−チツプ構体に適 合させられると言われる。それゆえコード１３はチツプ１の大きさが比較的大き くかつ基板がアルミナから作られるとくに困難な場合においても同様に、局部的 な破断の危険なしに構体の密封および機械的強度を保証することができる。 例えば、本発明によるコードは１０μｍの高さｈおよび４０μｍの幅ｄ（幅Ｄ ＝２ｍｍの要素に関して）、または高さｈおよび５５μｍの幅ｄ（Ｄ＝５５ｍｍ に関して）、または高さｈおよび１０５μの幅ｄ（Ｄ＝１０ｍｍに関して）、ま たは高さｈおよび１５５μｍの幅ｄ（Ｄ＝１５ｍｍに関して）を有することがで きる。 図３（Ａ）、図３（Ｂ）および第Ｃ図はコード１３の３つの異なる実施例を正 面図で示す。 図３（Ａ）は溶融可能な材料がチツプ１の下面１ａ上に堆積される実施例を示 す。チツプ１の前記面１ａ上には溶融可能な材料に適合させられる導電性材料の 層１３ａがチツプ１のコネクタ３の製造の間中堆積された。同一の方法において 、導電性の材料層１３ｂがコネクタ７の製造の間中基板５上に堆積された。材料 【手続補正書】特許法第１８４条の８ 【提出日】１９９５年７月２４日 【補正内容】 の非垂直形状を導く。 チツプ１と基板５との間の膨張係数の差異による膨張または収縮の問題を制限 するために、空間を充填する材料が応力の１部分を覆うことができるようにチツ プ１と基板５との間の空間を充填することが試みられた。カプセル化物質による この合計充填の獲得は、基板上の隆起によるチツプのハイブリツド化に続いて、 分配装置を使用するチツプと基板との間の空間を充填することからなる。これは 一定数の段階および比較的コストの高い手段を必要とする。 同時に、ハイブリツドセンサ型要素用フリツプ−チツプについての使用がこれ まで増大している。かくして、かかる要素に関して、伝送は一般に通常の方法を 使用しているシリコン上にとくに製造される電子制御回路への感知セルの隆起に より引き起こされる。この場合に、感知セルは集合的にハイブリツド化されかつ 次いで切断される。かかる構造に関しては、切断、嵌合または周囲条件の結果と しての外部の攻撃に対して感知構造を保護することが重要である。 感知構造を保護するために、前述されたように、構体の内部を、すなわち外界 に対してセンサを絶縁することができる。このためにチツプの周辺上に置かれた コードの形のカプセル化物質を使用することが可能である。このためにＩＢＭは 前述された方法において絶縁を許容するために周辺のカプセル化の幾何学的外観 を研究した。「国際相互交換情報フリツプ−チツプ技術衝撃報告」に発表された 「エポキシ樹脂によるカプセル化フリツプ−チツプ装置と題する論文はカプセル 化のこの幾何学的外観を記載している。 他の書類もまた種々の周辺カプセル化型式を記載している。アメリカ合衆国特 許第３６５７６１０号は３００°Ｃで超音波振動を加えることにより２つの構造 間に置かれた金属材料密封コードを有する半導体デバイスを記載している。ヨー ロツパ特許第５２２４６１号およびアメリカ合衆国特許第３５９１８３９号は金 属材料からなる幾つかの層から製造される密封コードを有する半導体デバイスを 記載している。 チツプ−基板構体の機械的強度を保証するために前述された全体カプセル化と 同様に、構体を密封するための前記周辺カプセル化の形成は多数の段階およびコ スト的に高い設備を必要とする。加えて、アニーリング段階がエポキシ樹脂接着 剤を使用して通常製造されるコードまたはビーズの重合化に一般に必要であり、 それにより前記段階が隆起またはチツプに重要である。 発明の概要 本発明は前に言及された欠点を除去することを目途としている。このために本 発明は基板上の隆起によりハイブリツド化されたチツプの密封を保証する一方、 とくに基板がシリコン以外の材料から作られるときに、チツプ、基板およびハイ ブリツド化隆起により構成される構体の温度変化に対する機械的抵抗を改善する コード製造方法を提案する。 簡単化のために、前記機械的強度および密封コードは第２材料コードまたは同 様なコードとして言及される。とくに、本発明は相互接続基板と該基板上の隆起 によりハイブリツド化される電子要素との間に密封および機械的強度コードを製 造する方法に関する。 この方法は、第１の溶融可能な材料による電子要素または基板の下面上へのハ イブリツド化隆起の製造と同時に、 （ａ）第２の溶融可能な材料のコードを相互接続基板上にまたは電子要素の下面 上に堆積し、 （ｂ）前記第１の溶融可能な材料によつて前記電子要素と前記相互接続基板との 間の相互接続を得るように相互接続基板上に電子要素の下面を置き、 （ｃ）このようにして形成された構体を、第１材料によつて高さ（ｈ）のハイブ リツド化隆起をかつ第２材料によつて密封および機械的強度コードを得るために 、第１および第２材料の少なくとも最高の融点に等しい温度に加熱し、前記コー ドが次式、 ここでαは形状因子およびＤは電子要素の最大直径であることを立証する高さ（ ｈ）および幅（ｄ）を有することからなることを特徴とする。 好都合には、第２材料はハイブリツド化隆起を製造するのに使用される第１材 料の膨張係数に近い膨張係数を有している。 好都合には、段階（ｂ）の前に、コードは少なくとも第２材料の融点に等しい 温度に加熱することにより形成される。 本発明の実施例によれば、第２材料はハイブリツド化隆起を製造するのに使用 される第１材料と同一の溶融可能な材料である。 好都合には、第２材料は電子要素と相互接続基板との間に形成される空間の周 辺に配置される。 本発明の好適な実施例によれば、段階（ａ）は相互接続基板上にまたは電子要 請求の範囲 １．相互接続基板（５）と該相互接続基板上の隆起（９）によりハイブリツド 化される電子要素（１）との間に密封および機械的強度コード（１３）を製造す る密封および機械的強度コードの製造方法において、第１の溶融可能な材料によ る電子要素または基板の下面（１ａ）上へのハイブリツド化隆起の製造と同時に 、 （ａ）第２の溶融可能な材料からなるコード（１３）を前記相互接続基板上にま たは前記電子要素の下面上に堆積し、 （ｂ）前記第１の溶融可能な材料によつて前記電子要素と前記相互接続基板との 間の相互接続を得るように相互接続基板上に電子要素の下面を置き、そして （ｃ）このようにして形成された構体を、第１材料によつて高さ（ｈ）のハイブ リツド化隆起をかつ第２材料によつて密封および機械的強度コードを得るために 、前記第１および第２材料の少なくとも最高の融点に等しい温度に加熱し、前記 コードが式、 ｈ＞１０-2Ｄ＋α ここでαは形状因子およびμｍのＤは電子要素の最大直径であることを立証する μｍの高さ（ｈ）を有することからなることを特徴とする密封および機械的強度 コードの製造方法。 ２．前記第２材料が前記第１材料の膨張係数に近い膨張係数を有することを特 徴とする請求の範囲第１項に記載の密封および機械的強度コードの製造方法。 ３．段階（ｂ）の前に、前記コードが少なくとも前記第２材料の融点に等しい 温度に加熱することにより形成されることを特徴とする請求の範囲第１項または 第２項に記載の密封および機械的強度コードの製造方法。 ４．前記第２材料が前記ハイブリツド化隆起を製造するのに使用される前記第 １材料と同一の溶融可能な材料であることを特徴とする請求の範囲第１項ないし 第３項のいずれか１項に記載の密封および機械的強度コードの製造方法。 ５．前記第２材料が前記電子要素と前記相互接続基板との間に発生される空間 の周辺に配置されることを特徴とする請求の範囲第１項ないし第４項のいずれか １項に記載の密封および機械的強度コードの製造方法。 ６．段階（ａ）が前記相互接続基板上にまたは前記電子要素の下面上に予備整 形された第２材料コードを堆積することからなることを特徴とする請求の範囲第 １項ないし第５項のいずれか１項に記載の密封および機械的強度コードの製造方 法。 ７．形状係数（α）が０ないし１０の間であることを特徴とする請求の範囲第 １項ないし第６項のいずれか１項に記載の密封および機械的強度コードの製造方 法。 ８．前記基板および第２の溶融可能な材料からなる電子要素上への取着が前記 基板上におよび前記電子要素上に堆積された取着材料によつて得られることを特 徴とする請求の範囲第１項ないし第７項のいずれか１項に記載の密封および機械 的強度コードの製造方法。

Claims (1)

  1. 【特許請求の範囲】 １．相互接続基板（５）と該相互接続基板上の隆起（９）によりハイブリツド 化される電子要素（１）との間に密封および機械的強度コード（１３）を製造す る密封および機械的強度コードの製造方法において、第１の溶融可能な材料によ る電子要素または基板の下面（Ｉａ）上へのハイブリツド化隆起の製造と同時に 、 （ａ）第２の溶融可能な材料からなるコード（１３）を前記相互接続基板上にま たは前記電子要素の下面上に堆積し、 （ｂ）前記第１の溶融可能な材料によつて前記電子要素と前記相互接続基板との 間の相互接続を得るように相互接続基板上に電子要素の下面を置き、そして （ｃ）このようにして形成された構体を、第１材料によつて高さ（ｈ）のハイブ リツド化隆起をかつ第２材料によつて密封および機械的強度コードを得るために 、前記第１および第２材料の少なくとも最高の融点に等しい温度に加熱し、前記 コードが式、 ここでαは形状因子およびＤは電子要素の最大直径であることを立証する高さ（ ｈ）および幅（ｄ）を有することからなることを特徴とする密封および機械的強 度コードの製造方法。 ２．前記第２材料が前記第１材料の膨張係数に近い膨張係数を有することを特 徴とする請求の範囲第１項に記載の密封および機械的強度コードの製造方法。 ３．段階（ｂ）の前に、前記コードが少なくとも前記第２材料の融点に等しい 温度に加熱することにより形成されることを特徴とする請求の範囲第１項または 第２項に記載の密封および機械的強度コードの製造方法。 ４．前記第２材料が前記ハイブリツド化隆起を製造するのに使用される前記第 １材料と同一の溶融可能な材料であることを特徴とする請求の範囲第１項ないし 第３項のいずれか１項に記載の密封および機械的強度コードの製造方法。 ５．前記第２材料が前記電子要素と前記相互接続基板との間に発生される空間 の周辺に配置されることを特徴とする請求の範囲第１項ないし第４項のいずれか １項に記載の密封および機械的強度コードの製造方法。 ６．段階（ａ）が前記相互接続基板上にまたは前記電子要素の下面上に予備整 形された第２材料コードを堆積することからなることを特徴とする請求の範囲第 １項ないし第５項のいずれか１項に記載の密封および機械的強度コードの製造方 法。 ７．形状係数（α）が０ないし１０の間であることを特徴とする請求の範囲第 １項ないし第６項のいずれか１項に記載の密封および機械的強度コードの製造方 法。 ８．前記基板および第２の溶融可能な材料からなる電子要素上への取着が前記 基板上におよび前記電子要素上に堆積された取着材料によつて得られることを特 徴とする請求の範囲第１項ないし第７項のいずれか１項に記載の密封および機械 的強度コードの製造方法。
JP7500316A 1993-05-28 1994-05-26 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法 Pending JPH08510599A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9306417A FR2705832B1 (fr) 1993-05-28 1993-05-28 Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
FR93/06417 1993-05-28
PCT/FR1994/000620 WO1994028581A1 (fr) 1993-05-28 1994-05-26 Procede de realisation d'un cordon d'etancheite et de tenue mecanique entre un substrat et une puce hybridee par billes sur le substrat

Publications (1)

Publication Number Publication Date
JPH08510599A true JPH08510599A (ja) 1996-11-05

Family

ID=9447546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7500316A Pending JPH08510599A (ja) 1993-05-28 1994-05-26 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法

Country Status (5)

Country Link
US (1) US6238951B1 (ja)
EP (1) EP0700581A1 (ja)
JP (1) JPH08510599A (ja)
FR (1) FR2705832B1 (ja)
WO (1) WO1994028581A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313972A (ja) * 2001-04-18 2002-10-25 Matsushita Electric Ind Co Ltd 電子部品組立体および電子部品組立体の製造方法
JP2015185818A (ja) * 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
WO1996031905A1 (en) 1995-04-05 1996-10-10 Mcnc A solder bump structure for a microelectronic substrate
FR2748849B1 (fr) * 1996-05-20 1998-06-19 Commissariat Energie Atomique Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques
EP0899787A3 (en) * 1997-07-25 2001-05-16 Mcnc Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structurs formed thereby
FR2780200B1 (fr) * 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
DE19938868B4 (de) * 1999-08-17 2005-11-24 Siemens Ag Sensoreinrichtung und Verfahren zum Herstellen einer Sensoreinrichtung
US6538898B1 (en) * 2000-05-01 2003-03-25 Micron Technology, Inc. Method and apparatus of die attachment for BOC and F/C surface mount
EP1168429A1 (en) * 2000-06-28 2002-01-02 Telefonaktiebolaget L M Ericsson (Publ) Integrated circuit chip and method for mounting an integrated circuit chip to a circuit board
JP2003124595A (ja) * 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
US6975016B2 (en) * 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
ES2400339T3 (es) * 2002-07-15 2013-04-09 Symphony Evolution, Inc. Compuestos, composiciones farmacéuticas de los mismos y su uso en el tratamiento del cáncer
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
FR2865467B1 (fr) * 2004-01-22 2007-01-05 Commissariat Energie Atomique Dispositif et procede pour assurer l'hermeticite d'une cavite en presence d'un via
TW200603698A (en) * 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US7012328B2 (en) * 2004-05-14 2006-03-14 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US7607560B2 (en) * 2004-05-14 2009-10-27 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
FR2890065B1 (fr) * 2005-08-30 2007-09-21 Commissariat Energie Atomique Procede d'encapsulation d'un composant, notamment electrique ou electronique au moyen d'un cordon de soudure ameliore
FR2890066B1 (fr) * 2005-08-30 2007-09-21 Commissariat Energie Atomique Procede pour la realisation de moyens de connexion et/ou de soudure d'un composant
FR2890067B1 (fr) * 2005-08-30 2007-09-21 Commissariat Energie Atomique Procede de scellement ou de soudure de deux elements entre eux
US7547576B2 (en) * 2006-02-01 2009-06-16 International Business Machines Corporation Solder wall structure in flip-chip technologies
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US8613996B2 (en) * 2009-10-21 2013-12-24 International Business Machines Corporation Polymeric edge seal for bonded substrates
US8287980B2 (en) 2009-10-29 2012-10-16 International Business Machines Corporation Edge protection seal for bonded substrates
FR3042308B1 (fr) 2015-10-13 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier pour composants microelectroniques
FR3042642B1 (fr) 2015-10-15 2022-11-25 Commissariat Energie Atomique Procede de realisation d'un dispositif comprenant une micro-batterie
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831507B1 (ja) * 1969-07-10 1973-09-29
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US5043139A (en) * 1990-10-09 1991-08-27 Eastman Kodak Company Amalgam preform, method of forming the preform and method of bonding therewith
JPH0521654A (ja) * 1991-07-10 1993-01-29 Sumitomo Electric Ind Ltd 半導体デバイス
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313972A (ja) * 2001-04-18 2002-10-25 Matsushita Electric Ind Co Ltd 電子部品組立体および電子部品組立体の製造方法
JP4659257B2 (ja) * 2001-04-18 2011-03-30 パナソニック株式会社 電子部品組立体の製造方法
JP2015185818A (ja) * 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
FR2705832B1 (fr) 1995-06-30
WO1994028581A1 (fr) 1994-12-08
EP0700581A1 (fr) 1996-03-13
US6238951B1 (en) 2001-05-29
FR2705832A1 (fr) 1994-12-02

Similar Documents

Publication Publication Date Title
JPH08510599A (ja) 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法
US6025648A (en) Shock resistant semiconductor device and method for producing same
US6686268B2 (en) Method of forming overmolded chip scale package and resulting product
US7413926B2 (en) Methods of making microelectronic packages
US7253515B2 (en) Semiconductor package featuring metal lid member
EP0704895B1 (en) Process for manufacturing semiconductor device and semiconductor wafer
US4437235A (en) Integrated circuit package
US6288451B1 (en) Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
US6965168B2 (en) Micro-machined semiconductor package
US5569960A (en) Electronic component, electronic component assembly and electronic component unit
US4363076A (en) Integrated circuit package
US5640746A (en) Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
KR100516816B1 (ko) 반도체장치의 제조 방법
US7534652B2 (en) Microelectronic elements with compliant terminal mountings and methods for making the same
US6020219A (en) Method of packaging fragile devices with a gel medium confined by a rim member
US6429530B1 (en) Miniaturized chip scale ball grid array semiconductor package
JPH08510358A (ja) 集積回路チップと基板との相互接続
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
JP2007503713A (ja) 電子モジュールおよびその製造方法
JPH07114248B2 (ja) 電子装置パッケージおよびその作製方法
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
JP3547303B2 (ja) 半導体装置の製造方法
JP2002368159A (ja) 半導体装置およびその製造方法
WO1996030942A1 (en) Components for housing an integrated circuit device
EP0778616A2 (en) Method of packaging devices with a gel medium confined by a rim member