CN207199611U - 一种芯片堆栈立体封装结构 - Google Patents

一种芯片堆栈立体封装结构 Download PDF

Info

Publication number
CN207199611U
CN207199611U CN201721089212.7U CN201721089212U CN207199611U CN 207199611 U CN207199611 U CN 207199611U CN 201721089212 U CN201721089212 U CN 201721089212U CN 207199611 U CN207199611 U CN 207199611U
Authority
CN
China
Prior art keywords
chip
substrate
cache
encapsulation structure
stereo encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721089212.7U
Other languages
English (en)
Inventor
庄凌艺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201721089212.7U priority Critical patent/CN207199611U/zh
Application granted granted Critical
Publication of CN207199611U publication Critical patent/CN207199611U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本实用新型涉及一种芯片堆栈立体封装结构。芯片堆栈立体封装结构包括基板，存储器芯片堆栈体覆晶接合设置在基板第一表面上，重布线层形成于存储器芯片堆栈体的安装表面，缓存芯片覆晶结合设置在基板第二表面，端子设置在第二表面上。本实用新型的芯片堆栈立体封装结构整体结构尺寸小，信号传输距离短，且能够根据使用需要对性能灵活配置。

Description

一种芯片堆栈立体封装结构
技术领域
本实用新型涉及半导体技术领域，特别涉及一种芯片堆栈立体封装结构。
背景技术
目前，在现有的半导体装置的封装技术中，受到芯片封装厚度和各元件间引线连接长度的限制，封装结构大致分为两种：并列多芯片球栅阵列封装结构和窗口式多芯片堆栈封装结构。
如图1所示，并列多芯片球栅阵列封装结构：在基板200的一侧表面的两端通过凸块201分别连接有缓存芯片202和存储器芯片203，在基板200的另一侧表面设置有球栅阵列端子204，在基板200的一侧表面设置有密封缓存芯片202和存储器芯片203的塑封体206。这种封装结构虽然能够有效减小封装体积，但由于缓存芯片202、存储器芯片203以及球栅阵列焊球204三者间距离较远，因此导致连接导线205过长，信号传输差。
如图2所示，窗口式多芯片堆栈封装结构：在基板300的一侧表面设置存储器芯片301，在存储器芯片301的上面设置缓存芯片302，在基板300的另一侧表面设置有球栅阵列端子303，存储器芯片301和缓存芯片302分别通过焊线304与基板300连接，在基板300上开设一窗口306，用于容纳焊线304，在基板300的一侧表面设置有密封存储器芯片301和缓存芯片302的塑封体305.由于存储器芯片301和缓存芯片302堆栈在基板300同一侧，因此导致封装结构的厚度变大，并且该封装技术中引线304信号传输距离过长。
在背景技术中公开的上述信息仅用于加强对本实用新型的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
实用新型内容
有鉴于此，本申请实施例希望提供一种芯片堆栈立体封装结构，以至少解决现有技术中存在的问题。
本申请实施例的技术方案是这样实现的，根据本申请的一个实施例，提供一种芯片堆栈立体封装结构，包括：
基板，具有相对设置的第一表面和第二表面；
存储器芯片堆栈体，覆晶接合方式设置在所述基板的所述第一表面上，主要由多个存储芯片堆栈组成，每一所述存储芯片上均包括有多个用于电性沟通的导电穿孔，所述存储器芯片堆栈体具有一安装表面；
所述存储器芯片堆栈体还包括第一重布线层，形成于所述存储器芯片堆栈体的所述安装表面上，电性连接各所述存储芯片的各所述导电穿孔至所述基板；
第一底胶，形成于所述存储器芯片堆栈体与所述基板的所述第一表面之间；
缓存芯片，覆晶接合方式设置在所述基板的所述第二表面上；及
端子，设置于所述基板的所述第二表面上；
其中，所述缓存芯片位于所述基板的所述第二表面的中央区域，并且所述基板包括电性贯穿所述基板的导通线路和在所述第二表面上的扇出线路，所述导通线路电性连接所述缓存芯片至所述第一重布线层，所述扇出线路电性连接所述缓存芯片至所述端子。
在一些实施例中，还包括塑封体，形成于所述基板的所述第一表面上，以密封所述存储器芯片堆栈体，并且具有单面模封型态，使不干涉所述缓存芯片的设置。
在一些实施例中，各所述存储芯片通过设置在各所述导电穿孔端部的第一凸块相互电性连接。
在一些实施例中，所述端子包含设置在所述缓存芯片外围的多个焊球。
在一些实施例中，所述基板在所述第二表面上形成金属垫，使所述端子与所述基板的接合更稳固。
在一些实施例中，所述第一底胶还形成于各所述存储芯片之间，以密封所述第一凸块。
在一些实施例中，所述缓存芯片的厚度小于所述端子的所述焊球直径。
在一些实施例中，还包括一第二底胶，形成于所述缓存芯片的一侧表面与所述基板的所述第二表面之间。
在一些实施例中，所以基板为所述第二表面具有单面重布线层和硅穿孔结构的硅中介板。
本实用新型由于采用以上技术方案，其具有以下优点：1、本实用新型由于将缓存芯片和存储器芯片堆栈体分别设置在基板的相对两表面上，将存储器芯片堆栈体通过塑封体封装，而将缓存芯片裸露的设置在焊球的球栅阵列中部，由于将原本一同通过塑封体封装在内的缓存芯片布置到了与外部元件连接的焊球一侧，因此有效减小了本实用新型的封装结构的尺寸，同时缩短了信号传输的距离，提高了信号质量。2、本实用新型的焊球的直径大于缓存芯片的厚度，因此能够对裸露在外的缓存芯片起到支撑和保护作用，在于外部元件连接时避免了缓存芯片受损。3、本实用新型的缓存芯片由于裸露的设置在基板的一侧，因此在对本装置进行封装时，可只对基板一侧的存储器芯片堆栈体进行封装，而缓存芯片可根据工作需要及芯片使用性能的需求，在后续进行缓存芯片的安装，不必在一次完成全部封装过程，从而提高本实用新型的封装结构的灵活性，根据不同需求随时进行灵活的配置和封装，不仅降低了制造周期同时还降低了生产成本。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。
图1为现有技术中的并列多芯片球栅阵列封装结构示意图；
图2为现有技术中的窗口式多芯片堆栈封装结构示意图；
图3为本实用新型的芯片堆栈立体封装结构的示意图；
图4为本实用新型的第一重布线层与基板的第一表面的局部连接放大示意图；
图5为本实用新型的缓存芯片与基板的第二表面的局部连接放大示意图；
图6为本实用新型的芯片堆栈立体封装结构的的制造流程图；
附图标记：
1-基板； 11-第一表面； 12-第二表面；
13-金属垫； 14-第二连接垫； 15-第四连接垫；
16-导通线路； 17-扇出线路； 2-存储器芯片堆栈体；
21-存储芯片； 22-导电穿孔； 23-第一凸块；
3-第一重布线层； 31-第一连接垫； 32-第二凸块；
4-缓存芯片； 41-第三连接垫； 42-第三凸块；
5-端子； 6-第一底胶； 7-塑封体；
8-第二底胶；
200-基板； 201-凸块； 202-缓存芯片；
203-存储器芯片； 204-球栅阵列端子； 205-导线；
206-塑封体； 300-基板； 301-存储器芯片；
302-缓存芯片； 303-球栅阵列端子； 304-焊线
305-塑封体； 306-窗口。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本实用新型的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，如图3所示，本实施例中提供了一种芯片堆栈立体封装结构，包括：
基板1，具有相对设置的第一表面11和第二表面12；
存储器芯片堆栈体2，覆晶接合方式设置在基板1的第一表面11上，主要由多个存储芯片21堆栈组成，每一存储芯片21上均包括有多个用于电性沟通的导电穿孔22，存储器芯片堆栈体2具有一安装表面；其中，安装表面为存储器芯片堆栈体2靠近第一表面11一侧的表面，各存储芯片21通过设置在各导电穿孔22端部的第一凸块23接合为一体且相互电性连接；
存储器芯片堆栈体2还包括第一重布线层3，形成于存储器芯片堆栈体2的安装表面上，电性连接各存储芯片21的各导电穿孔22至基板1；
第一底胶6，形成于存储器芯片堆栈体2与基板1的第一表面11之间；
缓存芯片4，覆晶接合方式设置在基板1的第二表面12上；及
端子5，设置于基板1的第二表面12上；
其中，缓存芯片4位于基板1的第二表面12的中央区域，并且基板1包括电性贯穿基板1的导通线路16和在第二表面12上的扇出线路17，导通线路16电性连接缓存芯片4至第一重布线层3，扇出线路17电性连接缓存芯片4至端子5。
需要说明的是，导电穿孔22中填充有金属导电介质，用于与第一凸块23连接进行导电。同时，由于多数存储芯片21中存在硅元素，因此导电穿孔22即为硅穿孔。
在一些实施例中，还包括塑封体7，形成于基板1的第一表面11上，以密封存储器芯片堆栈体2，并且具有单面模封型态，从而不干涉缓存芯片4的设置。使缓存芯片4可根据工作需要及芯片使用性能的需求，在后续进行缓存芯片4的安装，不必在一次完成全部封装过程，从而提高本实用新型的封装结构的灵活性，根据不同需求随时进行灵活的配置和封装，不仅降低了制造周期同时还降低了生产成本。
为了便于后续的芯片安装，端子5包含设置在缓存芯片4外围的多个焊球，焊球用于与外部其他元件连接。
在一个优选的实施例中，各焊球可采用焊球阵列封装(BGA，Ball Grid Array)的方式植设于缓存芯片4外部的基板1的第二表面12上；具体的，焊球阵列的排列方式可为：沿缓存芯片4的周向等间隔分布，或沿缓存芯片4的相对两侧等间隔排布多个焊球。需要说明的是，各焊球的排布方式并不限于上述所提及内容，具体的焊球的布置方式可根据工作需要和基板1及缓存芯片4的尺寸大小进行适应性调整。
在一些实施例中，为了提高各存储芯片21件的连接稳定性，并且确保各存储芯片21保持水平，可将导电穿孔22等间隔的均布在存储芯片21中，并贯穿存储芯片21。优选地，可在存储芯片21上间隔设置有多组导电连接部，每组导电连接部由多个间隔设置的导电穿孔22组成。其中，设置的导电连接部的组数和每组导电连接部中导电穿孔22的数量可根据工作需要及芯片尺寸进行适应性调整，只要能够满足各存储芯片21间的稳固连接，并且接合后各存储芯片21水平间隔排布即可。
在一些实施例中，基板1在第二表面12上形成金属垫13(UBM pad，Under BumpMetallurgy pad)，使焊球与基板1的接合更稳固。金属垫13同时还可作为氧化阻挡层起到保护基板1的作用。需要说明的是，金属垫13可为多个，且数量与焊球的数量相同。
在一个优选的实施例中，植设于基板1的第二表面12上的各焊球的高度保持一致，以便在将本实施例的芯片堆栈立体封装结构与外部元件连接时连接稳定，避免影响使用时信号传输不稳定。
为了减小封装尺寸及信号传输距离，虽然将缓存芯片4和存储器芯片堆栈体2分别设置在基板1的相对两侧，但是由于缓存芯片4裸露在基板1的外部，在与外部元件进行安装时容易对缓存芯片4造成损伤；因此，在一个优选的实施例中，缓存芯片4的厚度小于端子5的焊球直径，以保证芯片堆栈立体封装结构与外部元件连接时，焊球能够起到支撑保护作用，使缓存芯片4位于外部的焊球阵列的内部，避免缓存芯片4安装或工作中受外界影响，影响性能。
如图3、图4所示，在一些实施例中，第一底胶6还形成于各存储芯片21之间，以密封第一凸块23。
如图4所示，在一些实施例中，在第一重布线层3的一侧表面上形成多个第一连接垫31，在基板1的第一表面11上形成多个与第一连接垫31对应的第二连接垫14，各第一连接垫31与各第二连接垫14通过形成在第一连接垫31上的第二凸块电性32连接。其中，各第一连接垫31均布阵列在第一重布线层3的一侧表面上，第二连接垫14均布阵列在基板1的第一表面11上，以保证第一重布线层3与基板1的连接稳定性。
如图5所示，在一些实施例中，在缓存芯片4的一侧表面上形成多个第三连接垫41，在基板1的第二表面12上形成多个与第三连接垫41对应的第四连接垫15，各第三连接垫41与各第四连接垫15通过形成在第三连接垫41上的第三凸块42电性连接。其中，各第三连接垫41均布阵列在缓存芯片4的一侧表面上，第四连接垫15均布阵列在基板1的第二表面12上，以保证缓存芯片4与基板1的连接稳定性。
在一些实施例中，在各第一连接垫31、各第二连接垫14和各第二凸块32接合后，形成于第一重布线层3的一侧表面与基板1的第一表面11之间的间隙中填充满第一底胶6，以密封第二凸块32；第一底胶6更延伸扩散到存储器芯片堆栈体2靠近基板1一端的外缘，以连接存储芯片21之间的部位。即第一底胶6在存储器芯片堆栈体2靠近基板1一端的外缘覆盖第一重布线层3以及第一重布线层3外缘周向的部分基板1，进而完成了存储器芯片堆栈体2与基板1的扇出晶圆级封装(FOWLP，Fan-Out Wafer-Level Package)。
需要说明的是，当第一连接垫31、第二连接垫14和第二凸块32接合后会形成一体的柱状导电结构，由于第一连接垫31和第二连接垫14是均布阵列的，因此形成的各柱状导电结构间会存在间隙，因此需要在间隙中填充满底胶6使第一重布线层3与基板1能够连接更稳固，同时底胶6包裹各柱状导电结构可以起到保护作用。
在一个优选的实施例中，涂覆在存储器芯片堆栈体2一端的外缘处的底胶6形成倒角结构，进一步加强存储器芯片堆栈体2与基板1的连接稳固性。
在一些实施例中，还包括一第二底胶8，形成于缓存芯片4的一侧表面与基板1的第二表面12之间。
具体的，在各第三连接垫41、各第四连接垫15和各第三凸块42接合后，形成于缓存芯片4的一侧表面与基板1的第二表面12之间的间隙中填充满第二底胶8；在缓存芯片4靠近基板1一端的外缘涂覆有覆盖缓存芯片4外缘周向的部分基板1的第二底胶6。
需要说明的是，当第三连接垫41、第四连接垫15和第三凸块42接合后会形成一体的柱状导电结构，由于第三连接垫41和第四连接垫15是均布阵列的，因此形成的各柱状导电结构间会存在间隙，因此需要在间隙中填充满第二底胶8使缓存芯片4与基板1能够连接更稳固，同时第二底胶8包裹各柱状导电结构可以起到保护作用。
在一个优选的实施例中，涂覆在缓存芯片4一端的外缘处的第二底胶8形成倒角结构，进一步加强缓存芯片4与基板1的连接稳固性。
如图1所示，在一些实施例中，还包括塑封体7，形成于基板1的第一表面11上，并包覆存储器芯片堆栈体2。
在上述实施例中，第一底胶6和第二底胶8的材料包含氧化硅填料。
在上述实施例中，塑封体7的材料包含氧化硅和/或氧化铝填料。
在上述实施例中，基板1选自于印制线路板(PCB板)、硅中介板(Si interposer)与重布线膜(RDL)所构成群组的其中之一。
在一个优选的实施方式中，基板为第二表面12具有单面重布线层和硅穿孔(Through Silicon Via)结构的硅中介板。其中，扇出线路17设置于重布线层中，导通线路16由硅穿孔结构和单面重布线层中的部分电路组成。
在上述实施例中，缓存芯片4与存储器芯片堆栈体2在基板1的两侧对称设置，即轴线重合，以保证最大限度减小信号传输的距离。
如图1、图6所示，本实施例还提供了一种芯片堆栈立体封装结构的制造方法，包括：
提供具有相对设置的第一表面11和第二表面12的基板1；
提供由多个存储芯片21堆栈组成的存储器芯片堆栈体2；在存储器芯片堆栈体2的安装表面形成第一重布线层3，在每一存储芯片21上形成多个用于电性沟通的导电穿孔22，第一重布线层3电性连接各存储芯片21的各导电穿孔22至基板1；
第一次覆晶接合，将存储器芯片堆栈体2通过覆晶接合方式设置在基板1的第一表面11上；
第一次点胶，在存储器芯片堆栈体2与基板1的第一表面11之间形成第一底胶6；
模封制程，形成塑封体7在基板1的第一表面11上，以密封存储器芯片堆栈体2；
第二次覆晶接合，提供缓存芯片4并将其通过覆晶接合方式设置在基板1的第二表面12上；
第二点胶，在缓存芯片2的一侧表面与基板1的第二表面12之间形成第二底胶8；
在基板1的第二表面12上设置端子5；
其中，在基板1中形成电性贯穿基板的导通线路16，在第二表面12上形成扇出线路17，使导通线路16电性连接缓存芯片4至第一重布线层3，扇出线路17电性连接缓存芯片4至端子5。
在一些实施例中，缓存芯片4设置在基板1的第二表面12的中央区域，端子5包含设置在缓存芯片4外围的多个焊球。
在一些实施例中，在缓存芯片4与基板1的第二表面12接合前，对缓存芯片4进行薄化工艺处理，使缓存芯片4的厚度小于焊球直径。
在一些实施例中，在存储器芯片堆栈体2、第一重布线层3和基板1接合完成后，在第一重布线层3与基板1的间隙中灌注第一底胶6，并使第一底胶6延伸扩散到存储器芯片堆栈体2靠近基板1一端的外缘，当三者稳固连接后，在基板1的第一表面11上形成塑封体7，以密封存储器芯片堆栈体2进行封装。
在一些实施例中，在缓存芯片4与基板1之间的间隙中灌注第二底胶8，并使第二底胶8延伸扩散到缓存芯片4靠近基板1一端的外缘，提高两者连接稳固性。
在一些实施例中，存储器芯片堆栈体2直接由多个单独的存储芯片21堆栈组成，或将多个未切割的由若干存储芯片21组成的晶圆堆栈后再切割为独立的存储器芯片堆栈体。需要说明的是，采用多个单独的存储芯片21堆栈时，在每一存储芯片21上形成导电穿孔22和第一凸块23后进行接合；或将晶圆上的每个存储芯片21上形成导电穿孔22和第一凸块23后，通过第一凸块23将各晶圆堆栈接合，然后再将堆栈后的晶圆堆栈体切割为单个的存储器芯片堆栈体2。
在本制造方法中，需要特别说明的是，当位于基板1的第一表面11一侧的各构件封装完毕后，可不立即在基板1的第二表面12上封装缓存芯片4，当客户根据工作需要选择不同芯片时，可根据性能及型号需求再将需要的特定缓存芯片4安装到基板1的第二表面12上，从而提高本实用新型装置的封装及生产的灵活性，满足不同的使用需求。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种芯片堆栈立体封装结构，其特征在于，包括：
基板，具有相对设置的第一表面和第二表面；
存储器芯片堆栈体，覆晶接合方式设置在所述基板的所述第一表面上，主要由多个存储芯片堆栈组成，每一所述存储芯片上均包括有多个用于电性沟通的导电穿孔，所述存储器芯片堆栈体具有一安装表面；
所述存储器芯片堆栈体还包括第一重布线层，形成于所述存储器芯片堆栈体的所述安装表面上，电性连接各所述存储芯片的各所述导电穿孔至所述基板；
第一底胶，形成于所述存储器芯片堆栈体与所述基板的所述第一表面之间；
缓存芯片，覆晶接合方式设置在所述基板的所述第二表面上；及
端子，设置于所述基板的所述第二表面上；
其中，所述缓存芯片位于所述基板的所述第二表面的中央区域，并且所述基板包括电性贯穿所述基板的导通线路和在所述第二表面上的扇出线路，所述导通线路电性连接所述缓存芯片至所述第一重布线层，所述扇出线路电性连接所述缓存芯片至所述端子。
2.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，还包括塑封体，形成于所述基板的所述第一表面上，以密封所述存储器芯片堆栈体，并且具有单面模封型态，使不干涉所述缓存芯片的设置。
3.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，各所述存储芯片通过设置在各所述导电穿孔端部的第一凸块相互电性连接。
4.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述端子包含设置在所述缓存芯片外围的多个焊球。
5.如权利要求4所述的芯片堆栈立体封装结构，其特征在于，所述基板在所述第二表面上形成金属垫，使所述端子与所述基板的接合更稳固。
6.如权利要求3所述的芯片堆栈立体封装结构，其特征在于，所述第一底胶还形成于各所述存储芯片之间，以密封所述第一凸块。
7.如权利要求4所述的芯片堆栈立体封装结构，其特征在于，所述缓存芯片的厚度小于所述端子的所述焊球直径。
8.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，还包括一第二底胶，形成于所述缓存芯片的一侧表面与所述基板的所述第二表面之间。
9.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所以基板为所述第二表面具有单面重布线层和硅穿孔结构的硅中介板。
CN201721089212.7U 2017-08-29 2017-08-29 一种芯片堆栈立体封装结构 Active CN207199611U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721089212.7U CN207199611U (zh) 2017-08-29 2017-08-29 一种芯片堆栈立体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721089212.7U CN207199611U (zh) 2017-08-29 2017-08-29 一种芯片堆栈立体封装结构

Publications (1)

Publication Number Publication Date
CN207199611U true CN207199611U (zh) 2018-04-06

Family

ID=61795786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721089212.7U Active CN207199611U (zh) 2017-08-29 2017-08-29 一种芯片堆栈立体封装结构

Country Status (1)

Country Link
CN (1) CN207199611U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564881A (zh) * 2017-08-29 2018-01-09 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564881A (zh) * 2017-08-29 2018-01-09 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法
CN107564881B (zh) * 2017-08-29 2018-09-21 睿力集成电路有限公司 一种芯片堆栈立体封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN102522393B (zh) 封装器件及封装多个集成电路的组件
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN108091615A (zh) 半导体封装件
CN100459122C (zh) 多芯片封装体及其制造方法
US20110045636A1 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
US7649248B2 (en) Stack package implementing conductive support
CN204834611U (zh) 引线框架及其单元、半导体封装结构及其单元
CN1937194A (zh) 制作叠层小片封装的方法
KR20070082848A (ko) 베이스 패키지에 기반하여 다이를 가지는 집적 회로 패키지시스템
US20060220208A1 (en) Stacked-type semiconductor device and method of manufacturing the same
CN104425464A (zh) 半导体装置
CN108010889A (zh) 芯片封装结构及封装方法
CN105938824B (zh) 半导体封装组合结构
CN107564825B (zh) 一种芯片双面封装结构及其制造方法
CN108447841A (zh) 电路组件及其制造方法
CN207199611U (zh) 一种芯片堆栈立体封装结构
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN102157477B (zh) 半导体装置的制造方法
CN107564881B (zh) 一种芯片堆栈立体封装结构及其制造方法
JP2012064991A (ja) フリップチップボンデッドパッケージ
CN208433405U (zh) 电路组件
CN106409702A (zh) 一种多芯片堆叠封装结构及其制作方法
KR20080020393A (ko) 멀티 칩 패키지
CN100481407C (zh) 晶片上引脚球格阵列封装构造

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181012

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: Ever power integrated circuit Co Ltd