JP2001320148A - 集積回路実装基板 - Google Patents
集積回路実装基板Info
- Publication number
- JP2001320148A JP2001320148A JP2000137539A JP2000137539A JP2001320148A JP 2001320148 A JP2001320148 A JP 2001320148A JP 2000137539 A JP2000137539 A JP 2000137539A JP 2000137539 A JP2000137539 A JP 2000137539A JP 2001320148 A JP2001320148 A JP 2001320148A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pad
- board
- solder
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半田接続部の信頼性のある集積回路実装基板を
提供すること。 【解決手段】基板に集積回路を実装した集積回路実装基
板において、前記集積回路と前記基板との間に、前記集
積回路と半田接続するための第１パッドと、前記基板と
半田接続するための第２パッドと、前記第１パッドと前
記第２パッドとを電気的に接続するとともに、前記集積
回路と前記基板との間の応力を緩衝する弾性部材からな
る緩衝部と、を有する応力緩衝部材を介在させたことを
特徴とする。
提供すること。 【解決手段】基板に集積回路を実装した集積回路実装基
板において、前記集積回路と前記基板との間に、前記集
積回路と半田接続するための第１パッドと、前記基板と
半田接続するための第２パッドと、前記第１パッドと前
記第２パッドとを電気的に接続するとともに、前記集積
回路と前記基板との間の応力を緩衝する弾性部材からな
る緩衝部と、を有する応力緩衝部材を介在させたことを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路を基板に
実装した集積回路実装基板に関し、特に、半田接合部で
の応力を緩和できる集積回路実装基板に関する。
実装した集積回路実装基板に関し、特に、半田接合部で
の応力を緩和できる集積回路実装基板に関する。
【０００２】
【従来の技術】従来、ＬＳＩ、ＩＣなどの集積回路を実
装した基板において半田接合部での応力緩和方法として
は、半田付け後、アンダーフィル樹脂をＬＳＩチップと
基板との間の半田間に注入し、半田バンプとアンダーフ
ィル樹脂の面で応力を受ける構造を取ってきた。
装した基板において半田接合部での応力緩和方法として
は、半田付け後、アンダーフィル樹脂をＬＳＩチップと
基板との間の半田間に注入し、半田バンプとアンダーフ
ィル樹脂の面で応力を受ける構造を取ってきた。
【０００３】
【発明が解決しようとする課題】しかしながら、この構
造においてはアンダーフィル樹脂の注入方法が難しく、
アンダーフィル樹脂に起因する半田接続部の信頼性悪化
という問題があった。つまり、半田バンプ接続してから
アンダーフィル樹脂で固めた従来の構造においては、Ｌ
ＳＩ搭載時（製造時）の熱ストレスやＬＳＩ動作時の発
熱などにより、ＬＳＩと基板はそれぞれ熱膨張・収縮を
繰り返すことになるため、ＬＳＩと実装基板を接続する
半田バンプに応力が掛かり、次第に半田バンプが破壊さ
れていく事になる。
造においてはアンダーフィル樹脂の注入方法が難しく、
アンダーフィル樹脂に起因する半田接続部の信頼性悪化
という問題があった。つまり、半田バンプ接続してから
アンダーフィル樹脂で固めた従来の構造においては、Ｌ
ＳＩ搭載時（製造時）の熱ストレスやＬＳＩ動作時の発
熱などにより、ＬＳＩと基板はそれぞれ熱膨張・収縮を
繰り返すことになるため、ＬＳＩと実装基板を接続する
半田バンプに応力が掛かり、次第に半田バンプが破壊さ
れていく事になる。
【０００４】また、ＬＳＩの故障などによる交換の必要
性が生じた時、アンダーフィル樹脂の除去が困難で、簡
単にＬＳＩの取り外しができないという問題があった。
性が生じた時、アンダーフィル樹脂の除去が困難で、簡
単にＬＳＩの取り外しができないという問題があった。
【０００５】これらの問題点を解決するためには、アン
ダーフィル樹脂無しの構造が有効と考えられる。
ダーフィル樹脂無しの構造が有効と考えられる。
【０００６】本発明の第１の目的は、半田接続部の信頼
性のある集積回路実装基板を提供することである。
性のある集積回路実装基板を提供することである。
【０００７】本発明の第２の目的は、集積回路の交換が
容易な集積回路実装基板を提供することである。
容易な集積回路実装基板を提供することである。
【０００８】本発明の第３の目的は、アンダーフィル樹
脂のない集積回路実装基板を提供することである。
脂のない集積回路実装基板を提供することである。
【０００９】
【課題を解決するための手段】本発明の第１の視点にお
いては、基板に集積回路を実装した集積回路実装基板に
おいて、前記集積回路と前記基板との間に、前記集積回
路と半田接続するための第１パッドと、前記基板と半田
接続するための第２パッドと、前記第１パッドと前記第
２パッドとを電気的に接続するとともに、前記集積回路
と前記基板との間の応力を緩衝する弾性部材からなる緩
衝部と、を有する応力緩衝部材を介在させたことを特徴
とする。
いては、基板に集積回路を実装した集積回路実装基板に
おいて、前記集積回路と前記基板との間に、前記集積回
路と半田接続するための第１パッドと、前記基板と半田
接続するための第２パッドと、前記第１パッドと前記第
２パッドとを電気的に接続するとともに、前記集積回路
と前記基板との間の応力を緩衝する弾性部材からなる緩
衝部と、を有する応力緩衝部材を介在させたことを特徴
とする。
【００１０】また、前記集積回路実装基板において、前
記緩衝部は、Ｕ字型の弾性部材からなるとともに、その
両端の一方で前記第１パッドと接合し、その他方で前記
第２パッドと接合することが好ましい。
記緩衝部は、Ｕ字型の弾性部材からなるとともに、その
両端の一方で前記第１パッドと接合し、その他方で前記
第２パッドと接合することが好ましい。
【００１１】また、前記集積回路実装基板において、前
記集積回路と前記第１パッドとは、半田バンプによって
接続することが好ましい。
記集積回路と前記第１パッドとは、半田バンプによって
接続することが好ましい。
【００１２】本発明の第２の視点においては、前記集積
回路実装基板を製造する際に用いられる治具であって、
分解可能な枠部と、前記枠部の枠内に前記応力緩衝部材
を収納し保持するための複数の空所を有する梁部と、を
有することを特徴とする。
回路実装基板を製造する際に用いられる治具であって、
分解可能な枠部と、前記枠部の枠内に前記応力緩衝部材
を収納し保持するための複数の空所を有する梁部と、を
有することを特徴とする。
【００１３】ベアチップ実装構造において、ＬＳＩのリ
ペアを実現するための一方法として、アンダーフィルレ
ス化が考えられるが、その実現のためにはＬＳＩと実装
基板の接続部にかかる応力を緩和する必要がある。本発
明ではパッド構造の改良により、集積回路と基板の熱膨
張差による歪みを吸収することで応力を発生させず、ア
ンダーフィルレス構造のベアチップ実装を実現すること
ができる。
ペアを実現するための一方法として、アンダーフィルレ
ス化が考えられるが、その実現のためにはＬＳＩと実装
基板の接続部にかかる応力を緩和する必要がある。本発
明ではパッド構造の改良により、集積回路と基板の熱膨
張差による歪みを吸収することで応力を発生させず、ア
ンダーフィルレス構造のベアチップ実装を実現すること
ができる。
【００１４】
【発明の実施の形態】基板に集積回路を実装した集積回
路実装基板において、前記集積回路と前記基板との間
に、前記集積回路と半田接続するための第１パッドと、
前記基板と半田接続するための第２パッドと、前記第１
パッドと前記第２パッドとを電気的に接続するととも
に、前記集積回路と前記基板との間の応力を緩衝する弾
性部材からなる緩衝部と、を有する応力緩衝部材を介在
させることにより、熱膨張・収縮の差をの応力緩衝部材
が柔軟に動くことで歪みが減少し、集積回路と基板の接
続部に発生する応力が小さくなる。
路実装基板において、前記集積回路と前記基板との間
に、前記集積回路と半田接続するための第１パッドと、
前記基板と半田接続するための第２パッドと、前記第１
パッドと前記第２パッドとを電気的に接続するととも
に、前記集積回路と前記基板との間の応力を緩衝する弾
性部材からなる緩衝部と、を有する応力緩衝部材を介在
させることにより、熱膨張・収縮の差をの応力緩衝部材
が柔軟に動くことで歪みが減少し、集積回路と基板の接
続部に発生する応力が小さくなる。
【００１５】
【実施例】本発明の実施例を図面を用いて説明する。図
１は、本発明の一実施例に係る集積回路実装基板の断面
図であり、（Ａ）は全体図、（Ｂ）は拡大図である。図
２は、本発明の一実施例に係る集積回路実装基板の応力
緩衝板であり、（Ａ）は上面図、（Ｂ）は側面図、
（Ｃ）は背面図である。
１は、本発明の一実施例に係る集積回路実装基板の断面
図であり、（Ａ）は全体図、（Ｂ）は拡大図である。図
２は、本発明の一実施例に係る集積回路実装基板の応力
緩衝板であり、（Ａ）は上面図、（Ｂ）は側面図、
（Ｃ）は背面図である。
【００１６】この集積回路実装基板１は、ＬＳＩ２と、
応力緩衝板３と、基板４と、を有する。応力緩衝板３
は、図２に示すように、ＬＳＩを搭載部分となるＬＳＩ
搭載パット３１と、基板と接続するための基板接続パッ
ト３２と、Ｕ字に曲げた弾性部材の両端で両パット３
１、３２と接続するバネ部３３と、からなり、ＬＳＩ２
と基板４を電気的に接続する。両パット３１、３２は、
それぞれＬＳＩ２及び基板４と半田４１（ＬＳＩ側は半
田バンプ２１）で接続されている。応力緩衝板３はＬＳ
Ｉ搭載時の熱ストレスやＬＳＩ動作時の発熱によるＬＳ
Ｉと実装基板の熱膨張率差を吸収する機能を持ってお
り、接続部に発生する応力を大幅に低減することができ
るので、アンダーフィル樹脂で接続部を保護する必要が
ない。
応力緩衝板３と、基板４と、を有する。応力緩衝板３
は、図２に示すように、ＬＳＩを搭載部分となるＬＳＩ
搭載パット３１と、基板と接続するための基板接続パッ
ト３２と、Ｕ字に曲げた弾性部材の両端で両パット３
１、３２と接続するバネ部３３と、からなり、ＬＳＩ２
と基板４を電気的に接続する。両パット３１、３２は、
それぞれＬＳＩ２及び基板４と半田４１（ＬＳＩ側は半
田バンプ２１）で接続されている。応力緩衝板３はＬＳ
Ｉ搭載時の熱ストレスやＬＳＩ動作時の発熱によるＬＳ
Ｉと実装基板の熱膨張率差を吸収する機能を持ってお
り、接続部に発生する応力を大幅に低減することができ
るので、アンダーフィル樹脂で接続部を保護する必要が
ない。
【００１７】この集積回路実装基板の製造方法について
図面を用いて説明する。
図面を用いて説明する。
【００１８】この集積回路実装基板の製造方法では、図
３に示すような治具が用いられる。図３は、本発明の一
実施例の係る集積回路実装基板を製造するための治具の
斜視図であり、（Ａ）は全体図、（Ｂ）は拡大図であ
る。この治具５は、枠５１の中に応力緩衝板３を嵌め込
むための複数の空所５２を有する複数の梁部５３が所定
間隔で配されており、分解・組立可能なものである。
３に示すような治具が用いられる。図３は、本発明の一
実施例の係る集積回路実装基板を製造するための治具の
斜視図であり、（Ａ）は全体図、（Ｂ）は拡大図であ
る。この治具５は、枠５１の中に応力緩衝板３を嵌め込
むための複数の空所５２を有する複数の梁部５３が所定
間隔で配されており、分解・組立可能なものである。
【００１９】この治具５を用いて、図４に示すような工
程で集積回路実装基板１が製造される。図４は、本発明
の一実施例の係る集積回路実装基板の製造工程を示すた
めの断面図である。
程で集積回路実装基板１が製造される。図４は、本発明
の一実施例の係る集積回路実装基板の製造工程を示すた
めの断面図である。
【００２０】まず、治具５に応力緩衝板３をセットし、
クリーム半田印刷用のマスク６、スキージ７、クリーム
半田８による印刷により、基板接続パッドに予備半田を
形成する（図４（Ａ）参照）。次に、治具５にセットさ
れた応力緩衝板３の予備半田を形成した面に対応電極に
合わせて基板４をセットして加熱し、基板４と応力緩衝
板３を半田接続する（同図（Ｂ）参照）。次に、治具５
に基板４をセットしたままの状態で、クリーム半田印刷
用のマスク６を用いて応力緩衝板のＬＳＩ搭載パッドに
スキージ７を用いてクリーム半田８を印刷する（同図
（Ｃ）参照）。一方、ＬＳＩ２にもクリーム半田を印刷
して半田ボールを搭載ておき、熱を掛けて半田ボールと
ＬＳＩを接続する（図示せず）。次に、治具５にセット
された応力緩衝板３のＬＳＩ搭載パッド側の面に対応接
点を合わせてＬＳＩ２を搭載し、加圧しながら熱を加え
て接続する（同図（Ｄ）参照）。最後に、ＬＳＩ２と基
板４の接続を完了させてから、ＬＳＩ側に少し引き上げ
て、治具５を分解して、治具５のみを取り外す（同図
（Ｅ）参照）。
クリーム半田印刷用のマスク６、スキージ７、クリーム
半田８による印刷により、基板接続パッドに予備半田を
形成する（図４（Ａ）参照）。次に、治具５にセットさ
れた応力緩衝板３の予備半田を形成した面に対応電極に
合わせて基板４をセットして加熱し、基板４と応力緩衝
板３を半田接続する（同図（Ｂ）参照）。次に、治具５
に基板４をセットしたままの状態で、クリーム半田印刷
用のマスク６を用いて応力緩衝板のＬＳＩ搭載パッドに
スキージ７を用いてクリーム半田８を印刷する（同図
（Ｃ）参照）。一方、ＬＳＩ２にもクリーム半田を印刷
して半田ボールを搭載ておき、熱を掛けて半田ボールと
ＬＳＩを接続する（図示せず）。次に、治具５にセット
された応力緩衝板３のＬＳＩ搭載パッド側の面に対応接
点を合わせてＬＳＩ２を搭載し、加圧しながら熱を加え
て接続する（同図（Ｄ）参照）。最後に、ＬＳＩ２と基
板４の接続を完了させてから、ＬＳＩ側に少し引き上げ
て、治具５を分解して、治具５のみを取り外す（同図
（Ｅ）参照）。
【００２１】
【発明の効果】本発明によれば、以下ののような効果を
奏する。
奏する。
【００２２】第１に、アンダーフィル樹脂で接続部を固
めて保護しなくても、ＬＳＩと基板の接続部に掛かる応
力を小さくすることができるので、アンダーフィル樹脂
で接続部を固めて保護しなくても、接続部の高信頼性
（長寿命）が確保できる。
めて保護しなくても、ＬＳＩと基板の接続部に掛かる応
力を小さくすることができるので、アンダーフィル樹脂
で接続部を固めて保護しなくても、接続部の高信頼性
（長寿命）が確保できる。
【００２３】第２に、不具合などが発生した場合、接続
部がアンダーフィル樹脂で固められていないので、簡単
にＬＳＩの取り外し、交換が可能となる。
部がアンダーフィル樹脂で固められていないので、簡単
にＬＳＩの取り外し、交換が可能となる。
【００２４】第３に、アンダーフィル樹脂が存在しない
ため、充填工程を省略できると共に、アンダーフィル樹
脂起因による信頼性低下のおそれがない。
ため、充填工程を省略できると共に、アンダーフィル樹
脂起因による信頼性低下のおそれがない。
【００２５】第４に、ＬＳＩ搭載時に応力緩衝板のバネ
の効果により、基板のコプラナリティが吸収されるた
め、ＬＳＩと基板間の接続不良を低減できる。
の効果により、基板のコプラナリティが吸収されるた
め、ＬＳＩと基板間の接続不良を低減できる。
【図１】本発明の一実施例に係る集積回路実装基板の断
面図であり、（Ａ）は全体図、（Ｂ）は拡大図である。
面図であり、（Ａ）は全体図、（Ｂ）は拡大図である。
【図２】本発明の一実施例に係る集積回路実装基板の応
力緩衝板であり、（Ａ）は上面図、（Ｂ）は側面図、
（Ｃ）は背面図である。
力緩衝板であり、（Ａ）は上面図、（Ｂ）は側面図、
（Ｃ）は背面図である。
【図３】本発明の一実施例の係る集積回路実装基板を製
造するための治具の斜視図であり、（Ａ）は全体図、
（Ｂ）は拡大図である。
造するための治具の斜視図であり、（Ａ）は全体図、
（Ｂ）は拡大図である。
【図４】本発明の一実施例の係る集積回路実装基板の製
造工程を示すための断面図である。
造工程を示すための断面図である。
１ 集積回路実装基板 ２ ＬＳＩ（集積回路） ３ 応力緩衝板 ４ 基板 ５ 治具 ６ マスク ７ スキージ ８ クリーム半田 ２１ 半田バンプ ３１ ＬＳＩ搭載パッド ３２ 基板接続パッド ３３ バネ部（緩衝部） ４１ 半田 ４２ ソルダーレジスト ５１ 枠部 ５２ 空所 ５３ 梁部
Claims (4)
- 【請求項１】基板に集積回路を実装した集積回路実装基
板において、 前記集積回路と前記基板との間に、 前記集積回路と半田接続するための第１パッドと、 前記基板と半田接続するための第２パッドと、 前記第１パッドと前記第２パッドとを電気的に接続する
とともに、前記集積回路と前記基板との間の応力を緩衝
する弾性部材からなる緩衝部と、を有する応力緩衝部材
を介在させたことを特徴とする集積回路実装基板。 - 【請求項２】前記緩衝部は、Ｕ字型の弾性部材からなる
とともに、その両端の一方で前記第１パッドと接合し、
その他方で前記第２パッドと接合することを特徴とする
請求項１記載の集積回路実装基板。 - 【請求項３】前記集積回路と前記第１パッドとは、半田
バンプによって接続することを特徴とする請求項１又は
２記載の集積回路実装基板。 - 【請求項４】前記集積回路実装基板を製造する際に用い
られる治具であって、 分解可能な枠部と、 前記枠部の枠内に前記応力緩衝部材を収納し保持するた
めの複数の空所を有する梁部と、を有することを特徴と
する治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137539A JP2001320148A (ja) | 2000-05-10 | 2000-05-10 | 集積回路実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137539A JP2001320148A (ja) | 2000-05-10 | 2000-05-10 | 集積回路実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320148A true JP2001320148A (ja) | 2001-11-16 |
Family
ID=18645297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137539A Pending JP2001320148A (ja) | 2000-05-10 | 2000-05-10 | 集積回路実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301243B2 (en) | 2004-08-30 | 2007-11-27 | Sharp Kabushiki Kaisha | High-reliable semiconductor device using hermetic sealing of electrodes |
| KR100927440B1 (ko) * | 2008-04-02 | 2009-11-19 | 수퍼나노텍(주) | 표면 실장 부품용 접속 장치 |
-
2000
- 2000-05-10 JP JP2000137539A patent/JP2001320148A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301243B2 (en) | 2004-08-30 | 2007-11-27 | Sharp Kabushiki Kaisha | High-reliable semiconductor device using hermetic sealing of electrodes |
| KR100927440B1 (ko) * | 2008-04-02 | 2009-11-19 | 수퍼나노텍(주) | 표면 실장 부품용 접속 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| KR100264638B1 (ko) | 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이 | |
| US7554191B2 (en) | Semiconductor device having a heatsink plate with bored portions | |
| JP2003051568A (ja) | 半導体装置 | |
| JP4899406B2 (ja) | フリップチップ型半導体装置 | |
| JPH11163186A (ja) | 半導体装置 | |
| JP3180800B2 (ja) | 半導体装置及びその製造方法 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP4876523B2 (ja) | 半導体チップの実装構造 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JP2001320148A (ja) | 集積回路実装基板 | |
| JP2001298272A (ja) | プリント基板 | |
| JP3235454B2 (ja) | 電子部品の接合方法 | |
| JP2000012615A (ja) | プリント基板 | |
| JP2751427B2 (ja) | 半導体装置の製造方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP2007134370A (ja) | 電子部品パッケージ | |
| JP3572254B2 (ja) | 回路基板 | |
| JP2001320145A (ja) | 電子部品の実装構造および実装方法 | |
| JP2004023045A (ja) | 両面実装方法およびチップ実装基板 | |
| JP4128722B2 (ja) | 回路基板および電子機器 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041221 |