JP4876523B2 - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造 Download PDFInfo
- Publication number
- JP4876523B2 JP4876523B2 JP2005299518A JP2005299518A JP4876523B2 JP 4876523 B2 JP4876523 B2 JP 4876523B2 JP 2005299518 A JP2005299518 A JP 2005299518A JP 2005299518 A JP2005299518 A JP 2005299518A JP 4876523 B2 JP4876523 B2 JP 4876523B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- reinforcing material
- mounting structure
- circuit board
- reinforcing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
また、半導体チップの側面と回路基板の実装面とで構成される角部のみに接着剤を充填して補強部を形成する方法が提案されている(第2従来技術;例えば、特許文献2参照)。
さらに、半導体チップと回路基板との間にアンダーフィル樹脂を充填すると共に、半導体チップを囲む枠状の補強材を回路基板に接着し、半導体チップと補強材上に蓋体を接着し、半導体チップと補強材と蓋体との隙間に樹脂接着剤を充填する方法も提案されている(第3従来技術;例えば、特許文献3参照)。
一般に、半導体チップ16と回路基板12の間には線膨張係数差が存在する。例えば、半導体チップ16がシリコン製の場合、線膨張係数は3ppm/℃であり、回路基板12がエポキシ樹脂などの有機材料を絶縁層とするビルドアップ基板の場合、線膨張係数は10〜30ppm/℃程度である。接続バンプ14が鉛錫共晶はんだや、鉛フリーはんだの場合、線膨張係数は、20〜30ppm/℃である。
これらのはんだバンプを使って、フリップチップ接続を行なう場合、はんだボールのついた半導体チップ16と回路基板12を接触させた状態で、はんだの融点(180℃〜300℃)まで全体を加熱し、半導体チップ16と回路基板12の接合を完了させた後冷却する。
このとき、半導体チップ16と回路基板12の線膨張係数差によって、冷却時の収縮率が異なるために、接続バンプ14が図21のように水平方向に変形する。温度サイクル試験によって、この水平方向の変形が繰り返し生じるために、バンプの接続不良が発生する。
また、第1従来技術(アンダーフィル樹脂充填法)では、バンプ間に隙間なくアンダーフィル樹脂が流れ込むことや、アンダーフィル樹脂内に気泡を生じないことが要求されるが、実装配線密度の増加によってフリップチップ接続バンプの狭ピッチ化が進むと、これらの要求を満たすことが困難になるという問題がある。
さらに、第1従来技術では、半導体チップが高周波デバイスの場合、デバイスの電気特性がアンダーフィル樹脂材によって大幅に変化してしまうという問題がある。
第3従来技術では、アンダーフィル樹脂で充填すると共に、回路基板の外周に補強材を設置し、半導体チップ及び補強材上に蓋体を接着し、それらによる隙間に樹脂接着剤を充填しているので、単にアンダーフィル樹脂のみによる対策の場合よりも接続不良を低減させることはできるが、上述したアンダーフィル樹脂を用いたことによる不都合は解消されておらず、加えてリペアラブル性は一層悪化している。
本発明は、このような問題点を解決するべくなされたものであって、その目的は、半導体チップを回路基板にはんだバンプを用いてフリップチップ接続する実装構造において、リペアラブル性を低下させることなく接続バンプの耐TC寿命を向上させることである。
また、上記の目的を達成するため、本発明によれば、半導体チップを回路基板に接続バンプでフリップチップ接続した半導体チップの実装構造において、補強材を半導体チップ周辺において回路基板に固着し、補強材と半導体チップとの隙間に補助補強材が充填されていることを特徴とする半導体チップの実装構造、が提供される。
回路基板に固着された補強材は、回路基板が熱収縮するのに伴って半導体チップ側に移動するが、回路基板より熱収縮量の小さい半導体チップ側面が補強材の移動を妨害する。それによって、回路基板の収縮量が低減し、接続バンプの水平方向の変形が抑制されて、バンプ耐TC寿命が向上する。
[最適条件]
この作用を最大限に得るためには、補強材と半導体チップの間隔や、補強材と樹脂接着剤の物性値を最適化する必要があり、具体的には、以下の5つの条件が必要である。
第1の条件は、半導体チップ側面と補強材の間隔が出来るだけ0に近いことである。半導体チップと補強材の寸法精度や配置精度の問題で、半導体チップと補強材を完全に接触させることは困難である。樹脂接着剤は、補強材と半導体チップ側面の間の隙間を埋める役割を持つが、樹脂接着剤のヤング率が最大でも10GPa程度であるため、半導体チップ側面が補強材の移動を妨害する効果を十分もつためには、補強材と半導体チップ側面の間隔は最大でも50μm程度にすることが必要である。
第2の条件は、補強材が十分硬いことである。半導体チップがシリコンチップの場合、シリコンのヤング率が100GPa以上あるため、補強材のヤング率が1桁小さい10GPa程度だと、補強材がシリコンチップに接触するとき、補強材が潰れてしまって、接続バンプの水平方向の変形を抑制する効果が現われなくなってしまう。シリコンチップは、半導体チップの中でも最大のヤング率をもつ材料なので、補強材の室温でのヤング率が50GPa以上あれば、接続バンプの水平方向の変形を抑制する効果をもつ。
第3の条件は、補強材の線膨張係数が接続バンプと同等か、もしくは、それより小さいことである。図22に示すように、補強材の線膨張係数が接続バンプの線膨張係数より大きいと、接続バンプの垂直方向の変形が促進されて、バンプ耐TC寿命が低下してしまう。従って、補強材の線膨張係数が接続バンプのそれと同等か、もしくは、それより小さければ、接続バンプの垂直方向の変形が促進されるのを防止する効果をもつ。
第5の条件は、補強材が回路基板に強固に固着されていることである。換言すれば、補強材の回路基板からの移動量が少ないことである。補強材が回路基板に植設される場合には、両者は一体化されるので第5の条件は満たされる。補強材を回路基板に樹脂接着剤を用いて固着する場合には、両者間の距離は50μm以下と狭くする必要があり、また、樹脂接着剤のヤング率は、室温で5GPa以上あることが必要である。
第1の効果は、半導体チップを回路基板に接続バンプでフリップチップ接続した実装構造において、補強材を半導体チップ側面と回路基板に固着することにより、接続バンプの水平方向の変形を抑制し、バンプ耐TC寿命を向上させることができる。
第2の効果は、本発明の実装構造ではアンダーフィル樹脂封止を行なう必要がないため、リペアラブル性を向上させることができると共に、バンプの狭ピッチ化に有利であり、さらに封止樹脂による半導体チップの電気特性劣化の抑制が可能となる。
[第1の実施の形態]
図1、図2は、本発明の第1の実施の形態の実装構造を示す縦断面図と上面図である。図1に示すように、半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続した実装構造において、補強材18を半導体チップ16の周りの回路基板12に固着し、補強材18と半導体チップ16の側面を樹脂接着剤20で接着する。補強材18は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。樹脂接着剤20は、室温で5GPa以上のヤング率をもつ。さらに、樹脂接着剤20で接合された補強材18と半導体チップ16の側面の間隔は、50μm以下とする。補強材18の固着手段としては、溶接、ろう付け、はんだ付けなどが可能であるが、最も現実的な手法は樹脂接着剤による接着である。補強材18を回路基板12に樹脂接着剤を用いて接着するとき、補強材18−回路基板12の間隔は50μm以下とし、樹脂接着剤には、室温で5GPa以上のヤング率を持つものを用いる。
図2に示すように、本実施の形態においては、4枚の板状の補強材18が用いられており、それぞれ半導体チップ16の側面の各辺中央領域で回路基板12に固着されている。そして、補強材18は半導体チップ16の側面と樹脂接着剤20により接着されている。
図3は、本発明の第2の実施の形態の実装構造を示す上面図である。同図に示すように、補強材18は板状でかつL字状であり、4個の補強材18が半導体チップ16の各コーナ付近で回路基板12に固着されている。そして、各補強材18と半導体チップ16の側面が樹脂接着剤20で接着されている。補強材18は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。樹脂接着剤20は、室温で5GPa以上のヤング率をもつ。さらに、樹脂接着剤20で接合された補強材18と半導体チップ16の側面の間隔は、50μm以下とする。補強材18が樹脂接着剤で回路基板に固着されるとき、両者の距離は50μm以下とし、室温で5GPa以上のヤング率をもつ樹脂接着剤を用いる。
図4は、本発明の第3の実施の形態の実装構造を示す上面図である。同図に示すように、補強材18は板状でかつ枠状であり、半導体チップ16を囲んで回路基板12に固着されている。そして、補強材18と半導体チップ16の側面と樹脂接着剤20で接着されている。補強材18は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。樹脂接着剤20は、室温で5GPa以上のヤング率をもつ。さらに、樹脂接着剤20で接合された補強材18と半導体チップ16の側面の間隔は、50μm以下とする。
図5は、本発明の第4の実施の形態の実装構造を示す上面図である。同図に示すように、補強材18は板状でかつコ字状であり、2つの補強材18が半導体チップ16を囲むようにして回路基板12に固着されている。そして、補強材18と半導体チップ16の側面と樹脂接着剤20で接着されている。補強材18は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。樹脂接着剤20は、室温で5GPa以上のヤング率をもつ。さらに、樹脂接着剤20で接合された補強材18と半導体チップ16の側面の間隔は、50μm以下とする。
図6は、本発明の第5の実施の形態の実装構造を示す上面図である。同図に示すように、補強材18は板状でかつL字状であり、2個の補強材18が半導体チップ16の対角に位置する二つのコーナ付近で回路基板12に固着されている。そして、各補強材18と半導体チップ16の側面が樹脂接着剤20で接着されている。補強材18は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。樹脂接着剤20は、室温で5GPa以上のヤング率をもつ。さらに、樹脂接着剤20で接合された補強材18と半導体チップ16の側面の間隔は、50μm以下とする。
図7、図8は、本発明の第6の実施の形態の実装構造を示す縦断面図と上面図である。図7、図8に示すように、半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続した実装構造において、補強材18は横断面形状が円形の棒状であり、回路基板12の半導体チップ16の周辺に形成したスルーホールに差し込まれて回路基板12に固着されている。そして、棒状の補強材18と半導体チップ16の側面とは樹脂接着剤20で接着されている。補強材18は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。樹脂接着剤20は、室温で5GPa以上のヤング率をもつ。さらに、樹脂接着剤20で接合された補強材18と半導体チップ16の側面の間隔は、50μm以下とする。
図8に示す本実施の形態では、補強材18の数はチップの1辺あたり2本だが、チップの1辺あたりの補強材18の数をより多くすれば、接続バンプの水平方向の変形を抑制する効果が増大する。
図9は、本発明の第7の実施の形態の実装構造を示す上面図である。本実施の形態の図7、図8に示す第6の実施の形態と相違する点は、本実施の形態においては、棒状の補強材18として横断面形状が正方形のものが用いられている点であって、それ以外は同様であるので、詳細な説明は省略する。
棒状の補強材18としては、横断面形状が円形、正方形のものに限られず、楕円形、長方形のものであってもよい。
図10、図11は、本発明の第8の実施の形態の実装構造を示す上面図と縦断面図である。図10、図11に示すように、半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続した実装構造において、板状でかつ枠状の第一の補強材181を、半導体チップ16を囲むように回路基板12上に固着し、続いて第一の補強材181と半導体チップ16の側面の隙間に、厚さが50μm以下の板状の第二の補強材182を差し込めるだけ差し込む。そして、半導体チップ、第一の補強材および第二の補強材全体に室温で5GPa以上のヤング率をもつ樹脂接着剤20を塗布し、加熱して硬化させる。第一の補強材181と第二の補強材182は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。
図12、図13は、本発明の第9の実施の形態の実装構造を示す上面図と縦断面図である。本実施の形態の実装構造は次のようにして作製される。すなわち、接続バンプ14を取り付けた半導体チップ16の周囲に、板状でかつ枠状の第一の補強材181を置く。次に、第一の補強材181と半導体チップ16の側面の隙間に、直径が50μm以下の球状の第二の補強材182を充填する。そして、半導体チップ、第一の補強材および第二の補強材全体に室温で5GPa以上のヤング率をもつ樹脂接着剤20を塗布し、加熱して硬化させる。この補強材が取り付けられた半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続し、同時に第一の補強材181を回路基板12に固着する。
上記の実装方法に代えて、半導体チップ16がフリップチップ接続された回路基板12に第一の補強材181を固着し、その後に球状の第二の補強材182の充填と樹脂接着剤の塗布を行うようにしてもよい。
図14、図15は、本発明の第10の実施の形態の実装構造を示す上面図と縦断面図である。本実施の形態の実装構造は次のようにして作製される。すなわち、バンプ14を取り付けた半導体チップ16を囲むように、板状でかつ枠状の第一の補強材181を置く。次に、第一の補強材181と半導体チップ16の側面の隙間に、直径が50μm以下の棒状の第二の補強材182を挿入・充填する。そして、半導体チップ、第一の補強材および第二の補強材全体に室温で5GPa以上のヤング率をもつ樹脂接着剤20を塗布し、加熱して硬化させる。この補強材が取り付けられた半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続し、同時に第一の補強材181を回路基板12に固着する。
上記の実装方法に代えて、半導体チップ16がフリップチップ接続された回路基板12に第一の補強材181を固着し、その後に棒状の第二の補強材182の充填と樹脂接着剤の塗布を行うようにしてもよい。
図16、図17は、本発明の第11の実施の形態の実装構造を示す上面図と縦断面図である。本実施の形態の実装構造は、次のようにして作製される。半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続し、回路基板12の半導体チップ16の周囲に形成したスルーホールに、丸棒状の第一の補強材181を差し込んで固着する。次に、丸棒状の第一の補強材181と半導体チップ16の側面の隙間に、厚さが50μm以下の板状の第二の補強材182を差し込めるだけ差し込む。そして、半導体チップ、第一の補強材および第二の補強材全体に室温で5GPa以上のヤング率をもつ樹脂接着剤20を塗布し、加熱して硬化させる。第一の補強材181と第二の補強材182は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。
図16に示す本実施の形態では、棒状の第一の補強材181の数はチップの1辺あたり2本だが、チップの1辺あたりの棒状の第一の補強材181の数をより多くすれば、接続バンプの水平方向の変形を抑制する効果が増大する。
図18は、本発明の第12の実施の形態の実装構造を示す上面図である。本実施の形態の実装構造は、次のようにして作製される。半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続し、回路基板12の半導体チップ16の周囲に形成したスルーホールに、丸棒状の第一の補強材181を差し込んで固着する。次に、棒状の第一の補強材181と半導体チップ16の側面の隙間に、厚さが50μm以下で、板状かつL字状の第二の補強材182を差し込めるだけ差し込む。そして、半導体チップ、第一の補強材および第二の補強材全体に室温で5GPa以上のヤング率をもつ樹脂接着剤20を塗布し、加熱して硬化させる。第一の補強材181と第二の補強材182は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。
図19は、本発明の第13の実施の形態の実装構造を示す上面図である。本実施の形態の実装構造は、次のようにして作製される。半導体チップ16を回路基板12に接続バンプ14でフリップチップ接続し、回路基板12の半導体チップ16の周囲に形成したスルーホールに、角棒状の第一の補強材181を差し込んで固着する。次に、角棒状の第一の補強材181と半導体チップ16の側面の隙間に、厚さが50μm以下で、板状かつL字状の第二の補強材182を差し込めるだけ差し込む。そして、半導体チップ、第一の補強材および第二の補強材全体に室温で5GPa以上のヤング率をもつ樹脂接着剤20を塗布し、加熱して硬化させる。第一の補強材181と第二の補強材182は、室温で50GPa以上のヤング率をもち、接続バンプ14と同等か、もしくは、より小さい線膨張係数をもつ。
以上説明した第1〜第13の実施の形態では、補強材18(第一の補強材181)は、例えば図2に示されるように、同一形状のものを使用していたが、異なる形状の補強材18(第一の補強材181)を組み合わせて使用するようにしてもよい。例えば、コ字状の補強材と直線状の補強材とを組み合わせたり、コ字状の補強材とL字状の補強材とを組み合わせて使用したりしてもよい。
以上説明したように、本発明においては、アンダーフィル樹脂を用いられない。樹脂接着剤20の塗布時あるいはその硬化時に樹脂が流出して半導体チップと回路基板の間に到達することも起こり得るが、その場合であっても、いずれの接続バンプにも樹脂接着剤が接触してはならない。
以下、具体的な実施例を用いて、本発明の実施の形態の実装構造を説明する。各実施例について、応力解析シミュレーションを行い、フリップチップ接続に用いられた接続バンプの耐TC寿命に対応する、バンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値を求めた。一般に、バンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値が増加すると、バンプの耐TC寿命が低下する。
比較のため、第1従来技術(アンダーフィル樹脂充填法)におけるバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値を求めたところ、リペアラブル性のないアンダーフィル樹脂A(ガラス転移温度142℃、ガラス転移温度以下線膨張係数39ppm/℃、ガラス転移温度以上線膨張係数113ppm/℃、室温ヤング率7GPa ;組成:エポキシ樹脂50wt%、シリカフィラー50wt%)では0.149MJ/m3であり、リペアラブル性のあるアンダーフィル樹脂B(ガラス転移温度106℃、ガラス転移温度以下線膨張係数44ppm/℃、ガラス転移温度以上線膨張係数140ppm/℃、室温ヤング率9GPa ;組成:エポキシ樹脂51wt%、シリカフィラー45wt%、アクリル粒子4wt%)では0.236MJ/m3であった。
アンダーフィル樹脂Aによるアンダーフィル樹脂封止では、バンプの耐TC寿命は必要基準を満たしたが、アンダーフィル樹脂Bによるアンダーフィル樹脂封止では、バンプの耐TC寿命は必要基準を満たさなかった。ここで、バンプ耐TC寿命の必要基準に対応する、バンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は、0.215MJ/m3である。
アンダーフィル樹脂Bを硬化させた後、SEM(scanning electron microscope;走査型電子顕微鏡)で観察したところ、アルミニウム板とシリコンチップ側面の間隔は10μm、アルミニウム板とビルドアップ基板の間隔は20μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.210MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
このとき、アルミニウム板とシリコンチップ側面の間隔やアルミニウム板とビルドアップ基板の間隔が出来るだけ狭くなるように、かつ、フリップ接続バンプを損傷しないように、アルミニウム板をシリコンチップ側面とビルドアップ基板に押し付けた。そして、全体を150℃に加熱して室温に冷却し、アンダーフィル樹脂Bを硬化させた。
アンダーフィル樹脂Bを硬化させた後、SEMで観察したところ、アルミニウム板とシリコンチップ側面の間隔は10μm、アルミニウム板とビルドアップ基板の間隔は20μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.176MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
このとき、正方形アルミニウム枠とビルドアップ基板の間隔が出来るだけ狭くなるように、正方形アルミニウム枠をビルドアップ基板に押し付けた。そして、全体を150℃に加熱して室温に冷却し、アンダーフィル樹脂Bを硬化させた。
アンダーフィル樹脂Bを硬化させた後、SEMで観察したところ、正方形アルミニウム枠とシリコンチップ側面の間隔は10μm、正方形アルミニウム枠とビルドアップ基板の間隔は30μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.146MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
アンダーフィル樹脂Bを硬化させた後、SEMで観察したところ、アルミニウム円柱棒とシリコンチップ側面の間隔は10μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.214MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
このとき、正方形アルミニウム枠とビルドアップ基板の間隔が出来るだけ狭くなるように、正方形アルミニウム枠をビルドアップ基板に押し付けた。
次に、長辺6mm短辺0.4mm厚さ10μmのアルミニウム箔をシリコンチップ側面と正方形アルミニウム枠の隙間に差し込めるだけ差し込んだ。この状態で、アンダーフィル樹脂Bを正方形アルミニウム枠とシリコンチップ側面の隙間に充填した。そして、全体を150℃に加熱して室温に冷却し、アンダーフィル樹脂Bを硬化させた。
アンダーフィル樹脂Bを硬化させた後、SEMで観察したところ、正方形アルミニウム枠とビルドアップ基板の間隔は30μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.150MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
このあと、正方形アルミニウム枠が取り付けられたシリコンチップを厚さ1.5mmのビルドアップ基板にフリップチップ接続すると同時に、正方形アルミニウム枠をアンダーフィル樹脂Bでビルドアップ基板に接着した。このとき、正方形アルミニウム枠とビルドアップ基板の間隔が50μm以下になるように、正方形アルミニウム枠の基板上での高さが0.45mm以下となるように調節した。
アンダーフィル樹脂Bを硬化させた後、SEMで観察したところ、正方形アルミニウム枠とビルドアップ基板の間隔は40μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.167MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
次に、直径10μmのシリカ粒子(線膨張係数1ppm/℃、ヤング率70GPa)をシリコンチップ側面と正方形アルミニウム枠の隙間に充填し、アンダーフィル樹脂Bを正方形アルミニウム枠とシリコンチップ側面の隙間に充填した。そして、全体を150℃に加熱して室温に冷却し、アンダーフィル樹脂Bを硬化させた。
アンダーフィル樹脂Bを硬化させた後、SEMで観察したところ、正方形アルミニウム枠とビルドアップ基板の間隔は40μmであった。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.160MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
次に、長辺6mm短辺0.4mm厚さ10μmのアルミニウム箔をシリコンチップ側面とアルミニウム円柱棒の隙間に差し込めるだけ差し込んだ。この状態で、シリコンチップ、アルミニウム箔およびアルミニウム円柱棒全体にアンダーフィル樹脂Bを塗布し、全体を150℃に加熱して室温に冷却し、アンダーフィル樹脂Bを硬化させた。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.175MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
次に、長辺6mm短辺0.4mm厚さ10μmのアルミニウム箔を長辺中央で90°に折り曲げてL字状にし、このアルミニウム箔をチップコーナ部のシリコンチップ側面とアルミニウム円柱棒の隙間に差し込めるだけ差し込んだ。この状態で、シリコンチップ、アルミニウム箔およびアルミニウム円柱棒全体にアンダーフィル樹脂Bを塗布し、全体を150℃に加熱して室温に冷却し、アンダーフィル樹脂Bを硬化させた。
このときのバンプの温度サイクル1サイクルあたりの非弾性ひずみエネルギー密度の増加量の最大値は0.170MJ/m3であり、バンプの耐TC寿命は必要基準を満たした。
以上の実施例では、補強材にアルミニウムを用いていたが、銅(線膨張係数16.7ppm/℃、ヤング率130GPa)、黄銅(線膨張係数17.5ppm/℃、ヤング率101GPa)、青銅(線膨張係数17ppm/℃、ヤング率81GPa)など、本発明における補強材の物性値条件を満たす他の材料を使うことも可能である。
14 接続バンプ
16 半導体チップ
18 補強材
181 第一の補強材
182 第二の補強材
20 樹脂接着剤
Claims (11)
- 半導体チップを回路基板に接続バンプでフリップチップ接続した半導体チップの実装構造において、補強材を前記半導体チップ周辺において回路基板に固着し、前記補強材と前記半導体チップ側面を接着剤にて固着してなり、前記補強材と前記半導体チップの側面との間隔が50μm以下であり、前記補強材と前記回路基板との距離は50μm以下であり、前記補強材は、室温で50GPa以上のヤング率をもち、前記補強材は、前記接続バンプと同等か、もしくは、それより小さい線膨張係数をもち、前記樹脂接着剤は、室温で5GPa以上のヤング率をもつことを特徴とする半導体チップの実装構造。
- 半導体チップを回路基板に接続バンプでフリップチップ接続した半導体チップの実装構造において、補強材を半導体チップ周辺において回路基板に固着し、補強材と半導体チップとの隙間に補助補強材が充填されていることを特徴とする半導体チップの実装構造。
- 前記半導体チップおよび前記補助補強材が樹脂接着剤により前記補強材に固着されていることを特徴とする請求項2に記載の半導体チップの実装構造。
- 前記補助補強材の形状は厚さが50μm以下の板状または直径が50μm以下の球状または直径が50μm以下の棒状であることを特徴とする請求項2または3に記載の半導体チップの実装構造。
- 前記補強材と前記回路基板との距離は50μm以下であり、前記補強材と前記補助補強材は、室温で50GPa以上のヤング率をもち、前記補強材と前記補助補強材は、前記接続バンプと同等か、もしくは、それより小さい線膨張係数をもち、前記樹脂接着剤は、室温で5GPa以上のヤング率をもつことを特徴とする請求項3または4に記載の半導体チップの実装構造。
- 前記補強材は板状体であって、その横断面形状は、線状、L字状またはコ字状のいずれかであることを特徴とする請求項1から5のいずれかに記載の半導体チップの実装構造。
- 前記補強材は板状体からなる枠体であることを特徴とする請求項1から5のいずれかに記載の半導体チップの実装構造。
- 前記補強材は樹脂接着剤により前記回路基板に固着されていることを特徴とする請求項6または7に記載の半導体チップの実装構造。
- 前記補強材の形状は棒状であって、前記補強材は前記回路基板に形成されたスルーホールに嵌着されていることを特徴とする請求項1から5のいずれかに記載の半導体チップの実装構造。
- 前記半導体チップと前記回路基板との間の少なくとも一部は充填物は存在せず空間のままであることを特徴とする請求項1から9のいずれかに記載の半導体チップの実装構造。
- 前記樹脂接着剤は、いずれの接続バンプをも包囲していないことを特徴とする請求項1から10のいずれかに記載の半導体チップの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299518A JP4876523B2 (ja) | 2005-10-14 | 2005-10-14 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299518A JP4876523B2 (ja) | 2005-10-14 | 2005-10-14 | 半導体チップの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109904A JP2007109904A (ja) | 2007-04-26 |
JP4876523B2 true JP4876523B2 (ja) | 2012-02-15 |
Family
ID=38035530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299518A Expired - Fee Related JP4876523B2 (ja) | 2005-10-14 | 2005-10-14 | 半導体チップの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4876523B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422288B1 (ko) | 2008-01-18 | 2014-07-22 | 주식회사 케이티 | 진공압축을 이용한 반도체칩을 실장하는 전자부품모듈 및실장방법 |
JPWO2012029526A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
JP5132801B1 (ja) * | 2011-07-14 | 2013-01-30 | 株式会社東芝 | テレビジョン受像機、及び電子機器 |
DE112021005387T5 (de) * | 2020-11-19 | 2023-07-20 | Tdk Corporation | Montageplatte und leiterplatte |
WO2024053115A1 (ja) * | 2022-09-09 | 2024-03-14 | 株式会社レゾナック | シミュレーション方法、半導体装置の製造方法及び半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3214486B2 (ja) * | 1999-03-25 | 2001-10-02 | 日本電気株式会社 | 電子部品の実装構造 |
JP2001338944A (ja) * | 2000-03-24 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 固定治具、固定治具付配線基板、及び電子部品実装体とその製造方法 |
US20040134680A1 (en) * | 2003-01-09 | 2004-07-15 | Xiang Dai | Use of perimeter stops to support solder interconnects between integrated circuit assembly components |
-
2005
- 2005-10-14 JP JP2005299518A patent/JP4876523B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007109904A (ja) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
TWI415228B (zh) | 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法 | |
US7268002B2 (en) | Packaging method, packaging structure and package substrate for electronic parts | |
WO2011042982A1 (ja) | 半導体装置の製造方法 | |
JP6627988B2 (ja) | 半導体パッケージ | |
JP4876523B2 (ja) | 半導体チップの実装構造 | |
US20090289350A1 (en) | Semiconductor package, substrate, electronic device using such semiconductor package or substrate, and method for correcting warping of semiconductor package | |
JP2007109790A (ja) | フリップチップ型半導体装置 | |
US20060267215A1 (en) | Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device | |
JP2006066693A (ja) | 半導体装置 | |
US11011477B2 (en) | High-reliability electronic packaging structure, circuit board, and device | |
JP4935163B2 (ja) | 半導体チップ搭載用基板 | |
JP2019197876A (ja) | フリップチップパッケージ基板 | |
KR102561718B1 (ko) | 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
JP2008028011A (ja) | モールドパッケージおよびその製造方法 | |
JP2005302915A (ja) | 部品実装基板及び部品実装構造 | |
JP2006278771A (ja) | 半導体装置及びその製造方法 | |
JPH08250835A (ja) | 金属バンプを有するlsiパッケージの実装方法 | |
JP2004335624A (ja) | 半導体モジュール | |
US20060211461A1 (en) | Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board | |
JP2005311214A (ja) | 半導体装置およびその製造方法 | |
JP3178405B2 (ja) | 熱応力を緩和した積層半導体装置モジュール | |
JP2005167072A (ja) | 半導体装置およびその製造方法 | |
KR20160112345A (ko) | 반도체 칩 | |
TWI387061B (zh) | 半導體封裝體抗震增強技術 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |