JP2000012615A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2000012615A JP2000012615A JP17345398A JP17345398A JP2000012615A JP 2000012615 A JP2000012615 A JP 2000012615A JP 17345398 A JP17345398 A JP 17345398A JP 17345398 A JP17345398 A JP 17345398A JP 2000012615 A JP2000012615 A JP 2000012615A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- adhesive
- circuit board
- printed circuit
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】ベアチップ集積回路素子をプリント基板に固定
する接着剤が不要部分ににじむのを防止するとともに、
接着剤による封止性を向上する。 【解決手段】ベアチップＩＣ１１の一面とプリント基板
１０の間には、ペースト状の接着剤を硬化させた硬化接
着剤部１６が設けられており、これによりベアチップＩ
Ｃ１１を安定してプリント基板１０に接続している。絶
縁基板１３は、ベアチップＩＣ１１取付位置の周囲に前
記硬化接着剤部１６のにじみを防止するための突起部２
１を例えば印刷パターンによって形成している。突起部
２１により、硬化前の接着剤が外周に広がるのを防止し
ているので、硬化接着剤部１６にベアチップＩＣ１１の
ケース２２外周にも良好に付着している。
する接着剤が不要部分ににじむのを防止するとともに、
接着剤による封止性を向上する。 【解決手段】ベアチップＩＣ１１の一面とプリント基板
１０の間には、ペースト状の接着剤を硬化させた硬化接
着剤部１６が設けられており、これによりベアチップＩ
Ｃ１１を安定してプリント基板１０に接続している。絶
縁基板１３は、ベアチップＩＣ１１取付位置の周囲に前
記硬化接着剤部１６のにじみを防止するための突起部２
１を例えば印刷パターンによって形成している。突起部
２１により、硬化前の接着剤が外周に広がるのを防止し
ているので、硬化接着剤部１６にベアチップＩＣ１１の
ケース２２外周にも良好に付着している。
Description
【０００１】
【発明の属する技術分野】本発明はベアチップ集積回路
素子をペースト状の接着剤を用いて装着するプリント基
板に関する。
素子をペースト状の接着剤を用いて装着するプリント基
板に関する。
【０００２】
【従来の技術】近年、プリント基板は、高密度化がかな
り進んできており、ベアチップ集積回路素子（以下、ベ
アチップＩＣと呼ぶ）を装着するものが普及してきてい
る。
り進んできており、ベアチップ集積回路素子（以下、ベ
アチップＩＣと呼ぶ）を装着するものが普及してきてい
る。
【０００３】図１８はこのような従来のベアチップＩＣ
を装着したプリント基板を示す断面図である。
を装着したプリント基板を示す断面図である。
【０００４】図１８において、符号１００はプリント基
板であり、このプリント基板１００の一面には、ベアチ
ップＩＣ１０１が装着されている。ベアチップＩＣ１０
１の一面には複数のパッド１０２，１０２…が設けられ
ている。プリント基板１００の絶縁基板１０３の一面に
も複数のパッド１０４，１０４…が形成されている。
板であり、このプリント基板１００の一面には、ベアチ
ップＩＣ１０１が装着されている。ベアチップＩＣ１０
１の一面には複数のパッド１０２，１０２…が設けられ
ている。プリント基板１００の絶縁基板１０３の一面に
も複数のパッド１０４，１０４…が形成されている。
【０００５】ベアチップＩＣ１０１の複数のパッド１０
２，１０２…は、バンプ１０５，１０５…によってプリ
ント基板１００のパッド１０４，１０４…にそれぞれ接
続されている。
２，１０２…は、バンプ１０５，１０５…によってプリ
ント基板１００のパッド１０４，１０４…にそれぞれ接
続されている。
【０００６】ベアチップＩＣ１０１の一面とプリント基
板１００の間には、例えば異方性導電ペースト（ＡＣ
Ｐ）等のペースト状の接着剤を硬化させた硬化接着剤部
１０６が設けられており、この硬化接着剤部１０６によ
りベアチップＩＣ１０１を安定してプリント基板１００
に接続している。
板１００の間には、例えば異方性導電ペースト（ＡＣ
Ｐ）等のペースト状の接着剤を硬化させた硬化接着剤部
１０６が設けられており、この硬化接着剤部１０６によ
りベアチップＩＣ１０１を安定してプリント基板１００
に接続している。
【０００７】図１９は図１８のプリント基板１００を示
す平面図である。
す平面図である。
【０００８】プリント基板１００は、破線に示すベアチ
ップＩＣ１０１装着位置の長手方向の両側にパッド１０
４，１０４…が形成されている。
ップＩＣ１０１装着位置の長手方向の両側にパッド１０
４，１０４…が形成されている。
【０００９】このようなプリント基板１００にベアチッ
プＩＣ１０１を装着する場合は、まずプリント基板１０
０のベアチップＩＣ１０１装着位置にＡＣＰを塗布し、
その上にパッド１０２，１０２…にバンプ１０５，１０
５…を設けたベアチップＩＣ１０１を乗せ、熱と圧力を
加えてＡＣＰを導電性に変えると共に硬化させ硬化接着
剤部１０６を形成するとともに、バンプ１０５，１０５
…を溶かしてプリント基板１００のパッド１０４，１０
４…に接続させる。このような装着方法をフリップチッ
プボンディングと呼んでいる。
プＩＣ１０１を装着する場合は、まずプリント基板１０
０のベアチップＩＣ１０１装着位置にＡＣＰを塗布し、
その上にパッド１０２，１０２…にバンプ１０５，１０
５…を設けたベアチップＩＣ１０１を乗せ、熱と圧力を
加えてＡＣＰを導電性に変えると共に硬化させ硬化接着
剤部１０６を形成するとともに、バンプ１０５，１０５
…を溶かしてプリント基板１００のパッド１０４，１０
４…に接続させる。このような装着方法をフリップチッ
プボンディングと呼んでいる。
【００１０】このような従来のプリント基板では、硬化
接着剤部１０６によりベアチップＩＣ１０１を安定して
プリント基板１００に接続できるが、ＡＣＰが硬化した
硬化接着剤部１０６は、定まった形状にならず、不要部
分にペーストがにじんでしまうことがある。また、ベア
チップＩＣ１０１側方で硬化したＡＣＰの形状は、良好
なフィレット状態とならず封止性を低下させていた。
接着剤部１０６によりベアチップＩＣ１０１を安定して
プリント基板１００に接続できるが、ＡＣＰが硬化した
硬化接着剤部１０６は、定まった形状にならず、不要部
分にペーストがにじんでしまうことがある。また、ベア
チップＩＣ１０１側方で硬化したＡＣＰの形状は、良好
なフィレット状態とならず封止性を低下させていた。
【００１１】図２０は従来のベアチップＩＣとして固体
撮像素子を装着したプリント基板を示す断面図である。
撮像素子を装着したプリント基板を示す断面図である。
【００１２】図２０において、符号１１０はプリント基
板であり、このプリント基板１１０の一面には、固体撮
像素子のベアチップＩＣ１１１が装着されている。ベア
チップＩＣ１１１の一面の周辺部には複数のパッド１１
２，１１２…が設けられ、ベアチップＩＣ１１１の一面
の中央部に画素面１１７が形成されている。プリント基
板１１０の絶縁基板１１３の一面にも複数のパッド１１
４，１１４…と、前記画素面に対応する位置に開口部１
１８が形成されている。
板であり、このプリント基板１１０の一面には、固体撮
像素子のベアチップＩＣ１１１が装着されている。ベア
チップＩＣ１１１の一面の周辺部には複数のパッド１１
２，１１２…が設けられ、ベアチップＩＣ１１１の一面
の中央部に画素面１１７が形成されている。プリント基
板１１０の絶縁基板１１３の一面にも複数のパッド１１
４，１１４…と、前記画素面に対応する位置に開口部１
１８が形成されている。
【００１３】ベアチップＩＣ１１１の複数のパッド１１
２，１１２…は、バンプ１１５，１１５…によってプリ
ント基板１１０のパッド１１４，１１４…にそれぞれ接
続されている。
２，１１２…は、バンプ１１５，１１５…によってプリ
ント基板１１０のパッド１１４，１１４…にそれぞれ接
続されている。
【００１４】ベアチップＩＣ１１１の画素面１１７を除
く一面とプリント基板１１０の間には、接着剤としてＡ
ＣＰを硬化させた硬化接着剤部１１６が設けられてお
り、これによりベアチップＩＣ１１１を安定してプリン
ト基板１１０に接続している。
く一面とプリント基板１１０の間には、接着剤としてＡ
ＣＰを硬化させた硬化接着剤部１１６が設けられてお
り、これによりベアチップＩＣ１１１を安定してプリン
ト基板１１０に接続している。
【００１５】図２１は図２０のプリント基板１１０を示
す平面図である。
す平面図である。
【００１６】プリント基板１１０は、破線に示すベアチ
ップＩＣ１１１装着位置の長手方向の両側にパッド１１
４，１１４…が形成されている。ベアチップＩＣ１１１
装着位置の中央部には開口部１１８が形成されている。
ップＩＣ１１１装着位置の長手方向の両側にパッド１１
４，１１４…が形成されている。ベアチップＩＣ１１１
装着位置の中央部には開口部１１８が形成されている。
【００１７】このようなプリント基板１１０にベアチッ
プＩＣ１１１を装着する場合も、図１８の場合と同様に
行えるが、同様にＡＣＰを硬化した硬化接着剤部１１１
は、定まった形状にならず、不要部分にペーストがじん
でしまうことがあり、特に画素面１１７ににじんだ場合
は修理不能であり、このベアチップＩＣ１１１を装着し
たプリント基板１１０を廃棄処分することになる。この
ようなにじみが発生する確率を小さくするために、塗布
量を多くすることができず、封止性がよくなかった。
プＩＣ１１１を装着する場合も、図１８の場合と同様に
行えるが、同様にＡＣＰを硬化した硬化接着剤部１１１
は、定まった形状にならず、不要部分にペーストがじん
でしまうことがあり、特に画素面１１７ににじんだ場合
は修理不能であり、このベアチップＩＣ１１１を装着し
たプリント基板１１０を廃棄処分することになる。この
ようなにじみが発生する確率を小さくするために、塗布
量を多くすることができず、封止性がよくなかった。
【００１８】
【発明が解決しようとする課題】上述した従来のプリン
ト基板は、ＡＣＰを硬化した硬化接着剤部によりベアチ
ップＩＣ２０１を安定してプリント基板に固定できる
が、前記硬化接着剤部は、定まった形状にならず、不要
部分にペーストがにじんでしまうことがある。また、ベ
アチップＩＣ側面の硬化したＡＣＰの形状は、良好なフ
ィレット状態とならず封止性を低下させていた。このよ
うな問題は、特にベアチップＩＣに固体撮像素子を用い
た場合、重要で、画素面にじんだ場合は修理不能とな
り、このベアチップＩＣを装着したプリント基板を廃棄
処分したり、にじみが発生する確率を小さくするため
に、塗布量を多くすることができず、さらに封止性を低
下させていた。
ト基板は、ＡＣＰを硬化した硬化接着剤部によりベアチ
ップＩＣ２０１を安定してプリント基板に固定できる
が、前記硬化接着剤部は、定まった形状にならず、不要
部分にペーストがにじんでしまうことがある。また、ベ
アチップＩＣ側面の硬化したＡＣＰの形状は、良好なフ
ィレット状態とならず封止性を低下させていた。このよ
うな問題は、特にベアチップＩＣに固体撮像素子を用い
た場合、重要で、画素面にじんだ場合は修理不能とな
り、このベアチップＩＣを装着したプリント基板を廃棄
処分したり、にじみが発生する確率を小さくするため
に、塗布量を多くすることができず、さらに封止性を低
下させていた。
【００１９】そこで本発明は、前記の問題点を除去し、
ベアチップ集積回路素子をプリント基板に固定する接着
剤が不要部分ににじむのを防止するとともに、接着剤に
よる封止性を向上することができるプリント基板を提供
することを目的とする。
ベアチップ集積回路素子をプリント基板に固定する接着
剤が不要部分ににじむのを防止するとともに、接着剤に
よる封止性を向上することができるプリント基板を提供
することを目的とする。
【００２０】
【課題を解決するための手段】本発明のプリント基板
は、ベアチップ集積回路素子をペースト状の接着剤によ
り接着し、該接着剤を硬化させることで前記ベアチップ
集積回路素子を装着するプリント基板であって、前記ベ
アチップ集積回路素子取付位置の周囲の少なくとも一部
に前記接着剤のにじみを防止するための段部を形成した
絶縁基板と、この絶縁基板の一面に形成され、前記ベア
チップ集積回路素子の複数のパッドとそれぞれ接続する
複数の絶縁基板側パッドと、を具備したことを特徴とす
る。
は、ベアチップ集積回路素子をペースト状の接着剤によ
り接着し、該接着剤を硬化させることで前記ベアチップ
集積回路素子を装着するプリント基板であって、前記ベ
アチップ集積回路素子取付位置の周囲の少なくとも一部
に前記接着剤のにじみを防止するための段部を形成した
絶縁基板と、この絶縁基板の一面に形成され、前記ベア
チップ集積回路素子の複数のパッドとそれぞれ接続する
複数の絶縁基板側パッドと、を具備したことを特徴とす
る。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００２２】図１は本発明に係るプリント基板の第１の
実施の形態を示す断面図である。
実施の形態を示す断面図である。
【００２３】図１において、符号１０はプリント基板で
あり、このプリント基板１０の一面には、ベアチップ集
積回路素子（以下、ベアチップＩＣと呼ぶ）１１が装着
されている。ベアチップＩＣ１１の一面には複数のパッ
ド１２，１２…が設けられている。プリント基板１０の
絶縁基板１３の一面にも複数のパッド１４，１４…が形
成されている。
あり、このプリント基板１０の一面には、ベアチップ集
積回路素子（以下、ベアチップＩＣと呼ぶ）１１が装着
されている。ベアチップＩＣ１１の一面には複数のパッ
ド１２，１２…が設けられている。プリント基板１０の
絶縁基板１３の一面にも複数のパッド１４，１４…が形
成されている。
【００２４】ベアチップＩＣ１１の複数のパッド１２，
１２…は、バンプ１５，１５…によってプリント基板１
０のパッド１４，１４…に接続されている。
１２…は、バンプ１５，１５…によってプリント基板１
０のパッド１４，１４…に接続されている。
【００２５】ベアチップＩＣ１１の一面とプリント基板
１０の間には、接着剤としてＡＣＰを硬化させた硬化接
着剤部１６が設けられており、これによりベアチップＩ
Ｃ１１を安定してプリント基板１０に接続している。
１０の間には、接着剤としてＡＣＰを硬化させた硬化接
着剤部１６が設けられており、これによりベアチップＩ
Ｃ１１を安定してプリント基板１０に接続している。
【００２６】絶縁基板１３は、ベアチップＩＣ１１取付
位置の周囲に前記硬化接着剤部１６のにじみを防止する
ための突起部２１を例えば印刷パターンによって形成し
ている。この突起部２１により、硬化前のＡＣＰが外周
に広がるのを防止しているので、硬化接着剤部１６はベ
アチップＩＣ１１のケース２２外周にも良好に付着して
いる。
位置の周囲に前記硬化接着剤部１６のにじみを防止する
ための突起部２１を例えば印刷パターンによって形成し
ている。この突起部２１により、硬化前のＡＣＰが外周
に広がるのを防止しているので、硬化接着剤部１６はベ
アチップＩＣ１１のケース２２外周にも良好に付着して
いる。
【００２７】図２は図１のプリント基板１０への装着前
のベアチップＩＣ１１を示す斜視図である。
のベアチップＩＣ１１を示す斜視図である。
【００２８】図２において、ベアチップＩＣ１１のパッ
ケージ２２の一面（図中下面）には、複数のパッド１
２，１２…が形成さている。複数のパッド１２，１２…
には、例えばＡｕバンプによるバンプ１５，１５…がそ
れぞれ形成されている。
ケージ２２の一面（図中下面）には、複数のパッド１
２，１２…が形成さている。複数のパッド１２，１２…
には、例えばＡｕバンプによるバンプ１５，１５…がそ
れぞれ形成されている。
【００２９】図３は図１のプリント基板１０を示す平面
図である。
図である。
【００３０】図３において、プリント基板１０の絶縁基
板１３は、破線に示すベアチップＩＣ１１装着位置の長
手方向の両側にパッド１４，１４…が形成されている。
ベアチップＩＣ１１装着位置の所定間隔を置いた回りに
は、突起部２１が形成されている。
板１３は、破線に示すベアチップＩＣ１１装着位置の長
手方向の両側にパッド１４，１４…が形成されている。
ベアチップＩＣ１１装着位置の所定間隔を置いた回りに
は、突起部２１が形成されている。
【００３１】このような構造により、本発明の実施の形
態のプリント基板は、ベアチップＩＣ１１をペースト状
の接着剤の硬化により装着するプリント基板であって、
ベアチップＩＣ１１取付位置の周囲の少なくとも一部に
前記接着剤（硬化接着剤部１６）のにじみを防止するた
めの突起部２１を形成した絶縁基板１３と、この絶縁基
板１３の一面に形成され、ベアチップＩＣ１１の複数の
パッド１２，１２…とそれぞれ接続する複数の絶縁基板
側パッド１４，１４…と、から構成されている。
態のプリント基板は、ベアチップＩＣ１１をペースト状
の接着剤の硬化により装着するプリント基板であって、
ベアチップＩＣ１１取付位置の周囲の少なくとも一部に
前記接着剤（硬化接着剤部１６）のにじみを防止するた
めの突起部２１を形成した絶縁基板１３と、この絶縁基
板１３の一面に形成され、ベアチップＩＣ１１の複数の
パッド１２，１２…とそれぞれ接続する複数の絶縁基板
側パッド１４，１４…と、から構成されている。
【００３２】また、突起部２１は、ベアチップＩＣ１１
取付位置の周囲の少なくとも一部に前記接着剤のにじみ
を防止するための段部となっている。
取付位置の周囲の少なくとも一部に前記接着剤のにじみ
を防止するための段部となっている。
【００３３】このようなプリント基板１０にベアチップ
ＩＣ１１を装着する場合は、まずプリント基板１０のベ
アチップＩＣ１１装着位置にＡＣＰを塗布し、その上に
パッド１２，１２…にバンプ１５，１５…を設けたベア
チップＩＣ１１を乗せ、熱と圧力を加えて、ＡＣＰを導
電性に変え、且つ硬化させて硬化接着剤部１６を形成す
るとともに、バンプ１５，１５…を溶かしてプリント基
板１０のパッド１４，１４…に接続させる。
ＩＣ１１を装着する場合は、まずプリント基板１０のベ
アチップＩＣ１１装着位置にＡＣＰを塗布し、その上に
パッド１２，１２…にバンプ１５，１５…を設けたベア
チップＩＣ１１を乗せ、熱と圧力を加えて、ＡＣＰを導
電性に変え、且つ硬化させて硬化接着剤部１６を形成す
るとともに、バンプ１５，１５…を溶かしてプリント基
板１０のパッド１４，１４…に接続させる。
【００３４】このようなプリント基板１０では、硬化接
着剤部１６によりベアチップＩＣ１１を安定してプリン
ト基板１０に接続できるとともに、突起部２１により前
記硬化接着剤部１６の外周へのにじみを防止できるの
で、ベアチップＩＣ１１をプリント基板に固定する接着
剤が不要部分ににじむのを防止するとともに、突起部２
１により接着剤か広がるのを阻止できるので、硬化接着
剤部１６の形状を良好なフィレット状態とし、接着剤に
よる封止性を向上することができる。これにより、不良
品の発生する確率を低下させ、このようなプリント基板
を用いた装置の信頼性を向上するとともに製造コストを
低減できる。
着剤部１６によりベアチップＩＣ１１を安定してプリン
ト基板１０に接続できるとともに、突起部２１により前
記硬化接着剤部１６の外周へのにじみを防止できるの
で、ベアチップＩＣ１１をプリント基板に固定する接着
剤が不要部分ににじむのを防止するとともに、突起部２
１により接着剤か広がるのを阻止できるので、硬化接着
剤部１６の形状を良好なフィレット状態とし、接着剤に
よる封止性を向上することができる。これにより、不良
品の発生する確率を低下させ、このようなプリント基板
を用いた装置の信頼性を向上するとともに製造コストを
低減できる。
【００３５】図４は図１乃至図３に示した発明の実施の
形態の第１の変形例を示す平面図であり、図３と同じ構
成要素には同じ符号を付して説明を省略している。
形態の第１の変形例を示す平面図であり、図３と同じ構
成要素には同じ符号を付して説明を省略している。
【００３６】図４において、プリント基板２５は、突起
部２６を、絶縁基板１３のベアチップＩＣ１１取付位置
の周囲のコーナーを除く位置に形成している。
部２６を、絶縁基板１３のベアチップＩＣ１１取付位置
の周囲のコーナーを除く位置に形成している。
【００３７】接着剤のにじみは、前記コーナーの位置で
は発生しにくいため、図１の発明の実施の形態と同等の
効果が得られる。
は発生しにくいため、図１の発明の実施の形態と同等の
効果が得られる。
【００３８】図５は図１乃至図３に示した発明の実施の
形態の第２の変形例を示す平面図であり、図３と同じ構
成要素には同じ符号を付して説明を省略している。
形態の第２の変形例を示す平面図であり、図３と同じ構
成要素には同じ符号を付して説明を省略している。
【００３９】図５において、プリント基板２７は、突起
部２８を、ベアチップＩＣ１１取付位置の周囲の短辺の
２辺のみに形成している。
部２８を、ベアチップＩＣ１１取付位置の周囲の短辺の
２辺のみに形成している。
【００４０】このような変形例においても、ある程度接
着剤のにじみを抑制する効果が得られる。
着剤のにじみを抑制する効果が得られる。
【００４１】図６は本発明に係るプリント基板の第２の
実施の形態を示す断面図であり、図１の発明の実施の形
態と同じ構成要素には同じ符号を付して説明を省略して
いる。
実施の形態を示す断面図であり、図１の発明の実施の形
態と同じ構成要素には同じ符号を付して説明を省略して
いる。
【００４２】図６において、プリント基板３０の絶縁基
板３１は、前記ベアチップＩＣ１１位置とその近傍周囲
を含む所定領域に凹部３２を形成している。複数の絶縁
基板側パッド３３，３３…は、この絶縁基板３１の凹部
３２に形成され、バンプ１５，１５…を介してベアチッ
プＩＣ１１の複数のパッド１２，１２…とそれぞれ接続
する。ベアチップＩＣ１１の一面と絶縁基板３１の凹部
３２との間には、硬化接着剤部３６が設けられており、
これによりベアチップＩＣ１１を安定してプリント基板
３０に接続している。凹部３２の側壁３４は、硬化接着
剤部３６のにじみを防止するための段部となっている。
板３１は、前記ベアチップＩＣ１１位置とその近傍周囲
を含む所定領域に凹部３２を形成している。複数の絶縁
基板側パッド３３，３３…は、この絶縁基板３１の凹部
３２に形成され、バンプ１５，１５…を介してベアチッ
プＩＣ１１の複数のパッド１２，１２…とそれぞれ接続
する。ベアチップＩＣ１１の一面と絶縁基板３１の凹部
３２との間には、硬化接着剤部３６が設けられており、
これによりベアチップＩＣ１１を安定してプリント基板
３０に接続している。凹部３２の側壁３４は、硬化接着
剤部３６のにじみを防止するための段部となっている。
【００４３】図７は図６のプリント基板３０を示す平面
図である。
図である。
【００４４】図７において、プリント基板３０の絶縁基
板３１は、破線に示すベアチップＩＣ１１装着位置の長
手方向の両側にパッド３３，３３…が形成されている。
前記ベアチップＩＣ１１取付位置とその周囲は、長辺形
の凹部３２が形成されている。
板３１は、破線に示すベアチップＩＣ１１装着位置の長
手方向の両側にパッド３３，３３…が形成されている。
前記ベアチップＩＣ１１取付位置とその周囲は、長辺形
の凹部３２が形成されている。
【００４５】このような発明の実施の形態によれば、凹
部３２の側壁３４が図１の突起部２１と同様の働きを行
い、図１の発明の実施の形態と同様の効果が得られる。
部３２の側壁３４が図１の突起部２１と同様の働きを行
い、図１の発明の実施の形態と同様の効果が得られる。
【００４６】図８は本発明に係るプリント基板の第３の
実施の形態を示す断面図であり、図１の発明の実施の形
態と同じ構成要素には同じ符号を付して説明を省略して
いる。
実施の形態を示す断面図であり、図１の発明の実施の形
態と同じ構成要素には同じ符号を付して説明を省略して
いる。
【００４７】図８において、プリント基板４０の絶縁基
板４１は、前記ベアチップＩＣ１１取付位置の周囲に図
１の突起部２１の代りに凹部４２を形成している。凹部
４２は、硬化接着剤部１６のにじみを防止するための段
部となっている。
板４１は、前記ベアチップＩＣ１１取付位置の周囲に図
１の突起部２１の代りに凹部４２を形成している。凹部
４２は、硬化接着剤部１６のにじみを防止するための段
部となっている。
【００４８】図９は図８のプリント基板４０を示す平面
図である。
図である。
【００４９】図９において、プリント基板４０の絶縁基
板４１は、破線に示すベアチップＩＣ１１装着位置の長
手方向の両側にパッド１４，１４…が形成されている。
ベアチップＩＣ１１装着位置の所定間隔を置いた回りに
は、凹部４２が形成されている。
板４１は、破線に示すベアチップＩＣ１１装着位置の長
手方向の両側にパッド１４，１４…が形成されている。
ベアチップＩＣ１１装着位置の所定間隔を置いた回りに
は、凹部４２が形成されている。
【００５０】このような発明の実施の形態によれば、凹
部４２が図１の突起部２１と同様の働きを行い、図１の
発明の実施の形態と同様の効果が得られる。
部４２が図１の突起部２１と同様の働きを行い、図１の
発明の実施の形態と同様の効果が得られる。
【００５１】図１０は図８及び図９に示した発明の実施
の形態の第１の変形例を示す平面図であり、図９と同じ
構成要素には同じ符号を付して説明を省略している。
の形態の第１の変形例を示す平面図であり、図９と同じ
構成要素には同じ符号を付して説明を省略している。
【００５２】図１０において、プリント基板４５は、凹
部４６を、絶縁基板１３のベアチップＩＣ１１取付位置
の周囲のコーナーを除く位置に形成している。
部４６を、絶縁基板１３のベアチップＩＣ１１取付位置
の周囲のコーナーを除く位置に形成している。
【００５３】接着剤のにじみは、前記コーナーの位置で
は発生しにくいため、図８の発明の実施の形態と同等の
効果が得られる。
は発生しにくいため、図８の発明の実施の形態と同等の
効果が得られる。
【００５４】図１１は図８及び図９に示した発明の実施
の形態の第２の変形例を示す平面図であり、図９と同じ
構成要素には同じ符号を付して説明を省略している。
の形態の第２の変形例を示す平面図であり、図９と同じ
構成要素には同じ符号を付して説明を省略している。
【００５５】図１１において、プリント基板４７は、凹
部４８を、ベアチップＩＣ１１取付位置の周囲の短辺の
２辺のみに形成している。
部４８を、ベアチップＩＣ１１取付位置の周囲の短辺の
２辺のみに形成している。
【００５６】このような変形例においても、ある程度接
着剤のにじみを抑制する効果が得られる。
着剤のにじみを抑制する効果が得られる。
【００５７】図１２は本発明に係るプリント基板の第４
の実施の形態を示す断面図であり、ベアチップＩＣとし
て固体撮像素子を装着するプリント基板に適用したもの
である。
の実施の形態を示す断面図であり、ベアチップＩＣとし
て固体撮像素子を装着するプリント基板に適用したもの
である。
【００５８】図１２において、符号５０はプリント基板
であり、このプリント基板５０の一面には、固体撮像素
子のベアチップＩＣ５１が装着されている。ベアチップ
ＩＣ５１の一面の周辺部には複数のパッド５２，５２…
が設けられ、ベアチップＩＣ５１の一面の中央部にＣＣ
Ｄによる画素面５７が形成されている。プリント基板５
０の絶縁基板５３には、その一面に複数のパッド５４，
５４…が形成されるとともに、前記画素面５７に対応す
る位置に開口部５８が形成されている。
であり、このプリント基板５０の一面には、固体撮像素
子のベアチップＩＣ５１が装着されている。ベアチップ
ＩＣ５１の一面の周辺部には複数のパッド５２，５２…
が設けられ、ベアチップＩＣ５１の一面の中央部にＣＣ
Ｄによる画素面５７が形成されている。プリント基板５
０の絶縁基板５３には、その一面に複数のパッド５４，
５４…が形成されるとともに、前記画素面５７に対応す
る位置に開口部５８が形成されている。
【００５９】ベアチップＩＣ５１の複数のパッド５２，
５２…は、バンプ５５，５５…によってプリント基板５
０のパッド５４，５４…に接続されている。
５２…は、バンプ５５，５５…によってプリント基板５
０のパッド５４，５４…に接続されている。
【００６０】ベアチップＩＣ５１の画素面５７及びその
周囲を除く一面とプリント基板５０の間には、接着剤と
してＡＣＰを硬化させた硬化接着剤部５６が設けられて
おり、これによりベアチップＩＣ５１を安定してプリン
ト基板５０に接続している。絶縁基板５３の開口部５８
の所定間隔を置いた回りの位置には、凹部６１が形成さ
れている。
周囲を除く一面とプリント基板５０の間には、接着剤と
してＡＣＰを硬化させた硬化接着剤部５６が設けられて
おり、これによりベアチップＩＣ５１を安定してプリン
ト基板５０に接続している。絶縁基板５３の開口部５８
の所定間隔を置いた回りの位置には、凹部６１が形成さ
れている。
【００６１】図１３は図１２のプリント基板への装着前
のベアチップＩＣ１１を示す側面図である。
のベアチップＩＣ１１を示す側面図である。
【００６２】図１３において、ベアチップＩＣ５１のパ
ッケージ６２の一面（図中下面）には、複数のパッド５
２，５２…及び画素面５７が形成さている。複数のパッ
ド５２，５２…には、例えばＡｕバンプによるバンプ５
５，５５…がそれぞれ形成されている。ベアチップＩＣ
５１の一面のバンプ５５，５５…の間の中央部には画素
面５７が形成されている。
ッケージ６２の一面（図中下面）には、複数のパッド５
２，５２…及び画素面５７が形成さている。複数のパッ
ド５２，５２…には、例えばＡｕバンプによるバンプ５
５，５５…がそれぞれ形成されている。ベアチップＩＣ
５１の一面のバンプ５５，５５…の間の中央部には画素
面５７が形成されている。
【００６３】図１４は図１２のプリント基板５０を示す
平面図である。
平面図である。
【００６４】図１４において、プリント基板５０の絶縁
基板５３には、破線に示すベアチップＩＣ５５装着位置
の長手方向の両側にパッド５４，５４…が形成されてい
る。プリント基板５０は、ベアチップＩＣ５１装着位置
の中央部には長辺形の開口部５８が形成されている。開
口部５８の所定間隔を置いた回りの位置には、長辺形の
凹部６１が形成されている。
基板５３には、破線に示すベアチップＩＣ５５装着位置
の長手方向の両側にパッド５４，５４…が形成されてい
る。プリント基板５０は、ベアチップＩＣ５１装着位置
の中央部には長辺形の開口部５８が形成されている。開
口部５８の所定間隔を置いた回りの位置には、長辺形の
凹部６１が形成されている。
【００６５】このような構成により、プリント基板５０
は、パッド形成面に撮像面５７を設けた固体撮像素子の
ベアチップＩＣ５１をペースト状の接着剤の硬化により
装着するプリント基板であって、前記撮像面５７に対応
する位置に開口部５８を設け、この開口部５８の周囲の
少なくとも一部に前記接着剤の前記開口部５８側へのに
じみを防止するための段部（凹部６１）を形成した絶縁
基板５３と、この絶縁基板５３の一面に形成され、ベア
チップＩＣ５１の複数のパッド５２，５２…とそれぞれ
接続する複数の絶縁基板側パッド５４，５４…と、を具
備している。
は、パッド形成面に撮像面５７を設けた固体撮像素子の
ベアチップＩＣ５１をペースト状の接着剤の硬化により
装着するプリント基板であって、前記撮像面５７に対応
する位置に開口部５８を設け、この開口部５８の周囲の
少なくとも一部に前記接着剤の前記開口部５８側へのに
じみを防止するための段部（凹部６１）を形成した絶縁
基板５３と、この絶縁基板５３の一面に形成され、ベア
チップＩＣ５１の複数のパッド５２，５２…とそれぞれ
接続する複数の絶縁基板側パッド５４，５４…と、を具
備している。
【００６６】このようなプリント基板５０にベアチップ
ＩＣ５１を装着する場合も、図８の場合と同様に行え
る。この場合、硬化接着剤部５６によりベアチップＩＣ
５１を安定してプリント基板５０に接続できるととも
に、凹部６１により前記硬化接着剤部５６の開口部５８
側へのにじみを防止できるので、ベアチップＩＣ５１を
プリント基板５０に固定する接着剤が画素面５７ににじ
むのを防止できる。これにより、画素面５７ににじみが
発生する確率を小さくと同時に、接着剤の塗布量を多く
することができず、封止性がよくなる。これにより、固
体撮像素子を用いた装置の製造コストの低減と信頼性の
向上が可能になる。
ＩＣ５１を装着する場合も、図８の場合と同様に行え
る。この場合、硬化接着剤部５６によりベアチップＩＣ
５１を安定してプリント基板５０に接続できるととも
に、凹部６１により前記硬化接着剤部５６の開口部５８
側へのにじみを防止できるので、ベアチップＩＣ５１を
プリント基板５０に固定する接着剤が画素面５７ににじ
むのを防止できる。これにより、画素面５７ににじみが
発生する確率を小さくと同時に、接着剤の塗布量を多く
することができず、封止性がよくなる。これにより、固
体撮像素子を用いた装置の製造コストの低減と信頼性の
向上が可能になる。
【００６７】図１５は図１２乃至図１４に示した発明の
実施の形態の第１の変形例を示す断面図であり、図１２
と同じ構成要素には同じ符号を付して説明を省略してい
る。
実施の形態の第１の変形例を示す断面図であり、図１２
と同じ構成要素には同じ符号を付して説明を省略してい
る。
【００６８】図１５において、絶縁基板５３は、ベアチ
ップ集積回路素子取付位置の周囲に前記硬化接着剤部５
６のにじみを防止するための突起部６３を例えば印刷パ
ターンによって形成している。突起部６３により、硬化
前のＡＣＰが外周に広がるのを防止しているので、硬化
接着剤部５６がベアチップＩＣ５１のケース６２外周に
も良好に付着している。
ップ集積回路素子取付位置の周囲に前記硬化接着剤部５
６のにじみを防止するための突起部６３を例えば印刷パ
ターンによって形成している。突起部６３により、硬化
前のＡＣＰが外周に広がるのを防止しているので、硬化
接着剤部５６がベアチップＩＣ５１のケース６２外周に
も良好に付着している。
【００６９】このような発明の実施の形態によれば、図
１２の発明の実施の形態と同様の効果が得られるととも
に、突起部６３により、硬化前のＡＣＰが外周に広がる
のを防止しているので、図１の発明の実施の形態と同様
の効果も得られる。
１２の発明の実施の形態と同様の効果が得られるととも
に、突起部６３により、硬化前のＡＣＰが外周に広がる
のを防止しているので、図１の発明の実施の形態と同様
の効果も得られる。
【００７０】図１６は図１２乃至図１４に示した発明の
実施の形態の第２の変形例を示す断面図であり、図１２
と同じ構成要素には同じ符号を付して説明を省略してい
る。
実施の形態の第２の変形例を示す断面図であり、図１２
と同じ構成要素には同じ符号を付して説明を省略してい
る。
【００７１】図１６において、プリント基板７０の絶縁
基板７１には、前記ベアチップＩＣ１１取付位置とその
周囲に凹部７２を形成している。絶縁基板側パッド７
３，７３…は、この絶縁基板７１の凹部７２に形成さ
れ、バンプ１５，１５…を介してベアチップＩＣ１１の
複数のパッド１２，１２…とそれぞれ接続する。凹部７
２の底部の前記画素面５７に対応する位置には開口部７
８が形成されている。ベアチップＩＣ１１の一面と絶縁
基板７１の凹部７２との間には、硬化接着剤部７６が設
けられており、これによりベアチップＩＣ１１を安定し
てプリント基板７０に接続している。凹部７２の側壁７
４は、硬化接着剤部７６のにじみを防止するための段部
となっている。凹部７２の底部７７の開口部７８に所定
間隔を置いた回りの位置には、凹部７９が形成されてい
る。
基板７１には、前記ベアチップＩＣ１１取付位置とその
周囲に凹部７２を形成している。絶縁基板側パッド７
３，７３…は、この絶縁基板７１の凹部７２に形成さ
れ、バンプ１５，１５…を介してベアチップＩＣ１１の
複数のパッド１２，１２…とそれぞれ接続する。凹部７
２の底部の前記画素面５７に対応する位置には開口部７
８が形成されている。ベアチップＩＣ１１の一面と絶縁
基板７１の凹部７２との間には、硬化接着剤部７６が設
けられており、これによりベアチップＩＣ１１を安定し
てプリント基板７０に接続している。凹部７２の側壁７
４は、硬化接着剤部７６のにじみを防止するための段部
となっている。凹部７２の底部７７の開口部７８に所定
間隔を置いた回りの位置には、凹部７９が形成されてい
る。
【００７２】このうなう変形例によれば、凹部７２の側
壁７４が図１５の突起部６３と同じ働きをし、凹部７９
が図１５の凹部６１と同じ働きをするので、図１５の変
形例と同様の効果が得られる。
壁７４が図１５の突起部６３と同じ働きをし、凹部７９
が図１５の凹部６１と同じ働きをするので、図１５の変
形例と同様の効果が得られる。
【００７３】図１７は図１２乃至図１４に示した発明の
実施の形態の第３の変形例を示す断面図であり、図１２
と同じ構成要素には同じ符号を付して説明を省略してい
る。
実施の形態の第３の変形例を示す断面図であり、図１２
と同じ構成要素には同じ符号を付して説明を省略してい
る。
【００７４】図１７において、プリント基板８０の絶縁
基板８１は、ベアチップ集積回路素子取付位置の周囲に
前記硬化接着剤部５６のにじみを防止するための凹部８
２を形成している。絶縁基板８１には、図１２の開口部
５８と凹部６１とそれぞれ同様の開口部８３と凹部８４
が形成されている。
基板８１は、ベアチップ集積回路素子取付位置の周囲に
前記硬化接着剤部５６のにじみを防止するための凹部８
２を形成している。絶縁基板８１には、図１２の開口部
５８と凹部６１とそれぞれ同様の開口部８３と凹部８４
が形成されている。
【００７５】このうなう変形例によれば、凹部８２が図
１５の突起部６３と同じ働きをし、凹部８４が図１５の
凹部６１と同じ働きをするので、図１５の変形例と同様
の効果が得られる。
１５の突起部６３と同じ働きをし、凹部８４が図１５の
凹部６１と同じ働きをするので、図１５の変形例と同様
の効果が得られる。
【００７６】尚、図１乃至図１７に示した発明の実施の
形態及びその変形例では、ペースト状の接着剤として異
方性導電ペーストを用いたが、ペースト状の接着剤なら
ば各種適用できるものである。
形態及びその変形例では、ペースト状の接着剤として異
方性導電ペーストを用いたが、ペースト状の接着剤なら
ば各種適用できるものである。
【００７７】
【発明の効果】以上述べた様にこの発明によれば、ベア
チップ集積回路素子をプリント基板に固定する接着剤が
不要部分ににじむのを防止するとともに、接着剤による
封止性を向上することができ、これにより、不良品の発
生する確率を低下させ、このようなプリント基板を用い
た装置の信頼性を向上するとともに製造コストを低減で
きる。
チップ集積回路素子をプリント基板に固定する接着剤が
不要部分ににじむのを防止するとともに、接着剤による
封止性を向上することができ、これにより、不良品の発
生する確率を低下させ、このようなプリント基板を用い
た装置の信頼性を向上するとともに製造コストを低減で
きる。
【図１】本発明に係るプリント基板の第１の実施の形態
を示す断面図。
を示す断面図。
【図２】図１のベアチップＩＣを示す斜視図。
【図３】図１のプリント基板を示す平面図。
【図４】図１乃至図３に示した発明の実施の形態の第１
の変形例を示す平面図。
の変形例を示す平面図。
【図５】図１乃至図３に示した発明の実施の形態の第２
の変形例を示す平面図。
の変形例を示す平面図。
【図６】本発明に係るプリント基板の第２の実施の形態
を示す断面図。
を示す断面図。
【図７】図６のプリント基板を示す平面図。
【図８】本発明に係るプリント基板の第３の実施の形態
を示す断面図。
を示す断面図。
【図９】図８のプリント基板を示す平面図。
【図１０】図８及び図９に示した発明の実施の形態の第
１の変形例を示す平面図。
１の変形例を示す平面図。
【図１１】図８及び図９に示した発明の実施の形態の第
２の変形例を示す平面図。
２の変形例を示す平面図。
【図１２】本発明に係るプリント基板の第４の実施の形
態を示す断面図。
態を示す断面図。
【図１３】図１２のベアチップＩＣを示す側面図。
【図１４】図１２のプリント基板を示す平面図。
【図１５】図１２乃至図１４に示した発明の実施の形態
の第１の変形例を示す断面図。
の第１の変形例を示す断面図。
【図１６】図１２乃至図１４に示した発明の実施の形態
の第２の変形例を示す断面図。
の第２の変形例を示す断面図。
【図１７】図１２乃至図１４に示した発明の実施の形態
の第３の変形例を示す断面図。
の第３の変形例を示す断面図。
【図１８】従来のベアチップＩＣを装着したプリント基
板を示す断面図。
板を示す断面図。
【図１９】図１８のプリント基板を示す平面図。
【図２０】従来の固体撮像素子を装着したプリント基板
を示す断面図。
を示す断面図。
【図２１】図２０のプリント基板を示す平面図。
１０ プリント基板 １１ ベアチップＩＣ １２，１４ パッド １３ 絶縁基板 １５ バンプ １６ 硬化接着剤部 ２１ 突起部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年６月２４日（１９９８．６．２
４）
４）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１２】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
Claims (8)
- 【請求項１】 ベアチップ集積回路素子をペースト状の
接着剤により接着し、該接着剤を硬化させることで前記
ベアチップ集積回路素子を装着するプリント基板であっ
て、 前記ベアチップ集積回路素子取付位置の周囲の少なくと
も一部に前記接着剤のにじみを防止するための段部を形
成した絶縁基板と、 この絶縁基板の一面に形成され、前記ベアチップ集積回
路素子の複数のパッドとそれぞれ接続する複数の絶縁基
板側パッドと、 を具備したことを特徴とするプリント基板。 - 【請求項２】 ベアチップ集積回路素子をペースト状の
接着剤により接着し、該接着剤を硬化させることで前記
ベアチップ集積回路素子を装着するプリント基板であっ
て、 前記ベアチップ集積回路素子取付位置の周囲の少なくと
も一部に前記接着剤のにじみを防止するための突起部を
形成した絶縁基板と、 この絶縁基板の一面に形成され、前記ベアチップ集積回
路素子の複数のパッドとそれぞれ接続する複数の絶縁基
板側パッドと、 を具備したことを特徴とするプリント基板。 - 【請求項３】 ベアチップ集積回路素子をペースト状の
接着剤により接着し、該接着剤を硬化させることで前記
ベアチップ集積回路素子を装着するプリント基板であっ
て、 前記ベアチップ集積回路素子取付位置とその近傍周囲を
含む所定領域に凹部を形成した絶縁基板と、 この絶縁基板の凹部に形成され、前記ベアチップ集積回
路素子の複数のパッドとそれぞれ接続する複数の絶縁基
板側パッドと、 を具備したことを特徴とするプリント基板。 - 【請求項４】 ベアチップ集積回路素子をペースト状の
接着剤により接着し、該接着剤を硬化させることで前記
ベアチップ集積回路素子を装着するプリント基板であっ
て、 前記ベアチップ集積回路素子取付位置の周囲の少なくと
も一部に前記接着剤のにじみを防止するための溝部を形
成した絶縁基板と、 この絶縁基板の一面に形成され、前記ベアチップ集積回
路素子の複数のパッドとそれぞれ接続する複数の絶縁基
板側パッドと、 を具備したことを特徴とするプリント基板。 - 【請求項５】 パッド形成面に撮像面を有する固体撮像
素子をペースト状の接着剤により接着し、該接着剤を硬
化させることで前記固体撮像素子を装着するプリント基
板であって、 前記撮像面に対応する位置に開口部を設け、この開口部
の周囲の少なくとも一部に前記接着剤の前記開口部側へ
のにじみを防止するための段部を形成した絶縁基板と、 この絶縁基板の一面に形成され、前記固体撮像素子の複
数のパッドとそれぞれ接続する複数の絶縁基板側パッド
と、 を具備したことを特徴とするプリント基板。 - 【請求項６】 パッド形成面に撮像面を有する固体撮像
素子をペースト状の接着剤により接着し、該接着剤を硬
化させることで前記固体撮像素子を装着するプリント基
板であって、 前記撮像面に対応する位置に開口部を設け、この開口部
の周囲の少なくとも一部に前記接着剤の前記開口部側へ
のにじみを防止する溝部を形成した絶縁基板と、 この絶縁基板の一面に形成され、前記固体撮像素子の複
数のパッドとそれぞれ接続する複数の絶縁基板側パッド
と、 を具備したことを特徴とするプリント基板。 - 【請求項７】 前記ベアチップ集積回路素子は、パッド
形成面側に撮像面を有する固体撮像素子であり、前記絶
縁基板には、さらに前記撮像面に対応する開口部とこの
開口部の周囲の少なくとも一部に前記接着剤の前記開口
部へのにじみを防止する溝部が形成されていることを特
徴とする請求項１乃至４のいずれかに記載のプリント基
板。 - 【請求項８】 前記ペースト状の接着剤は異方性導電ペ
ーストであることを特徴とする請求項１乃至７のいずれ
かに記載のプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17345398A JP2000012615A (ja) | 1998-06-19 | 1998-06-19 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17345398A JP2000012615A (ja) | 1998-06-19 | 1998-06-19 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012615A true JP2000012615A (ja) | 2000-01-14 |
Family
ID=15960759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17345398A Pending JP2000012615A (ja) | 1998-06-19 | 1998-06-19 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012615A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334999A (ja) * | 2001-05-08 | 2002-11-22 | Aoi Electronics Co Ltd | 光半導体装置 |
| JP2003007766A (ja) * | 2001-06-21 | 2003-01-10 | Rohm Co Ltd | 半導体電子部品 |
| JP2007249599A (ja) * | 2006-03-16 | 2007-09-27 | Dainippon Printing Co Ltd | Ｉｃカード用ｉｃモジュールとｉｃモジュールの製造方法 |
| JP2007305812A (ja) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置とその実装方法 |
| JP2007335477A (ja) * | 2006-06-12 | 2007-12-27 | Fujitsu Ltd | フレキシブル配線基板接着方法および配線基板 |
| JP2010141018A (ja) * | 2008-12-10 | 2010-06-24 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2014050894A (ja) * | 2012-09-05 | 2014-03-20 | Ricoh Co Ltd | Ｍｅｍｓデバイス、光偏向器、光走査装置、画像形成装置及び画像投影装置 |
| JP2019220679A (ja) * | 2018-06-18 | 2019-12-26 | キヤノン株式会社 | 電子モジュール、電子機器、電子モジュールの製造方法、及び電子機器の製造方法 |
-
1998
- 1998-06-19 JP JP17345398A patent/JP2000012615A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334999A (ja) * | 2001-05-08 | 2002-11-22 | Aoi Electronics Co Ltd | 光半導体装置 |
| JP2003007766A (ja) * | 2001-06-21 | 2003-01-10 | Rohm Co Ltd | 半導体電子部品 |
| JP4727850B2 (ja) * | 2001-06-21 | 2011-07-20 | ローム株式会社 | 半導体電子部品 |
| JP2007249599A (ja) * | 2006-03-16 | 2007-09-27 | Dainippon Printing Co Ltd | Ｉｃカード用ｉｃモジュールとｉｃモジュールの製造方法 |
| JP2007305812A (ja) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置とその実装方法 |
| JP2007335477A (ja) * | 2006-06-12 | 2007-12-27 | Fujitsu Ltd | フレキシブル配線基板接着方法および配線基板 |
| JP2010141018A (ja) * | 2008-12-10 | 2010-06-24 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2014050894A (ja) * | 2012-09-05 | 2014-03-20 | Ricoh Co Ltd | Ｍｅｍｓデバイス、光偏向器、光走査装置、画像形成装置及び画像投影装置 |
| JP2019220679A (ja) * | 2018-06-18 | 2019-12-26 | キヤノン株式会社 | 電子モジュール、電子機器、電子モジュールの製造方法、及び電子機器の製造方法 |
| JP7366578B2 (ja) | 2018-06-18 | 2023-10-23 | キヤノン株式会社 | 電子モジュール及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11204552A (ja) | 半導体装置のパッケージ方法および半導体装置 | |
| JPH07302858A (ja) | 半導体パッケージ | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| JP2008288523A (ja) | 電子部品，及びその製造方法 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| KR100324332B1 (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
| JP2000012615A (ja) | プリント基板 | |
| US20020098621A1 (en) | Method of mounting a passive component over an integrated circuit package substrate | |
| KR20050010268A (ko) | 반도체칩 표면실장방법 | |
| JP2000183246A (ja) | 接着方法及び半導体装置 | |
| JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JP2002313843A (ja) | 接続装置 | |
| JP2004023045A (ja) | 両面実装方法およびチップ実装基板 | |
| JP2001320145A (ja) | 電子部品の実装構造および実装方法 | |
| JP2003209332A (ja) | プリント配線基板、プリント配線基板の製造方法、及び実装基板 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JPH07273244A (ja) | 半導体パッケージ | |
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2596633B2 (ja) | 半導体素子の実装方法 | |
| TWI300615B (en) | Reeier substrarte capable of avoiding shift of a die thereon |