JP2013546193A - パッケージされた電子デバイス - Google Patents
パッケージされた電子デバイス Download PDFInfo
- Publication number
- JP2013546193A JP2013546193A JP2013543611A JP2013543611A JP2013546193A JP 2013546193 A JP2013546193 A JP 2013546193A JP 2013543611 A JP2013543611 A JP 2013543611A JP 2013543611 A JP2013543611 A JP 2013543611A JP 2013546193 A JP2013546193 A JP 2013546193A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier substrate
- electronic device
- chip
- packaged electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 87
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000035882 stress Effects 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 8
- 230000000930 thermomechanical effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005524 ceramic coating Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
パッケージされた電子デバイスは、担体基板（１０）と、担体基板（１０）が配置されたばね装置（２０）と、チップ（３０）であって、チップ（３０）の第１の側（３１）で前記ばね装置（２０）に結合されたチップと、担体基板（１０）に配置されたカバー部材（１００）とを備える。カバー部材（１００）が、カバー部材（１００）が少なくとも１つの、前記チップ（３０）の第１の側とは異なる第２の側で前記チップ（３０）に接触するようにチップ（３０）の上部に配置されている。デバイスは、所要スペースがわずかであり、周囲の影響に対して高い密閉性を有する。
【選択図】図１
【選択図】図１
Description
本発明は、パッケージされたデバイスであって、ハウジングの内部のチップに対する熱機械的応力負荷が減じられるデバイスに関する。さらに本発明は応力を低減する、チップのパッケージングの方法に関する。
パッケージされた素子は、内部にチップを備え、チップは集積回路を含んでいるか、またはその上に、例えば音響波を発生する金属構造体が配置されている。一般に、チップは担体基板に配置されており、ハウジングによって取り囲まれている。多くの場合、チップの熱膨張係数は担体基板およびハウジングの材料の熱膨張係数とは異なっている。これにより、温度変化に伴いチップと担体基板との間の内部の電気的接続部に機械的負荷が生じ、負荷の強さによってはデバイスが故障してしまう場合がある。さらに温度による応力または、例えば、回路基板（Leiterplatte）を介してもたらされる外部からの力学的張力が、例えば、電気的特性の敏感なチップである、ＭＥＭＳ（微小電気機械システム）センサ、表面波（ＳＡＷ）／体積波（ＢＡＷ）フィルタ、または水晶／シリコン共振器に受け入れ難い影響を及ぼす。
このような種類の敏感なチップは、多くの場合、セラミックまたはポリマー材料から形成された中空ハウジングの内部に組み込まれる。デバイスは、次いで金属カバーによって、接着、はんだ付けまたは溶接を用いて封止することができる。このようなパッケージデバイスの構造では、達成可能な小型化に限界がある。
したがって、応力に対しより敏感でない部品は、多くの場合、支持部材、例えば、枠構造体（リードフレーム）もしくはパネルに接着され、支持部材と電気的に接触され、熱硬化性樹脂の成形材によって直接に被覆される。しかしながら、このような構造では、内部で熱機械的に整合していない材料による応力伝達および敏感なチップへの外部からの応力伝達が、妨げられることなしに行われ、これにより、構成部品の電気的パラメータの確度および再現性が劣化する。特に、温度サイクルでチップの動作有効性に関する信頼性の問題が生じる。
パッケージされた電子デバイスにおいて、デバイスのチップに熱機械的負荷により加えられる応力が低減されたデバイスを提供することが望ましい。さらに、パッケージされた電子デバイスを製造するための、熱機械的負荷によりケーシングの内部のチップに加えられる応力が低減される方法を提供することが望ましい。
パッケージされた電子デバイスは、担体基板と、この担体基板の上に配設されたばね装置と、第１の側でこのばね装置に結合されたチップと、担体基板の上に配置されたカバー部材とを含む。カバー部材は、カバー部材がチップの少なくとも第１の側とは異なる第２の側でチップに接触するようにチップの上部に配置されている。
デバイスは、所要スペースがわずかであり、周囲の影響に対して高い密閉性を備える。セラミックからなる担体基板、および金属からなる層を備えるカバー部材を使用した場合に、チップの周囲に連続した金属‐もしくはセラミック被覆を継ぎ目なく実現することができる。この場合、特にセラミックと金属との間の移行部が堅固に、密閉されて結合されていることが重要である。このような結合は、例えばスパッタ処理によって実現することができる。
パッケージされた電子デバイスを作製するための方法は、担体基板の準備を含む。担体基板にはばね装置が配置される。ばね装置にはチップが配置され、この場合、チップの第１の側がばね装置に結合される。チップの上部にはカバー部材が配置され、この場合、カバー部材はチップの第１の側とは異なる少なくとも第２の側でチップに接触する。
パッケージされた電子デバイスおよびパッケージされた電子デバイスを作製する方法の他の実施形態が従属請求項に記載されている。
以下に、本発明の実施例を示す図面に基づいて本発明を詳細に説明する。
熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの第１実施形態を示す図である。
チップの接触のためのコンタクト素子であるばね装置の拡大図である。
熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの別の実施形態を示す図である。
熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの別の実施形態を示す図である。
熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの別の実施形態を示す図である。
図１は、担体基板１０を備える、パッケージされた電子デバイス１０００の実施形態を示し、この担体基板の上に、チップ３０が配置されている。チップは、例えば基板を含んでよく、この基板内または基板上には、集積回路が含まれる。表面波‐または体積波‐デバイスの場合には、チップ３０は、例えば担体基板を備えてよく、この担体基板の上には、音響的な表面波または体積波を励起するための金属構造体が配置されている。チップ３０は、ばね装置２０の上に配置されている。チップは、例えば、フリップチップ実装によってばね装置に取り付けられてよい。ばね装置は、ばね性のある導電性のコンタクト素子として形成されており、このばね装置を介して、チップのコンタクト面は、信号を印可もしくは取り出すために電子デバイスの外部接触端子１１０に接続されている。担体基板は、下側にチップ３０を外部接触させるための接触端子１１０を備える多層担体として形成されてよい。図１の実施例では、担体基板１０は、導電性材料、例えば金属により被覆または充填された孔８０、いわゆる「ビア」を含む。孔８０は、互いにずれて配置されている。ビア８０を接続するために、担体基板の内部に導体路９０が配置されている。
素子の内部に向いた担体基板の上面には、ばね装置２０が配置されており、ばね装置２０は、ばね性の保持部としての機能の他に、チップのためのばね性コンタクト素子としての機能を有する。２つのばね装置はそれぞれ、ビア８０の上部に配置された層２１を備える。ばね装置２０の他のそれぞれの層２２は、その端部Ｅ２２ａで層２１に接続されている。層２２の別の端部Ｅ２２ｂは担体基板の上方で自由に可動に配置されている。したがって、層２２は、ばね装置２０のばねアームを形成しており、このばねアームは層２１の上の端部Ｅ２２ａに配置され、層２１は、ばねアームのための保持アームとしての役割を果たす。
チップ３０のコンタクト面は、それぞれ接続部材６０を介してそれぞれのばね装置２０、特にばね装置２２のばねアームに接続されている。チップ３０がフリップチップ実装によってバネ性のコンタクト素子２０に取り付けられている場合には、接続部材６０は、例えば、はんだバンプ、はんだ付けされた金属柱（ピラー）、金スタッドバンプ、または導電性接着剤バンプとして形成されてよい。
図１に示した、パッケージされた電子デバイス１０００の実施形態では、担体基板１０の上に支持部材７０が配置されている。支持部材７０は、パッケージされた素子のフレームとして構成されてよく、チップの周りに戴置される。このフレームは、担体の一部であってよい。好ましい実施形態では、支持部材は金属からなる材料を備え、付加的なプロセスで担体基板の上に形成することができる。
チップ３０の上にはカバー部材１００が配置されており、このカバー部材は、チップ３０に少なくとも一つの面３２で接触している。パッケージされた電子デバイスの図１に示した実施形態では、カバー部材は、全部で５つの主表面で、特に上面３２および側面３３の表面で、チップに接触している。カバー部材１００は、ラミネート層（Laminatschicht）として形成された層４０を備えてよい。ラミネート層４０は、深絞り加工によりチップの表面に密着され、続いて硬化されたポリマー薄膜、特に「Ｂステージ」材料であってよい。
層４０は、この層４０の部分４１がチップ３０の上面３２および側面３３の表面に接触するように形成されてよい。層４０の部分４１は、チップ３０の上面３２および側面３３の表面に直接に密着されてよい。好ましい実施形態では、カバー部材の層４０は、チップの上面３２および側面３３の表面全体に接触している。層４０の別の部分４２は担体基板に配置されている。部分４１と部分４２との間に、層４０は、支持部材７０に接触する部分４３を備えている。したがって、層４０は、部分４２の領域で担体基板に接触し、部分４３で支持部材７０に密着している。
カバー１００は、層４０の上部に配置された別の層５０を備える。層５０は、例えば、薄い、例えばスパッタリングされた下層（シード層）と、下層に電解めっきにより析出された補強層とからなる層配列として構成されてよい。シード層は、例えば、０．１μｍ〜２μｍの厚さを有してよい。シード層は、チタン、タングステン、クロムおよび／または銅を含んでよい。補強層は、１０μｍ〜１００μｍの層厚を有し、例えば銅および／またはニッケルを含んでよい。
層５０は、層４０に接触する部分５１を有する。図１に示した、パッケージされた電子デバイスの実施形態では、層５０の部分５１は、しっかりと隙間なく層４０に密着する。層４０は、部分４３の領域に切欠き４４を備え、この切欠き４４には、層５０の材料が入り込んでいる。これにより、層５０と支持部材７０との間の接続が形成される。層５０が金属材料から形成されており、ラミネート層４０の切欠き４４により、好ましくは同様に金属のフレーム７０に接続されている場合には、この点状の結合は電気接触を可能にする。支持部材７０が戴置された担体基板１０が適切な（接地）電位に接続されている場合には、カバー部材１００、特にカバー１００の導電性部分５０によって、チップに対して良好な電磁シールド効果が得られる。支持部材７０への層５０の周回する線状の結合は、さらに気密な、耐拡散性の封止が可能となる。
担体基板１０は、好ましくは、ＨＴＣＣセラミック（High Temperature Cofired Ceramics）またはＬＴＣＣセラミック（Low Temperature Cofired Ceramics）からなる構成体であり、全ての機能部材、特に底面、ビア、内部導体路、例えばＳＭＴ（表面実装技術）により形成されたはんだパッドおよび接触端子から、多層技術で形成され、一緒に焼結される。しかしながら、他の形成可能性も考えられる。例えば、担体基板には、回路基板の形態の有機担体が使用されてよい。
担体基板１０にばね装置２０および支持部材７０の構造体を取り付けるための可能な方法によれば、支持部材７０を担体基板１０に取り付けることができ、この場合、まず、下層（シード層）が全く平坦に支持基板１０にスパッタリングされる。続いて、下層のマスキング、およびマスク開口への、例えば銅および／またはニッケルの層析出が電解めっきにより行われる。続いてマスクが除去され、下層がエッチングにより取り除かれる。チップをできるだけ平坦に平面状に支持するために、例えば、フライス加工または研磨により機械的に支持部材７０の上面を後処理することができる。これにより、場合によっては後続のプロセスでの、特にアセンブリ段階における射出成形による被覆での、密閉性、および極めて高い耐圧性が既にある程度達成される。支持部材は、フレーム形状に形成されてよい。
ばね性のコンタクト素子２０は、フレーム７０と同様の方法で、好ましくは同じ工程で直接作製することができる。この場合、それぞれのばね装置２０の高さを明らかに超える高さが得られるように、２回目の層析出でフレーム７０をでさらに厚くすることが可能である。ばね性のコンタクト素子２０に適した材料は、例えば銅およびニッケルであり、全体の厚さは１０μｍ〜１００μｍの範囲である。チップへの接触方法に応じて、例えば、銀、パラジウム、金、亜鉛またはソルダレジストフィルムなどの他の層で補完してよい。
図２は、担体基板１０におけるばね装置２０の作製を示す。ばね装置２０を配置する担体基板１０の部分が示されている。まず、犠牲層２２０が担体基板１０に取り付けられ、この犠牲層が担体基板１０の一部にのみ配置されているようにパターン形成される。続いて、露出している担体基板１０および犠牲層２２０に下層（シード層）２１０が取り付けられる。下層２１０の取り付けは、スパッタリングにより行ってよい。これに続いて、めっきレジスト層２００が取り付けられ、図２に示すように、めっきレジスト層２００の２つの部分の間の領域が露出されるようにパターン形成される。この領域には、ばね部材２０の電解めっきによる析出が行われる。続いて、めっきレジスト層２００が除去される。この後に露出されているシード層２１０が除去される。フォトレジスト層２２０は、典型的には、１μｍ〜５０μｍの厚さを有してよい。犠牲層２２０は、ばねアーム２２のばね作用を得るために後のステップで除去することができる。犠牲層２２０は、ばね装置のコンタクト箇所２２の下方に残ることができるように、軟らかく形成されてよい。
デバイスの断面図において支持アーム２１とばねアーム２２とがずれているだけでなく、デバイスの平面図においても支持アームとばねアームとが、互いに側方にずれて配置されてよい。平面図では、支持アーム２１およびばねアーム２２は、好ましくは正確に直線状には配置されておらず、これにより、引っ張りおよび圧縮応力をばね装置によって、縦方向でより良好に緩和することができる。
１つの好ましい実施形態では、支持部材７０の高さは、犠牲層の厚さ、ばねアームの厚さ、および結合された状態のチップとばね装置との間の結合部材の厚さの合計にほぼ相当する。結合部材は、例えば、圧縮された金スタッドバンプまたは潰れたはんだボールであってもよい。結合部を形成した際の結合部材６０の高さの縮みが少なくとも犠牲層２２０の厚さに相当すると、特に好ましいことが判明した。この場合、チップ３０の取り付けの際に、ばね装置２０は弾性的に当接するまで、すなわち担体基板表面まで、押し下げられるが、これは、結合方法によっては有用であるか、または必要不可欠である。
図３は、パッケージされた電子デバイス２０００の実施形態を示す。図１の実施形態と同じ構成部品には、図３においても同じ符号を付す。図３に示した、パッケージされた電子デバイスの実施形態では、支持部材７０は、図１に示した実施形態と比較して小さな高さを有する。ばね装置２０よりも小さな高さを備える支持部材７０は、好ましくは、支持部材７０が事前に担体基板１０で前処理されるか、または用いられる方法は、支持部材７０の厚さに関する制限を有する。これに対して、支持部材７０が電解めっきによる析出によって形成される場合、ばねも形成される材料層だけで支持部材を形成する方が通常安価である。したがって、通常支持部材も、ほぼばね装置の厚さを有する。図３に示した、パッケージされたデバイスの実施形態では、チップ３０は、ばね装置２０のみによって保持される。チップは支持部材７０に載置されないので、支持部材の表面の水平化を省略することができる。
図４は、支持部材７０を備えていないパッケージされた電子デバイス３０００の実施形態を示す。その他の点では、同じ構成部品には図１および図３と同じ符号を付す。図４に示したデバイスの実施形態では、気密な封止が実現可能であり、この場合、層４０、例えばラミネート層は、外側領域では、担体基板１０、例えばセラミックを覆っておらず、層５０、例えば金属被覆層（めっき）がラミネート層４０に接続しており、支持基板の外側領域に配置されている。したがって、層５０は、ラミネート層４０の表面全体に接触する部分５１を有する。さらに、被覆層５０は、部分５１に接続する部分５２を有し、この部分５２は、担体基板１０に直接に載置されており、支持基板に接触している。担体基板１０における金属被覆層５０のスパッタリングおよび電解めっきによる析出により、気密な封止が実現可能である。
図５は、パッケージされたデバイス４０００の実施形態を示す。この実施形態では、チップの気密な、耐拡散性のカプセル化は行われない。ラミネート層およびラミネート層の上部に配置された金属被覆層からなるカバー部材を設けるかわりに、チップの上側３２の表面と側面３３の表面が厚いポリマー層１２０、例えば、グロブトップ層（Globtop-Schicht）に埋設されている。ポリマー層１２０は、例えば、ラミネート、スプレー、ディップまたはモールドによって取り付けることができ、この際に適切なプロセス管理により、ポリマー材料はチップ３０と担体基板１０との間の中空室にわずかにしか侵入しない。多層の構造を用いてもよい。例えば、ラミネート層には、中空室に対して保護する下層と、上部の充填層が設けられてよい。
例えば平行六面体状の部品外形を得るために、このようなポリマー層を、ラミネート層４０および金属被覆層５０からなるカバー部材１００と組み合せて使用してもよい。例えば高コントラストの刻印のために、他の機能層が追加されてよい。
製造コストを低く抑えるために、好ましくは、図１、図３、図４および図５に示した実施形態のいずれかによる多数のパッケージされたデバイスからなる平面状の配列が、一緒に処理され、処理が進んだ状態、または完全に完成した状態でようやく分割される。したがって、図１、図３および図４に示したカバーの構造を備えるパッケージされたデバイスは、高度に小型化され、効率のよい有用な製造方法を可能とする。
１０ 担体基板
２０ ばね装置
２１ 保持アーム
２２ ばねアーム
３０ チップ
４０ カバー部材の層
５０ カバー部材の被覆層
６０ 接続部材
７０ 支持部材／フレーム
８０ 金属の孔／ビア
９０ 導体路
１００ カバー部材
１１０ 外部接触端子
１２０ ポリマー層／グロブトップ層
２００ めっきレジスト層
２１０ 下層／シード層
２２０ フォトレジスト層
２０ ばね装置
２１ 保持アーム
２２ ばねアーム
３０ チップ
４０ カバー部材の層
５０ カバー部材の被覆層
６０ 接続部材
７０ 支持部材／フレーム
８０ 金属の孔／ビア
９０ 導体路
１００ カバー部材
１１０ 外部接触端子
１２０ ポリマー層／グロブトップ層
２００ めっきレジスト層
２１０ 下層／シード層
２２０ フォトレジスト層
Claims (15)
- パッケージされた電子デバイスであって、
担体基板（１０）と、
前記担体基板（１０）が配置されたばね装置（２０）と、
チップ（３０）であって、該チップ（３０）の第１の側（３１）で前記ばね装置（２０）に結合されたチップと、
前記担体基板（１０）に配置されたカバー部材（１００）とを備え、
前記カバー部材（１００）が、少なくとも、前記チップ（３０）の第１の側とは異なる第２の側で前記チップ（３０）に接触するようにチップ（３０）の上部に配置されている、パッケージされた電子デバイス。 - 請求項１に記載のパッケージされた電子デバイスにおいて、
前記担体基板（１０）に配置された支持部材（７０）を備え、
前記支持部材（７０）が、前記チップ（３０）の第１の側（３１）が少なくとも部分的に前記支持部材（７０）に載置されているように構成されている、パッケージされた電子デバイス。 - 請求項２に記載のパッケージされた電子デバイスにおいて、
前記チップ（３０）と前記ばね装置（２０）とを接続するための接続部材（６０）を備え、
前記ばね部材（２０）が、少なくとも１つの支持アーム（２１）と１つのばねアーム（２２）とを有し、
前記支持アーム（２１）が前記担体基板（１０）に配置されており、
前記ばねアーム（２２）の端部（Ｅ２２ａ）が、少なくとも１つの支持アーム（２１）に固定されており、ばねアームの別の端部（Ｅ２２ｂ）が前期担体基板（１０）の上に可動に配置されており、
前記支持部材（７０）が、担体基板の上の前記接続部材（６０）、前記ばねアーム（２２）および前記少なくとも１つの支持アーム（２１）の高さの合計に相当する高さを有する、パッケージされた電子デバイス。 - 請求項２または３に記載のパッケージされた電子デバイスにおいて、
前記チップ（３０）が、前記支持部材（７０）に可動に載置されている、パッケージされた電子デバイス。 - 請求項１から４までのいずれか一項に記載のパッケージされた電子デバイスにおいて、
前記カバー部材（１００）が、プラスチック材料からなる少なくとも１つの第１の層（４０）を備え、
前記第１の層（４０）が、前記チップ（３０）の少なくとも１つの第２の側（３２）で前記チップ（３０）に接触する第１の部分（４１）を有する、パッケージされた電子デバイス。 - 請求項５に記載のパッケージされた電子デバイスにおいて、
前記カバー部材の前記第１の層（４０）が、前記担体基板（１０）に配置された第２の部分（４２）を有する、パッケージされた電子デバイス。 - 請求項６に記載のパッケージされた電子デバイスにおいて、
前記カバー部材の前記第１の層（４０）が、支持部材（７０）に接触する第３の部分（４３）を備える、パッケージされた電子デバイス。 - 請求項５乃至７のいずれか一項に記載のパッケージされた電子デバイスにおいて、
前記カバー部材が、金属材料からなる少なくとも１つの第２の層（５０）を備え、
前記第２の層（５０）が、前記第１の層（４０）全体に接触する第１の部分（５１）を有する、パッケージされた電子デバイス。 - 請求項８に記載のパッケージされた電子デバイスにおいて、
前記カバー素子の前記第２の層（５０）が、前記担体基板（１０）に配置された第２の部分（５２）を有する、パッケージされた電子デバイス。 - 請求項８または９に記載のパッケージされた電子デバイスにおいて、
前記カバー部材の前記第１の層（４０）の前記第３の部分（４３）が切欠き（４４）を有し、
前記カバー部材の前記第２の層（５０）が前記支持部材（７０）に接触している、パッケージされた電子デバイス。 - 請求項１乃至１０のいずれか一項に記載のパッケージされた電子デバイスにおいて、
前記担体基板（１０）が、導電路（８０，９０）、およびデバイス（１０００）を接触させるための接触端子（１１０）を備え、
前記ばね装置（２０）がばね性の導電性のコンタクト素子として構成されており、該コンタクト素子が、前記担体基板（１０）の前記導電路（８０，９０）に結合されており、
前記チップ（３０）が、前記ばね装置（２０）、および前記担体基板（１０）の前記導電路（８０，９０）を介して前記担体基板の接触端子（１１０）に接続されている、パッケージされた電子デバイス。 - パッケージされた電子デバイスを作製するための方法であって、
担体基板（１０）を準備する工程と、
前記担体基板（１０）にばね装置（２０）を配置する工程と、
チップ（３０）を前記ばね装置（２０）に、該チップの第１の側（３１）が前記ばね装置（２０）に結合されるように、配置する工程と、
少なくとも１つの前記チップ（３０）の第１の側とは異なる第２の側（３２）で前記チップ（３０）に接触するように、カバー部材（１００）を前記チップ（３０）の上部に配置する工程とを含む、パッケージされた電子デバイスを作製するための方法。 - 請求項１２に記載の方法において、
以下のステップ（ａ）〜（ｃ）：
（ａ）前記担体基板（１０）への第１の層（２１）のスパッタリングおよび電解めっきによる析出のステップと、
（ｂ）前記第１の層（２１）の端部（Ｅ２１ａ）およびフォトレジスト（２００）への第２層（２２）のスパッタリングおよび電解めっきによる析出のステップと、
（ｃ）前記第２層（２２）の下方のフォトレジスト（２００）を除去するステップと
により前記担体基板（１０）に前記ばね装置（２０）を配置する工程を含む方法。 - 請求項１２または１３に記載の方法において、
以下のステップ（ａ）および（ｂ）：
（ａ）前記担体基板（１０）への第３の層（７０）のスパッタリングおよび電解めっきによる析出のステップと、
（ｂ）前記第３の層（７０）が前記チップ（３０）を載置するために適した平坦な表面を有するように、前記第３の層（７０）を機械的に後処理するステップと
により前記担体基板（１０）に支持部材（７０）を配置する工程を含む方法。 - 請求項１２乃至１４までのいずれか一項に記載の方法において、
次のステップ（ａ）および（ｂ）：
（ａ）前記チップ（３０）および前記担体基板（１０）に、プラスチック材料からなる薄膜（４０）を積層するステップと、
（ｂ）前記薄膜（４０）および前記薄膜（４０）に隣接する支持層（１０）に第４の層（５０）をスパッタリングし、電解めっきするステップと
により前記担体基板（１０）に前記カバー部材（１００）を配置する工程を含む方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010054782.4 | 2010-12-16 | ||
| DE102010054782A DE102010054782A1 (de) | 2010-12-16 | 2010-12-16 | Gehäustes elektrisches Bauelement |
| PCT/EP2011/070691 WO2012079927A1 (de) | 2010-12-16 | 2011-11-22 | Gehäustes elektrisches bauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013546193A true JP2013546193A (ja) | 2013-12-26 |
| JP5894186B2 JP5894186B2 (ja) | 2016-03-23 |
Family
ID=45023834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013543611A Active JP5894186B2 (ja) | 2010-12-16 | 2011-11-22 | パッケージされた電子デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9844128B2 (ja) |
| JP (1) | JP5894186B2 (ja) |
| KR (1) | KR101566597B1 (ja) |
| DE (1) | DE102010054782A1 (ja) |
| WO (1) | WO2012079927A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017517952A (ja) * | 2014-05-08 | 2017-06-29 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | マイクロフォンおよびマイクロフォンを製造するための方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010054782A1 (de) | 2010-12-16 | 2012-06-21 | Epcos Ag | Gehäustes elektrisches Bauelement |
| US9368458B2 (en) | 2013-07-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die-on-interposer assembly with dam structure and method of manufacturing the same |
| US9343431B2 (en) | 2013-07-10 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dam structure for enhancing joint yield in bonding processes |
| KR101538543B1 (ko) * | 2013-08-13 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| WO2015174993A1 (en) * | 2014-05-15 | 2015-11-19 | Intel Corporation | Molded composite enclosure for integrated circuit assembly |
| US10091887B2 (en) * | 2015-04-02 | 2018-10-02 | Tactotek Oy | Multi-material structure with embedded electronics |
| US20160297671A1 (en) | 2015-04-13 | 2016-10-13 | Epcos Ag | MEMS Sensor Component |
| JP6624407B2 (ja) * | 2015-09-30 | 2019-12-25 | Tdk株式会社 | 弾性的に取り付けられた、ダンピング部を有するセンサ構成体 |
| DE102015122434A1 (de) * | 2015-12-21 | 2017-06-22 | Snaptrack, Inc. | MEMS Bauelement |
| US10141245B2 (en) * | 2016-08-24 | 2018-11-27 | Qorvo Us, Inc. | High-power acoustic device with improved performance |
| CN109935668B (zh) * | 2017-12-19 | 2021-08-24 | 英属开曼群岛商錼创科技股份有限公司 | 微型元件结构 |
| DE102018104279A1 (de) | 2018-02-26 | 2019-08-29 | Tdk Electronics Ag | Elektronische Vorrichtung |
| US10741501B1 (en) * | 2018-10-22 | 2020-08-11 | Keysight Technologies, Inc. | Systems and methods for sheathing electronic components |
| DE102019130209A1 (de) | 2019-11-08 | 2021-05-12 | Tdk Corporation | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung |
| KR20210092122A (ko) * | 2020-01-14 | 2021-07-23 | 파워테크 테크놀로지 인코포레이티드 | 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법 |
| DE102020207799A1 (de) | 2020-06-24 | 2021-12-30 | Robert Bosch Gesellschaft mit beschränkter Haftung | MEMS-Modul |
| TWI753825B (zh) * | 2021-05-11 | 2022-01-21 | 財團法人工業技術研究院 | 微型元件結構及顯示裝置 |
| CN114068693A (zh) * | 2021-11-15 | 2022-02-18 | 深圳市盟科电子科技有限公司 | 一种可靠型贴片三极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004537178A (ja) * | 2001-07-27 | 2004-12-09 | エプコス アクチエンゲゼルシャフト | 構成素子を気密封止するための方法 |
| JP2005536879A (ja) * | 2002-08-22 | 2005-12-02 | エプコス アクチエンゲゼルシャフト | 封止された電子構成素子および該電子構成素子を製造するための方法 |
| US20060032050A1 (en) * | 2001-08-29 | 2006-02-16 | Canella Robert L | Methods of forming a contact array in situ on a substrate |
| JP2006066808A (ja) * | 2004-08-30 | 2006-03-09 | Sharp Corp | 電極気密封止を用いた高信頼性半導体装置 |
| JP2009539235A (ja) * | 2006-05-30 | 2009-11-12 | エプコス アクチエンゲゼルシャフト | フリップチップ素子及びその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5772451A (en) * | 1993-11-16 | 1998-06-30 | Form Factor, Inc. | Sockets for electronic components and methods of connecting to electronic components |
| DE69723976T2 (de) | 1996-05-17 | 2004-06-09 | Formfactor, Inc., Livermore | Einbrennen und testen eines halbleiterwafers |
| EP1321978B1 (en) * | 1996-05-17 | 2010-02-17 | FormFactor, Inc. | Contact structure |
| DE19806818C1 (de) | 1998-02-18 | 1999-11-04 | Siemens Matsushita Components | Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements |
| FR2799883B1 (fr) * | 1999-10-15 | 2003-05-30 | Thomson Csf | Procede d'encapsulation de composants electroniques |
| DE10016132A1 (de) | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
| US6290510B1 (en) * | 2000-07-27 | 2001-09-18 | Xerox Corporation | Spring structure with self-aligned release material |
| JP3826875B2 (ja) | 2002-10-29 | 2006-09-27 | セイコーエプソン株式会社 | 圧電デバイスおよびその製造方法 |
| US6920689B2 (en) * | 2002-12-06 | 2005-07-26 | Formfactor, Inc. | Method for making a socket to perform testing on integrated circuits |
| DE10329329B4 (de) * | 2003-06-30 | 2005-08-18 | Siemens Ag | Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung |
| US7239023B2 (en) * | 2003-09-24 | 2007-07-03 | Tai-Saw Technology Co., Ltd. | Package assembly for electronic device |
| US8102657B2 (en) * | 2003-12-02 | 2012-01-24 | Super Talent Electronics, Inc. | Single shot molding method for COB USB/EUSB devices with contact pad ribs |
| US20060197232A1 (en) | 2005-02-25 | 2006-09-07 | National University Of Singapore | Planar microspring integrated circuit chip interconnection to next level |
| KR100691160B1 (ko) * | 2005-05-06 | 2007-03-09 | 삼성전기주식회사 | 적층형 표면탄성파 패키지 및 그 제조방법 |
| DE102005046008B4 (de) * | 2005-09-26 | 2007-05-24 | Infineon Technologies Ag | Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben |
| DE102005050398A1 (de) * | 2005-10-20 | 2007-04-26 | Epcos Ag | Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung |
| DE102006046292B9 (de) * | 2006-09-29 | 2014-04-30 | Epcos Ag | Bauelement mit MEMS-Mikrofon und Verfahren zur Herstellung |
| US20090140433A1 (en) * | 2007-11-30 | 2009-06-04 | Alces Technology, Inc. | MEMS chip-to-chip interconnects |
| JP2009239235A (ja) | 2008-03-28 | 2009-10-15 | Komaden:Kk | Ｌｅｄモジュール及びｌｅｄ表示装置 |
| DE102010054782A1 (de) | 2010-12-16 | 2012-06-21 | Epcos Ag | Gehäustes elektrisches Bauelement |
-
2010
- 2010-12-16 DE DE102010054782A patent/DE102010054782A1/de active Pending
-
2011
- 2011-11-22 JP JP2013543611A patent/JP5894186B2/ja active Active
- 2011-11-22 WO PCT/EP2011/070691 patent/WO2012079927A1/de active Application Filing
- 2011-11-22 KR KR1020137018314A patent/KR101566597B1/ko active IP Right Grant
- 2011-11-22 US US13/994,091 patent/US9844128B2/en active Active
-
2017
- 2017-10-27 US US15/796,181 patent/US10154582B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004537178A (ja) * | 2001-07-27 | 2004-12-09 | エプコス アクチエンゲゼルシャフト | 構成素子を気密封止するための方法 |
| US20060032050A1 (en) * | 2001-08-29 | 2006-02-16 | Canella Robert L | Methods of forming a contact array in situ on a substrate |
| JP2005536879A (ja) * | 2002-08-22 | 2005-12-02 | エプコス アクチエンゲゼルシャフト | 封止された電子構成素子および該電子構成素子を製造するための方法 |
| JP2006066808A (ja) * | 2004-08-30 | 2006-03-09 | Sharp Corp | 電極気密封止を用いた高信頼性半導体装置 |
| JP2009539235A (ja) * | 2006-05-30 | 2009-11-12 | エプコス アクチエンゲゼルシャフト | フリップチップ素子及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017517952A (ja) * | 2014-05-08 | 2017-06-29 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | マイクロフォンおよびマイクロフォンを製造するための方法 |
| US10117027B2 (en) | 2014-05-08 | 2018-10-30 | Tdk Corporation | Microphone and method for producing a microphone |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102010054782A1 (de) | 2012-06-21 |
| US20140036466A1 (en) | 2014-02-06 |
| WO2012079927A1 (de) | 2012-06-21 |
| KR20130103600A (ko) | 2013-09-23 |
| JP5894186B2 (ja) | 2016-03-23 |
| US10154582B2 (en) | 2018-12-11 |
| US9844128B2 (en) | 2017-12-12 |
| US20180054886A1 (en) | 2018-02-22 |
| KR101566597B1 (ko) | 2015-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5894186B2 (ja) | パッケージされた電子デバイス | |
| US6953985B2 (en) | Wafer level MEMS packaging | |
| JP5763682B2 (ja) | Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法 | |
| US8169041B2 (en) | MEMS package and method for the production thereof | |
| JP5054703B2 (ja) | Ｍｅｍｓマイクロフォン、ｍｅｍｓマイクロフォンの製造方法およびｍｅｍｓマイクロフォンの組み込み方法 | |
| JP4838732B2 (ja) | 電気的構成素子および製造方法 | |
| US7673386B2 (en) | Flip-chip component production method | |
| US20040016995A1 (en) | MEMS control chip integration | |
| JP4299126B2 (ja) | 構成素子を気密封止するための方法 | |
| US6710682B2 (en) | Surface acoustic wave device, method for producing the same, and circuit module using the same | |
| US7202552B2 (en) | MEMS package using flexible substrates, and method thereof | |
| US7436054B2 (en) | MEMS microphone with a stacked PCB package and method of producing the same | |
| JP4971158B2 (ja) | 支持体基板を備えた構成素子装置 | |
| JP4134893B2 (ja) | 電子素子パッケージ | |
| US8022594B2 (en) | Surface acoustic wave device | |
| EP1020908A1 (en) | Resin-sealed surface mounting type electronic parts | |
| JP2018506171A (ja) | 簡易に製造可能な電気部品及び電気部品の製造方法 | |
| JP4556637B2 (ja) | 機能素子体 | |
| US9253886B2 (en) | Module and production method | |
| CN110223962A (zh) | 封装的半导体器件以及用于制造封装的半导体器件的方法 | |
| JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
| JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140521 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140821 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5894186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |