JP2013546193A - パッケージされた電子デバイス - Google Patents

パッケージされた電子デバイス Download PDF

Info

Publication number
JP2013546193A
JP2013546193A JP2013543611A JP2013543611A JP2013546193A JP 2013546193 A JP2013546193 A JP 2013546193A JP 2013543611 A JP2013543611 A JP 2013543611A JP 2013543611 A JP2013543611 A JP 2013543611A JP 2013546193 A JP2013546193 A JP 2013546193A
Authority
JP
Japan
Prior art keywords
layer
carrier substrate
electronic device
chip
packaged electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013543611A
Other languages
English (en)
Other versions
JP5894186B2 (ja
Inventor
ヴォルフガング パール,
ユルゲン ポルトマン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2013546193A publication Critical patent/JP2013546193A/ja
Application granted granted Critical
Publication of JP5894186B2 publication Critical patent/JP5894186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

パッケージされた電子デバイスは、担体基板(10)と、担体基板(10)が配置されたばね装置(20)と、チップ(30)であって、チップ(30)の第1の側(31)で前記ばね装置(20)に結合されたチップと、担体基板(10)に配置されたカバー部材(100)とを備える。カバー部材(100)が、カバー部材(100)が少なくとも1つの、前記チップ(30)の第1の側とは異なる第2の側で前記チップ(30)に接触するようにチップ(30)の上部に配置されている。デバイスは、所要スペースがわずかであり、周囲の影響に対して高い密閉性を有する。
【選択図】図1

Description

本発明は、パッケージされたデバイスであって、ハウジングの内部のチップに対する熱機械的応力負荷が減じられるデバイスに関する。さらに本発明は応力を低減する、チップのパッケージングの方法に関する。
パッケージされた素子は、内部にチップを備え、チップは集積回路を含んでいるか、またはその上に、例えば音響波を発生する金属構造体が配置されている。一般に、チップは担体基板に配置されており、ハウジングによって取り囲まれている。多くの場合、チップの熱膨張係数は担体基板およびハウジングの材料の熱膨張係数とは異なっている。これにより、温度変化に伴いチップと担体基板との間の内部の電気的接続部に機械的負荷が生じ、負荷の強さによってはデバイスが故障してしまう場合がある。さらに温度による応力または、例えば、回路基板(Leiterplatte)を介してもたらされる外部からの力学的張力が、例えば、電気的特性の敏感なチップである、MEMS(微小電気機械システム)センサ、表面波(SAW)/体積波(BAW)フィルタ、または水晶/シリコン共振器に受け入れ難い影響を及ぼす。
このような種類の敏感なチップは、多くの場合、セラミックまたはポリマー材料から形成された中空ハウジングの内部に組み込まれる。デバイスは、次いで金属カバーによって、接着、はんだ付けまたは溶接を用いて封止することができる。このようなパッケージデバイスの構造では、達成可能な小型化に限界がある。
したがって、応力に対しより敏感でない部品は、多くの場合、支持部材、例えば、枠構造体(リードフレーム)もしくはパネルに接着され、支持部材と電気的に接触され、熱硬化性樹脂の成形材によって直接に被覆される。しかしながら、このような構造では、内部で熱機械的に整合していない材料による応力伝達および敏感なチップへの外部からの応力伝達が、妨げられることなしに行われ、これにより、構成部品の電気的パラメータの確度および再現性が劣化する。特に、温度サイクルでチップの動作有効性に関する信頼性の問題が生じる。
パッケージされた電子デバイスにおいて、デバイスのチップに熱機械的負荷により加えられる応力が低減されたデバイスを提供することが望ましい。さらに、パッケージされた電子デバイスを製造するための、熱機械的負荷によりケーシングの内部のチップに加えられる応力が低減される方法を提供することが望ましい。
パッケージされた電子デバイスは、担体基板と、この担体基板の上に配設されたばね装置と、第1の側でこのばね装置に結合されたチップと、担体基板の上に配置されたカバー部材とを含む。カバー部材は、カバー部材がチップの少なくとも第1の側とは異なる第2の側でチップに接触するようにチップの上部に配置されている。
デバイスは、所要スペースがわずかであり、周囲の影響に対して高い密閉性を備える。セラミックからなる担体基板、および金属からなる層を備えるカバー部材を使用した場合に、チップの周囲に連続した金属‐もしくはセラミック被覆を継ぎ目なく実現することができる。この場合、特にセラミックと金属との間の移行部が堅固に、密閉されて結合されていることが重要である。このような結合は、例えばスパッタ処理によって実現することができる。
パッケージされた電子デバイスを作製するための方法は、担体基板の準備を含む。担体基板にはばね装置が配置される。ばね装置にはチップが配置され、この場合、チップの第1の側がばね装置に結合される。チップの上部にはカバー部材が配置され、この場合、カバー部材はチップの第1の側とは異なる少なくとも第2の側でチップに接触する。
パッケージされた電子デバイスおよびパッケージされた電子デバイスを作製する方法の他の実施形態が従属請求項に記載されている。
以下に、本発明の実施例を示す図面に基づいて本発明を詳細に説明する。
熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの第1実施形態を示す図である。 チップの接触のためのコンタクト素子であるばね装置の拡大図である。 熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの別の実施形態を示す図である。 熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの別の実施形態を示す図である。 熱機械的な負荷によりチップに加えられる応力が低減される、パッケージされた電子デバイスの別の実施形態を示す図である。
図1は、担体基板10を備える、パッケージされた電子デバイス1000の実施形態を示し、この担体基板の上に、チップ30が配置されている。チップは、例えば基板を含んでよく、この基板内または基板上には、集積回路が含まれる。表面波‐または体積波‐デバイスの場合には、チップ30は、例えば担体基板を備えてよく、この担体基板の上には、音響的な表面波または体積波を励起するための金属構造体が配置されている。チップ30は、ばね装置20の上に配置されている。チップは、例えば、フリップチップ実装によってばね装置に取り付けられてよい。ばね装置は、ばね性のある導電性のコンタクト素子として形成されており、このばね装置を介して、チップのコンタクト面は、信号を印可もしくは取り出すために電子デバイスの外部接触端子110に接続されている。担体基板は、下側にチップ30を外部接触させるための接触端子110を備える多層担体として形成されてよい。図1の実施例では、担体基板10は、導電性材料、例えば金属により被覆または充填された孔80、いわゆる「ビア」を含む。孔80は、互いにずれて配置されている。ビア80を接続するために、担体基板の内部に導体路90が配置されている。
素子の内部に向いた担体基板の上面には、ばね装置20が配置されており、ばね装置20は、ばね性の保持部としての機能の他に、チップのためのばね性コンタクト素子としての機能を有する。2つのばね装置はそれぞれ、ビア80の上部に配置された層21を備える。ばね装置20の他のそれぞれの層22は、その端部E22aで層21に接続されている。層22の別の端部E22bは担体基板の上方で自由に可動に配置されている。したがって、層22は、ばね装置20のばねアームを形成しており、このばねアームは層21の上の端部E22aに配置され、層21は、ばねアームのための保持アームとしての役割を果たす。
チップ30のコンタクト面は、それぞれ接続部材60を介してそれぞれのばね装置20、特にばね装置22のばねアームに接続されている。チップ30がフリップチップ実装によってバネ性のコンタクト素子20に取り付けられている場合には、接続部材60は、例えば、はんだバンプ、はんだ付けされた金属柱(ピラー)、金スタッドバンプ、または導電性接着剤バンプとして形成されてよい。
図1に示した、パッケージされた電子デバイス1000の実施形態では、担体基板10の上に支持部材70が配置されている。支持部材70は、パッケージされた素子のフレームとして構成されてよく、チップの周りに戴置される。このフレームは、担体の一部であってよい。好ましい実施形態では、支持部材は金属からなる材料を備え、付加的なプロセスで担体基板の上に形成することができる。
チップ30の上にはカバー部材100が配置されており、このカバー部材は、チップ30に少なくとも一つの面32で接触している。パッケージされた電子デバイスの図1に示した実施形態では、カバー部材は、全部で5つの主表面で、特に上面32および側面33の表面で、チップに接触している。カバー部材100は、ラミネート層(Laminatschicht)として形成された層40を備えてよい。ラミネート層40は、深絞り加工によりチップの表面に密着され、続いて硬化されたポリマー薄膜、特に「Bステージ」材料であってよい。
層40は、この層40の部分41がチップ30の上面32および側面33の表面に接触するように形成されてよい。層40の部分41は、チップ30の上面32および側面33の表面に直接に密着されてよい。好ましい実施形態では、カバー部材の層40は、チップの上面32および側面33の表面全体に接触している。層40の別の部分42は担体基板に配置されている。部分41と部分42との間に、層40は、支持部材70に接触する部分43を備えている。したがって、層40は、部分42の領域で担体基板に接触し、部分43で支持部材70に密着している。
カバー100は、層40の上部に配置された別の層50を備える。層50は、例えば、薄い、例えばスパッタリングされた下層(シード層)と、下層に電解めっきにより析出された補強層とからなる層配列として構成されてよい。シード層は、例えば、0.1μm〜2μmの厚さを有してよい。シード層は、チタン、タングステン、クロムおよび/または銅を含んでよい。補強層は、10μm〜100μmの層厚を有し、例えば銅および/またはニッケルを含んでよい。
層50は、層40に接触する部分51を有する。図1に示した、パッケージされた電子デバイスの実施形態では、層50の部分51は、しっかりと隙間なく層40に密着する。層40は、部分43の領域に切欠き44を備え、この切欠き44には、層50の材料が入り込んでいる。これにより、層50と支持部材70との間の接続が形成される。層50が金属材料から形成されており、ラミネート層40の切欠き44により、好ましくは同様に金属のフレーム70に接続されている場合には、この点状の結合は電気接触を可能にする。支持部材70が戴置された担体基板10が適切な(接地)電位に接続されている場合には、カバー部材100、特にカバー100の導電性部分50によって、チップに対して良好な電磁シールド効果が得られる。支持部材70への層50の周回する線状の結合は、さらに気密な、耐拡散性の封止が可能となる。
担体基板10は、好ましくは、HTCCセラミック(High Temperature Cofired Ceramics)またはLTCCセラミック(Low Temperature Cofired Ceramics)からなる構成体であり、全ての機能部材、特に底面、ビア、内部導体路、例えばSMT(表面実装技術)により形成されたはんだパッドおよび接触端子から、多層技術で形成され、一緒に焼結される。しかしながら、他の形成可能性も考えられる。例えば、担体基板には、回路基板の形態の有機担体が使用されてよい。
担体基板10にばね装置20および支持部材70の構造体を取り付けるための可能な方法によれば、支持部材70を担体基板10に取り付けることができ、この場合、まず、下層(シード層)が全く平坦に支持基板10にスパッタリングされる。続いて、下層のマスキング、およびマスク開口への、例えば銅および/またはニッケルの層析出が電解めっきにより行われる。続いてマスクが除去され、下層がエッチングにより取り除かれる。チップをできるだけ平坦に平面状に支持するために、例えば、フライス加工または研磨により機械的に支持部材70の上面を後処理することができる。これにより、場合によっては後続のプロセスでの、特にアセンブリ段階における射出成形による被覆での、密閉性、および極めて高い耐圧性が既にある程度達成される。支持部材は、フレーム形状に形成されてよい。
ばね性のコンタクト素子20は、フレーム70と同様の方法で、好ましくは同じ工程で直接作製することができる。この場合、それぞれのばね装置20の高さを明らかに超える高さが得られるように、2回目の層析出でフレーム70をでさらに厚くすることが可能である。ばね性のコンタクト素子20に適した材料は、例えば銅およびニッケルであり、全体の厚さは10μm〜100μmの範囲である。チップへの接触方法に応じて、例えば、銀、パラジウム、金、亜鉛またはソルダレジストフィルムなどの他の層で補完してよい。
図2は、担体基板10におけるばね装置20の作製を示す。ばね装置20を配置する担体基板10の部分が示されている。まず、犠牲層220が担体基板10に取り付けられ、この犠牲層が担体基板10の一部にのみ配置されているようにパターン形成される。続いて、露出している担体基板10および犠牲層220に下層(シード層)210が取り付けられる。下層210の取り付けは、スパッタリングにより行ってよい。これに続いて、めっきレジスト層200が取り付けられ、図2に示すように、めっきレジスト層200の2つの部分の間の領域が露出されるようにパターン形成される。この領域には、ばね部材20の電解めっきによる析出が行われる。続いて、めっきレジスト層200が除去される。この後に露出されているシード層210が除去される。フォトレジスト層220は、典型的には、1μm〜50μmの厚さを有してよい。犠牲層220は、ばねアーム22のばね作用を得るために後のステップで除去することができる。犠牲層220は、ばね装置のコンタクト箇所22の下方に残ることができるように、軟らかく形成されてよい。
デバイスの断面図において支持アーム21とばねアーム22とがずれているだけでなく、デバイスの平面図においても支持アームとばねアームとが、互いに側方にずれて配置されてよい。平面図では、支持アーム21およびばねアーム22は、好ましくは正確に直線状には配置されておらず、これにより、引っ張りおよび圧縮応力をばね装置によって、縦方向でより良好に緩和することができる。
1つの好ましい実施形態では、支持部材70の高さは、犠牲層の厚さ、ばねアームの厚さ、および結合された状態のチップとばね装置との間の結合部材の厚さの合計にほぼ相当する。結合部材は、例えば、圧縮された金スタッドバンプまたは潰れたはんだボールであってもよい。結合部を形成した際の結合部材60の高さの縮みが少なくとも犠牲層220の厚さに相当すると、特に好ましいことが判明した。この場合、チップ30の取り付けの際に、ばね装置20は弾性的に当接するまで、すなわち担体基板表面まで、押し下げられるが、これは、結合方法によっては有用であるか、または必要不可欠である。
図3は、パッケージされた電子デバイス2000の実施形態を示す。図1の実施形態と同じ構成部品には、図3においても同じ符号を付す。図3に示した、パッケージされた電子デバイスの実施形態では、支持部材70は、図1に示した実施形態と比較して小さな高さを有する。ばね装置20よりも小さな高さを備える支持部材70は、好ましくは、支持部材70が事前に担体基板10で前処理されるか、または用いられる方法は、支持部材70の厚さに関する制限を有する。これに対して、支持部材70が電解めっきによる析出によって形成される場合、ばねも形成される材料層だけで支持部材を形成する方が通常安価である。したがって、通常支持部材も、ほぼばね装置の厚さを有する。図3に示した、パッケージされたデバイスの実施形態では、チップ30は、ばね装置20のみによって保持される。チップは支持部材70に載置されないので、支持部材の表面の水平化を省略することができる。
図4は、支持部材70を備えていないパッケージされた電子デバイス3000の実施形態を示す。その他の点では、同じ構成部品には図1および図3と同じ符号を付す。図4に示したデバイスの実施形態では、気密な封止が実現可能であり、この場合、層40、例えばラミネート層は、外側領域では、担体基板10、例えばセラミックを覆っておらず、層50、例えば金属被覆層(めっき)がラミネート層40に接続しており、支持基板の外側領域に配置されている。したがって、層50は、ラミネート層40の表面全体に接触する部分51を有する。さらに、被覆層50は、部分51に接続する部分52を有し、この部分52は、担体基板10に直接に載置されており、支持基板に接触している。担体基板10における金属被覆層50のスパッタリングおよび電解めっきによる析出により、気密な封止が実現可能である。
図5は、パッケージされたデバイス4000の実施形態を示す。この実施形態では、チップの気密な、耐拡散性のカプセル化は行われない。ラミネート層およびラミネート層の上部に配置された金属被覆層からなるカバー部材を設けるかわりに、チップの上側32の表面と側面33の表面が厚いポリマー層120、例えば、グロブトップ層(Globtop-Schicht)に埋設されている。ポリマー層120は、例えば、ラミネート、スプレー、ディップまたはモールドによって取り付けることができ、この際に適切なプロセス管理により、ポリマー材料はチップ30と担体基板10との間の中空室にわずかにしか侵入しない。多層の構造を用いてもよい。例えば、ラミネート層には、中空室に対して保護する下層と、上部の充填層が設けられてよい。
例えば平行六面体状の部品外形を得るために、このようなポリマー層を、ラミネート層40および金属被覆層50からなるカバー部材100と組み合せて使用してもよい。例えば高コントラストの刻印のために、他の機能層が追加されてよい。
製造コストを低く抑えるために、好ましくは、図1、図3、図4および図5に示した実施形態のいずれかによる多数のパッケージされたデバイスからなる平面状の配列が、一緒に処理され、処理が進んだ状態、または完全に完成した状態でようやく分割される。したがって、図1、図3および図4に示したカバーの構造を備えるパッケージされたデバイスは、高度に小型化され、効率のよい有用な製造方法を可能とする。
10 担体基板
20 ばね装置
21 保持アーム
22 ばねアーム
30 チップ
40 カバー部材の層
50 カバー部材の被覆層
60 接続部材
70 支持部材/フレーム
80 金属の孔/ビア
90 導体路
100 カバー部材
110 外部接触端子
120 ポリマー層/グロブトップ層
200 めっきレジスト層
210 下層/シード層
220 フォトレジスト層

Claims (15)

  1. パッケージされた電子デバイスであって、
    担体基板(10)と、
    前記担体基板(10)が配置されたばね装置(20)と、
    チップ(30)であって、該チップ(30)の第1の側(31)で前記ばね装置(20)に結合されたチップと、
    前記担体基板(10)に配置されたカバー部材(100)とを備え、
    前記カバー部材(100)が、少なくとも、前記チップ(30)の第1の側とは異なる第2の側で前記チップ(30)に接触するようにチップ(30)の上部に配置されている、パッケージされた電子デバイス。
  2. 請求項1に記載のパッケージされた電子デバイスにおいて、
    前記担体基板(10)に配置された支持部材(70)を備え、
    前記支持部材(70)が、前記チップ(30)の第1の側(31)が少なくとも部分的に前記支持部材(70)に載置されているように構成されている、パッケージされた電子デバイス。
  3. 請求項2に記載のパッケージされた電子デバイスにおいて、
    前記チップ(30)と前記ばね装置(20)とを接続するための接続部材(60)を備え、
    前記ばね部材(20)が、少なくとも1つの支持アーム(21)と1つのばねアーム(22)とを有し、
    前記支持アーム(21)が前記担体基板(10)に配置されており、
    前記ばねアーム(22)の端部(E22a)が、少なくとも1つの支持アーム(21)に固定されており、ばねアームの別の端部(E22b)が前期担体基板(10)の上に可動に配置されており、
    前記支持部材(70)が、担体基板の上の前記接続部材(60)、前記ばねアーム(22)および前記少なくとも1つの支持アーム(21)の高さの合計に相当する高さを有する、パッケージされた電子デバイス。
  4. 請求項2または3に記載のパッケージされた電子デバイスにおいて、
    前記チップ(30)が、前記支持部材(70)に可動に載置されている、パッケージされた電子デバイス。
  5. 請求項1から4までのいずれか一項に記載のパッケージされた電子デバイスにおいて、
    前記カバー部材(100)が、プラスチック材料からなる少なくとも1つの第1の層(40)を備え、
    前記第1の層(40)が、前記チップ(30)の少なくとも1つの第2の側(32)で前記チップ(30)に接触する第1の部分(41)を有する、パッケージされた電子デバイス。
  6. 請求項5に記載のパッケージされた電子デバイスにおいて、
    前記カバー部材の前記第1の層(40)が、前記担体基板(10)に配置された第2の部分(42)を有する、パッケージされた電子デバイス。
  7. 請求項6に記載のパッケージされた電子デバイスにおいて、
    前記カバー部材の前記第1の層(40)が、支持部材(70)に接触する第3の部分(43)を備える、パッケージされた電子デバイス。
  8. 請求項5乃至7のいずれか一項に記載のパッケージされた電子デバイスにおいて、
    前記カバー部材が、金属材料からなる少なくとも1つの第2の層(50)を備え、
    前記第2の層(50)が、前記第1の層(40)全体に接触する第1の部分(51)を有する、パッケージされた電子デバイス。
  9. 請求項8に記載のパッケージされた電子デバイスにおいて、
    前記カバー素子の前記第2の層(50)が、前記担体基板(10)に配置された第2の部分(52)を有する、パッケージされた電子デバイス。
  10. 請求項8または9に記載のパッケージされた電子デバイスにおいて、
    前記カバー部材の前記第1の層(40)の前記第3の部分(43)が切欠き(44)を有し、
    前記カバー部材の前記第2の層(50)が前記支持部材(70)に接触している、パッケージされた電子デバイス。
  11. 請求項1乃至10のいずれか一項に記載のパッケージされた電子デバイスにおいて、
    前記担体基板(10)が、導電路(80,90)、およびデバイス(1000)を接触させるための接触端子(110)を備え、
    前記ばね装置(20)がばね性の導電性のコンタクト素子として構成されており、該コンタクト素子が、前記担体基板(10)の前記導電路(80,90)に結合されており、
    前記チップ(30)が、前記ばね装置(20)、および前記担体基板(10)の前記導電路(80,90)を介して前記担体基板の接触端子(110)に接続されている、パッケージされた電子デバイス。
  12. パッケージされた電子デバイスを作製するための方法であって、
    担体基板(10)を準備する工程と、
    前記担体基板(10)にばね装置(20)を配置する工程と、
    チップ(30)を前記ばね装置(20)に、該チップの第1の側(31)が前記ばね装置(20)に結合されるように、配置する工程と、
    少なくとも1つの前記チップ(30)の第1の側とは異なる第2の側(32)で前記チップ(30)に接触するように、カバー部材(100)を前記チップ(30)の上部に配置する工程とを含む、パッケージされた電子デバイスを作製するための方法。
  13. 請求項12に記載の方法において、
    以下のステップ(a)〜(c):
    (a)前記担体基板(10)への第1の層(21)のスパッタリングおよび電解めっきによる析出のステップと、
    (b)前記第1の層(21)の端部(E21a)およびフォトレジスト(200)への第2層(22)のスパッタリングおよび電解めっきによる析出のステップと、
    (c)前記第2層(22)の下方のフォトレジスト(200)を除去するステップと
    により前記担体基板(10)に前記ばね装置(20)を配置する工程を含む方法。
  14. 請求項12または13に記載の方法において、
    以下のステップ(a)および(b):
    (a)前記担体基板(10)への第3の層(70)のスパッタリングおよび電解めっきによる析出のステップと、
    (b)前記第3の層(70)が前記チップ(30)を載置するために適した平坦な表面を有するように、前記第3の層(70)を機械的に後処理するステップと
    により前記担体基板(10)に支持部材(70)を配置する工程を含む方法。
  15. 請求項12乃至14までのいずれか一項に記載の方法において、
    次のステップ(a)および(b):
    (a)前記チップ(30)および前記担体基板(10)に、プラスチック材料からなる薄膜(40)を積層するステップと、
    (b)前記薄膜(40)および前記薄膜(40)に隣接する支持層(10)に第4の層(50)をスパッタリングし、電解めっきするステップと
    により前記担体基板(10)に前記カバー部材(100)を配置する工程を含む方法。
JP2013543611A 2010-12-16 2011-11-22 パッケージされた電子デバイス Active JP5894186B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010054782A DE102010054782A1 (de) 2010-12-16 2010-12-16 Gehäustes elektrisches Bauelement
DE102010054782.4 2010-12-16
PCT/EP2011/070691 WO2012079927A1 (de) 2010-12-16 2011-11-22 Gehäustes elektrisches bauelement

Publications (2)

Publication Number Publication Date
JP2013546193A true JP2013546193A (ja) 2013-12-26
JP5894186B2 JP5894186B2 (ja) 2016-03-23

Family

ID=45023834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543611A Active JP5894186B2 (ja) 2010-12-16 2011-11-22 パッケージされた電子デバイス

Country Status (5)

Country Link
US (2) US9844128B2 (ja)
JP (1) JP5894186B2 (ja)
KR (1) KR101566597B1 (ja)
DE (1) DE102010054782A1 (ja)
WO (1) WO2012079927A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517952A (ja) * 2014-05-08 2017-06-29 エプコス アクチエンゲゼルシャフトEpcos Ag マイクロフォンおよびマイクロフォンを製造するための方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010054782A1 (de) 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
US9343431B2 (en) 2013-07-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam structure for enhancing joint yield in bonding processes
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2015174993A1 (en) * 2014-05-15 2015-11-19 Intel Corporation Molded composite enclosure for integrated circuit assembly
US10091887B2 (en) * 2015-04-02 2018-10-02 Tactotek Oy Multi-material structure with embedded electronics
US20160297671A1 (en) 2015-04-13 2016-10-13 Epcos Ag MEMS Sensor Component
JP6624407B2 (ja) * 2015-09-30 2019-12-25 Tdk株式会社 弾性的に取り付けられた、ダンピング部を有するセンサ構成体
DE102015122434A1 (de) * 2015-12-21 2017-06-22 Snaptrack, Inc. MEMS Bauelement
US10141245B2 (en) * 2016-08-24 2018-11-27 Qorvo Us, Inc. High-power acoustic device with improved performance
CN109935576B (zh) * 2017-12-19 2023-05-30 英属开曼群岛商錼创科技股份有限公司 微型元件结构
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
US10741501B1 (en) * 2018-10-22 2020-08-11 Keysight Technologies, Inc. Systems and methods for sheathing electronic components
DE102019130209A1 (de) 2019-11-08 2021-05-12 Tdk Corporation Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
KR20210092122A (ko) * 2020-01-14 2021-07-23 파워테크 테크놀로지 인코포레이티드 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법
DE102020207799A1 (de) 2020-06-24 2021-12-30 Robert Bosch Gesellschaft mit beschränkter Haftung MEMS-Modul
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
CN114068693A (zh) * 2021-11-15 2022-02-18 深圳市盟科电子科技有限公司 一种可靠型贴片三极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537178A (ja) * 2001-07-27 2004-12-09 エプコス アクチエンゲゼルシャフト 構成素子を気密封止するための方法
JP2005536879A (ja) * 2002-08-22 2005-12-02 エプコス アクチエンゲゼルシャフト 封止された電子構成素子および該電子構成素子を製造するための方法
US20060032050A1 (en) * 2001-08-29 2006-02-16 Canella Robert L Methods of forming a contact array in situ on a substrate
JP2006066808A (ja) * 2004-08-30 2006-03-09 Sharp Corp 電極気密封止を用いた高信頼性半導体装置
JP2009539235A (ja) * 2006-05-30 2009-11-12 エプコス アクチエンゲゼルシャフト フリップチップ素子及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
DE69723976T2 (de) 1996-05-17 2004-06-09 Formfactor, Inc., Livermore Einbrennen und testen eines halbleiterwafers
EP1321978B1 (en) 1996-05-17 2010-02-17 FormFactor, Inc. Contact structure
DE19806818C1 (de) 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6290510B1 (en) * 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
JP3826875B2 (ja) 2002-10-29 2006-09-27 セイコーエプソン株式会社 圧電デバイスおよびその製造方法
US6920689B2 (en) * 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US8102657B2 (en) * 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
US20060197232A1 (en) 2005-02-25 2006-09-07 National University Of Singapore Planar microspring integrated circuit chip interconnection to next level
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
DE102005050398A1 (de) 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
DE102006046292B9 (de) * 2006-09-29 2014-04-30 Epcos Ag Bauelement mit MEMS-Mikrofon und Verfahren zur Herstellung
US20090140433A1 (en) * 2007-11-30 2009-06-04 Alces Technology, Inc. MEMS chip-to-chip interconnects
JP2009239235A (ja) 2008-03-28 2009-10-15 Komaden:Kk Ledモジュール及びled表示装置
DE102010054782A1 (de) 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537178A (ja) * 2001-07-27 2004-12-09 エプコス アクチエンゲゼルシャフト 構成素子を気密封止するための方法
US20060032050A1 (en) * 2001-08-29 2006-02-16 Canella Robert L Methods of forming a contact array in situ on a substrate
JP2005536879A (ja) * 2002-08-22 2005-12-02 エプコス アクチエンゲゼルシャフト 封止された電子構成素子および該電子構成素子を製造するための方法
JP2006066808A (ja) * 2004-08-30 2006-03-09 Sharp Corp 電極気密封止を用いた高信頼性半導体装置
JP2009539235A (ja) * 2006-05-30 2009-11-12 エプコス アクチエンゲゼルシャフト フリップチップ素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517952A (ja) * 2014-05-08 2017-06-29 エプコス アクチエンゲゼルシャフトEpcos Ag マイクロフォンおよびマイクロフォンを製造するための方法
US10117027B2 (en) 2014-05-08 2018-10-30 Tdk Corporation Microphone and method for producing a microphone

Also Published As

Publication number Publication date
US20140036466A1 (en) 2014-02-06
KR20130103600A (ko) 2013-09-23
US10154582B2 (en) 2018-12-11
DE102010054782A1 (de) 2012-06-21
US9844128B2 (en) 2017-12-12
KR101566597B1 (ko) 2015-11-13
WO2012079927A1 (de) 2012-06-21
US20180054886A1 (en) 2018-02-22
JP5894186B2 (ja) 2016-03-23

Similar Documents

Publication Publication Date Title
JP5894186B2 (ja) パッケージされた電子デバイス
US6953985B2 (en) Wafer level MEMS packaging
JP5763682B2 (ja) Mems及びasicを備える小型化した電気的デバイス及びその製造方法
US8169041B2 (en) MEMS package and method for the production thereof
JP5054703B2 (ja) Memsマイクロフォン、memsマイクロフォンの製造方法およびmemsマイクロフォンの組み込み方法
JP4838732B2 (ja) 電気的構成素子および製造方法
US7673386B2 (en) Flip-chip component production method
US20040016995A1 (en) MEMS control chip integration
JP4299126B2 (ja) 構成素子を気密封止するための方法
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
US7202552B2 (en) MEMS package using flexible substrates, and method thereof
US7436054B2 (en) MEMS microphone with a stacked PCB package and method of producing the same
JP4971158B2 (ja) 支持体基板を備えた構成素子装置
JP4134893B2 (ja) 電子素子パッケージ
US8022594B2 (en) Surface acoustic wave device
EP1020908A1 (en) Resin-sealed surface mounting type electronic parts
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP4556637B2 (ja) 機能素子体
US9253886B2 (en) Module and production method
CN110223962A (zh) 封装的半导体器件以及用于制造封装的半导体器件的方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160225

R150 Certificate of patent or registration of utility model

Ref document number: 5894186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250