JP2601076B2 - 複合リードフレーム - Google Patents

複合リードフレーム

Info

Publication number
JP2601076B2
JP2601076B2 JP3275390A JP27539091A JP2601076B2 JP 2601076 B2 JP2601076 B2 JP 2601076B2 JP 3275390 A JP3275390 A JP 3275390A JP 27539091 A JP27539091 A JP 27539091A JP 2601076 B2 JP2601076 B2 JP 2601076B2
Authority
JP
Japan
Prior art keywords
lead frame
metal foil
fpc
layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3275390A
Other languages
English (en)
Other versions
JPH05114687A (ja
Inventor
田 護 御
城 正 治 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP3275390A priority Critical patent/JP2601076B2/ja
Publication of JPH05114687A publication Critical patent/JPH05114687A/ja
Application granted granted Critical
Publication of JP2601076B2 publication Critical patent/JP2601076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に熱放散性に優れた
複合リードフレームに関するものである。
【0002】
【従来の技術】従来、半導体装置用のリードフレーム
は、半導体パッケージを小型化するため、平板上の金属
製の一層のリードフレームから構成されている。このよ
うな一層のリードフレームは、形状が簡単であるが、リ
ードフレームおよび半導体素子の電源用の端子と信号用
の端子が同一平面上に互いに近接して配置されているた
め、相互の端子間で電磁的な干渉が発生する。すなわ
ち、高い周波数の信号を伝送する場合にクロストークが
発生し、良好な伝送特性が得られないという欠点があっ
た。また、誘導電流を適当に除去できる接地層等もない
ため、静電容量が大きくなり、これも伝送特性の低下の
原因となっている。
【0003】この欠点を解消するため、近年では、例え
ばリードフレームに絶縁層を介し接地板および電源供給
板をサンドウィッチ状に設けて、半導体素子の接地端子
および電源端子を接地板および電源供給板にそれぞれボ
ンディング接続した多層構造のリードフレームも発表さ
れている。
【0004】リードフレームは、それ自体の強度等から
ある厚さ以下にすることができず、また打ち抜き加工上
からもインナーリードの先端付近の微細加工が難しく、
そのためリードフレームのインナーリードのピッチを一
定以上小さくすることができなかった。例えば0.10
mmの板厚のリードフレームで0.18mmピッチが限
界であった。
【0005】従来、多ピン化を図るためのリードフレー
ムとしては、例えばフレキシブルプリント基板(Flexibl
e Printed CircuitBoard)(以下、FPCという)とリ
ードフレームを連結した構造のもの(例えば、特開昭6
2−232948号公報参照)が提案されている。
【0006】
【発明が解決しようとする課題】ところで、前記特開昭
62−232948号の技術は、多ピン化を図る点では
有効であるが、実際に製品化する場合に次の問題点があ
る。 (1)FPCとリードフレームとの間の接続強度が弱い
ためパッケージする前のリードフレームの取扱い時およ
びパッケージ後の温度サイクル試験時において、接続部
がはがれやすい。 (2)内側がFPCであるため、極端に放熱性が悪く、
高出力のLSI等を搭載できない。 (3)FPCは軟らかいためLSI等の接続(Wire Bond
ing)性が悪い。 (4)FPCの反り変形が大きく、リードフレームとの
接続が難しい。
【0007】上記の問題点に付いて、個々に説明する。 (1)接続強度については、FPCの銅箔パターンが非
常に細いため接続面積が小さく、また接続の弱いピンが
ある場合には、取扱い時にそこに力が集中して容易に剥
離してしまう。また、FPCとリードフレームの熱膨張
係数が異なるため、パッケージ後の温度サイクル試験に
おいて熱サイクル応力が接合部に集中して容易に剥離し
てしまう。 (2)放熱性については、FPCが有機材料であり、極
めて放熱性が悪いため断熱構造となっており、半導体の
動作時に次第に温度が上昇し誤動作の原因となる。この
ためこの構造では、従来の単体のリードフレームが1〜
1.5Wの消費電力のLSIを搭載できるのに対して、
0.5Wのものまでしか搭載できない。これはポリイミ
ドの放熱性の悪さ(むしろ断熱性である)とFPCの銅
箔が25〜35μm と薄いことによる(リードレームは
通常0.15mmt の銅系か42アロイ系である)。 (3)銅箔とポリイミドがフレキシブルなため平坦性に
乏しく、超音波等のワイヤボンディング法を適用する場
合に超音波出力の不伝達を生じやすくワイヤボンディン
グ不良が多発する。 (4)FPCの反りの問題は、金属箔が片面の場合、金
属箔とポリイミド等の有機絶縁フィルムの熱膨張係数の
ちがいにより、加熱時に銅箔側への反りが必然的におこ
る。
【0008】本発明の目的は、前記した従来技術の欠点
を解消し、熱放散性を大幅に向上させることができる新
規な複合リードフレームを提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、絶縁層の表側に配線層を有するフレ
キシブルプリント基板とリードフレームを連結してなる
複合型リードフレームであって、前記基板の裏面に配線
層を有さない金属箔が貼り付けられており、この金属箔
に前記リードフレームのリードの一部が先端に曲げ加工
を施されて直接に連結されていることを特徴とする複合
リードフレームが提供される。
【0010】
【0011】以下に本発明をさらに詳細に説明する。
【0012】図1は、本発明の複合リードフレームの一
実施例を示す断面図である。また、図2はその平面図で
ある。
【0013】本発明において絶縁層6は、市販のポリイ
ミド系樹脂フィルムのカプトン(25〜125μm厚
さ)、ユーピレックスs(25〜125μm厚さ)と市
販のポリイミド系樹脂のワニスタイプ(低熱膨張性ポリ
イミド:熱膨張係数4×10-6/℃を含む)を挙げるこ
とができるがこれに限るものではない。
【0014】また前記絶縁層6は、市販の銅箔等にポリ
イミド系樹脂をキャスティングした2層CCL(Copper
Clad Laminates) も使用できる。ポリイミド系樹脂を用
いたものは量産性に優れているので好ましい。
【0015】絶縁層6の下側には、例えば銅よりなる裏
側金属箔層(以下、単に金属箔層という)7を有する。
実施例においては、上記絶縁層6は片面(すなわち上
面)銅箔付ポリイミドフィルムとしている。
【0016】この銅箔は後にエッチングされて金属箔パ
ターン層5となる。この絶縁層6(下面)には金属箔層
7が接着剤等により貼着されている。
【0017】本発明では、前記絶縁層6の一部に電子部
品2を搭載している。
【0018】前記金属箔パターン層5と表面パターン接
合用リード1bとの間は、半田の接合層4bにより電気
的に接続されている。
【0019】一方、リードフレームのリードのうちの一
部、すなわち裏側金属箔接合用リード1aは、金属箔層
7に半田の接合層4aを介して電気的に接合される。な
お、3はボンディングワイヤ、8はアウターリード(ア
ウターリード8は図2にて4方向に全ピン有するが省略
してある)、9はタイバー、10はFPCである。
【0020】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
【0021】(実施例1)リード数が304ピンのFP
Cを作り、同じく304ピンのリードを持つリードフレ
ームと連結した。FPCには裏側に0.10mmt の42
アロイ(42%Ni−Fe)を貼り付けており、平坦性
を保っている。また、熱膨張係数を合わせるために表側
の配線用金属箔も42アロイの35mmt 箔で構成した。
FPCとリードフレームの連結方法は60Sn−40P
bの共晶成分の半田およびAu−Snの共晶接合の両方
で試作した。
【0022】FPCの42アロイ配線には全面Auめっ
きを施して、インナーリードのワイヤボンディング性を
向上させ、またリードフレーム側にはFPCと連結する
部分のみに部分めっき(Su60−40Pbおよび10
0Sn)を施して、加熱ツール法にて接続した。この
時、リードフレームの先端を直接に裏側42アロイ箔と
接続する構造とした。FPCとリードフレームの接続を
補強するためである。
【0023】FPCの裏側42アロイ箔と接続する部分
は、その部分に対応してポリイミドフィルムをあらかじ
め欠落させておき(金型でフィルムに前もって穴を開け
ておく)その部分で接合した。接合のメタライズは配線
の接続部と同様に60Sn−40Pb、Au−Sn共晶
接合とした。
【0024】また、リードフレームは、高低差を補正す
るために裏側42アロイ箔と接続するリードの先端に曲
げ加工を施しておき連結したので裏側接続リードピンの
傾きは生じなかった。
【0025】裏側42アロイ箔とポリイミドの貼り合わ
せにはエポキシ系の接着剤を用いた。裏側金属箔との接
合ピンは各辺に分散させて配置して均等に補強する構造
とし、かつ、4角ピンを太くして補強した。
【0026】この結果、パッケージする前およびパッケ
ージ後の接続部の剥れは皆無であった。
【0027】また、パッケージ完了後の温度サイクルの
信頼性が向上した。すなわち、−50〜150℃の温度
サイクル試験にて、500サイクルで変化がなかった。
比較のために裏側金属箔のないものについて同様に試作
し、試験した結果、100サイクルで連結部が破断し
た。
【0028】放熱性が向上した。すなわち、裏側の金属
箔は、熱を吸いとり、面方向に分散させ、また輻射によ
り放熱させる役目をもっている。また、リードフレーム
との直接の接続によりアウターリードに熱を直接に伝播
し、急速に冷却させる効果を持っていることを示した。
これを熱抵抗値で示すと、10℃/Wで、裏側金属箔の
ない場合の20℃/Wに比べ放熱性が2倍となった。
【0029】また、ワイヤボンディング性として不圧着
率は0%となり裏側金属箔のない場合の10%に比べ著
しく向上した。
【0030】FPCの反りは、100℃昇温時で0.3
mm(FPCの寸法30mm角の場合)で、裏側金属箔
のない場合の1.3mmに比べ非常に改善された。
【0031】(実施例2)金属箔とリードフレームに銅
を用いたほかは実施例1と同様にして試作を行った。
【0032】この結果、実施例1とほぼ同様の上記効果
が得られた。
【0033】
【発明の効果】本発明は以上説明したように構成されて
いるので下記の効果を奏する。 (1)取扱い時の剥れが皆無になった。 (2)パッケージ完了後の温度サイクル信頼性が向上し
た。 (3)放熱性が向上した。 (4)ワイヤボンディング性が著しく向上した。 (5)FPCの反りが非常に少なくなった。
【図面の簡単な説明】
【図1】 本発明の複合リードフレームの一実施例を示
す断面図である。
【図2】 本発明の複合リードフレームの他の平面図で
ある。
【符号の説明】
1a 裏側金属箔接合用リード 1b 表面パターン接合用リード 2 LSI(電子部品) 3 ボンディングワイヤ 4a 接合層 4b 接合層 5 金属箔パターン層 6 絶縁層 7 裏側金属箔層 8 アウターリード 9 タイバー 10 FPC

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁層の表側に配線層を有するフレキシブ
    ルプリント基板とリードフレームを連結してなる複合型
    リードフレームであって、前記基板の裏面に配線層を有
    さない金属箔が貼り付けられており、この金属箔に前記
    リードフレームのリードの一部が先端に曲げ加工を施さ
    れて直接に連結されていることを特徴とする複合リード
    フレーム。
JP3275390A 1991-10-23 1991-10-23 複合リードフレーム Expired - Fee Related JP2601076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3275390A JP2601076B2 (ja) 1991-10-23 1991-10-23 複合リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3275390A JP2601076B2 (ja) 1991-10-23 1991-10-23 複合リードフレーム

Publications (2)

Publication Number Publication Date
JPH05114687A JPH05114687A (ja) 1993-05-07
JP2601076B2 true JP2601076B2 (ja) 1997-04-16

Family

ID=17554831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3275390A Expired - Fee Related JP2601076B2 (ja) 1991-10-23 1991-10-23 複合リードフレーム

Country Status (1)

Country Link
JP (1) JP2601076B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02291158A (ja) * 1989-04-28 1990-11-30 Fujitsu Ltd 混成集積回路
JPH03123067A (ja) * 1989-10-05 1991-05-24 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置

Also Published As

Publication number Publication date
JPH05114687A (ja) 1993-05-07

Similar Documents

Publication Publication Date Title
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP4460341B2 (ja) 配線基板およびその製造方法
JP2000216550A (ja) 積層プリント配線基板
JP2601076B2 (ja) 複合リードフレーム
JP3434228B2 (ja) エリアアレイ電極型デバイスおよびそれを実装する配線基板構造
JPH08288316A (ja) 半導体装置
JPH10256428A (ja) 半導体パッケージ
JP3684517B2 (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH10256413A (ja) 半導体パッケージ
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2740976B2 (ja) 電子部品塔載用基板
JP2541494B2 (ja) 半導体装置
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JP2001053194A (ja) 2層配線tabテープ及びその製造方法
JP2968704B2 (ja) 半導体装置
JP2974811B2 (ja) 半導体搭載用基板
JPH08255868A (ja) 半導体装置およびその製造方法
JPH06252330A (ja) 配線基板用リードフレーム
JPH1197567A (ja) キャビティダウン型bgaパッケージ
JP3054249B2 (ja) リードフレーム組立体
JP2666569B2 (ja) 半導体搭載用リード付き基板の製造法
JP2675077B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961126

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees