WO2007026455A1 - セラミック電子部品及びその製造方法 - Google Patents

セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
WO2007026455A1
WO2007026455A1 PCT/JP2006/311803 JP2006311803W WO2007026455A1 WO 2007026455 A1 WO2007026455 A1 WO 2007026455A1 JP 2006311803 W JP2006311803 W JP 2006311803W WO 2007026455 A1 WO2007026455 A1 WO 2007026455A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
electronic component
electrode
ceramic electronic
terminal electrode
Prior art date
Application number
PCT/JP2006/311803
Other languages
English (en)
French (fr)
Inventor
Daigo Matsubara
Osamu Chikagawa
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2006529414A priority Critical patent/JP3982563B2/ja
Priority to CN2006800242856A priority patent/CN101213891B/zh
Priority to EP06766615.6A priority patent/EP1921904B1/en
Publication of WO2007026455A1 publication Critical patent/WO2007026455A1/ja
Priority to US11/971,928 priority patent/US8217279B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Definitions

  • the present invention relates to a ceramic electronic component and a method for manufacturing the same, and more specifically, a ceramic electronic component having terminal electrodes for connection to a motherboard, in particular, having terminal electrodes arranged at high density.
  • the present invention relates to a ceramic electronic component capable of improving the bonding strength between a terminal electrode and a ceramic body and a method for manufacturing the same.
  • Patent Document 1 discloses a technique in which a plurality of dummy via holes are formed in a land (terminal electrode) to improve the bonding strength between the land and the ceramic substrate.
  • the pad (terminal electrode) is formed at a position different from that of the via-hole conductor, so that the peeling of the pad due to the protrusion of the via-hole conductor is suppressed and the bonding strength between the node and the ceramic substrate is reduced. The technique which improved is disclosed.
  • Patent Document 1 Japanese Patent Laid-Open No. 2-158194
  • Patent Document 2 JP-A-3-225897
  • the dummy via hole has one end connected to the land, but the other end is not connected anywhere. not enough.
  • the number of functions has increased and the terminal electrodes have been increasingly densified.
  • the mechanical strength, especially the drop strength has been improved. With regard to such a tendency, there is a limit to the improvement of the bonding strength between the terminal electrode and the ceramic body by the techniques of Patent Documents 1 and 2.
  • the present invention has been made to solve the above-described problems, and the terminal electrode has a higher density.
  • Another object of the present invention is to provide a ceramic electronic component capable of realizing a sufficient drop strength and a manufacturing method thereof.
  • the ceramic electronic component of the present invention includes a ceramic laminate formed by laminating a plurality of ceramic layers, at least one terminal electrode provided on the first main surface of the ceramic laminate, and opposed to the terminal electrode. And a catch pad electrode provided inside the ceramic laminate, and at least two first via-hole conductors that electrically connect the terminal electrode and the catch pad electrode. Is.
  • a plurality of the terminal electrodes are arranged on the peripheral edge portion of the first main surface of the ceramic laminate, and a plurality of the terminal electrodes are opposed to the terminal electrodes.
  • a catch pad electrode is preferably provided.
  • the ceramic laminate is manufactured by a non-shrinkage method, and the terminal electrode, the catch pad electrode, and the first via-hole conductor are mainly made of Ag. It is preferably formed of a conductive material as a component.
  • the catch pad electrode and the terminal electrode have portions that do not overlap each other when the terminal electrode is viewed from the catch pad electrode side.
  • the area of the catch pad electrode is larger than the area of the terminal electrode.
  • the terminal electrode is a stud electrode protruding in a columnar shape from the first main surface.
  • each of the first via-hole conductors in the plurality of terminal electrodes has an imaginary straight line connecting two first via-hole conductors in a certain terminal electrode adjacent to the first via-hole conductor. It is even more preferable that the terminals be arranged so that they are not aligned with the virtual straight line connecting the two first via-hole conductors in the terminal electrode.
  • the imaginary straight line connecting the two first via-hole conductors is arranged so as to pass through substantially the center of the first main surface. preferable.
  • the terminal electrode, the first via hole conductor, and the catch pad electrode are integrated by simultaneous firing.
  • the method for manufacturing a ceramic electronic component of the present invention includes a ceramic laminate formed by laminating a plurality of ceramic layers, and at least one terminal electrode provided on the first main surface of the ceramic laminate.
  • a catch pad electrode provided inside the ceramic laminate facing the terminal electrode, and at least two first via-hole conductors that electrically connect the terminal electrode and the catch pad electrode.
  • the ceramic green layer is formed on the first main surface and the second main surface of an unfired ceramic laminate formed by laminating a plurality of ceramic green layers to be the ceramic laminate.
  • a via-hole conductor is formed on the ceramic ceramic layer for constraining using a conductive material that is sintered at the sintering temperature of the ceramic green layer. It is preferable to form a stud electrode protruding in a columnar shape from the first main surface by removing the constraining ceramic green layer after firing.
  • the present invention it is possible to provide a ceramic electronic component capable of realizing a sufficient drop strength even when the terminal electrode has a high density, and a method for manufacturing the same.
  • FIG. 1 (a) to (c) are diagrams showing an embodiment of the ceramic electronic component of the present invention, (a) is a cross-sectional view thereof, and (b) is a side bonded to a mounting substrate.
  • FIG. 4 is a perspective view showing the surface facing upward, and FIG.
  • FIG. 2 (a) and (b) are plan views showing the arrangement of the first via-hole conductors of the ceramic electronic component of the present invention, respectively.
  • (A) is a diagram showing the ceramic electronic component shown in FIG. ) Is the present invention It is a figure which shows other embodiment of this ceramic electronic component.
  • FIG. 4 (a) and (b) are diagrams showing the manufacturing process of the ceramic electronic component shown in FIG. 1, respectively, (a) is a cross-sectional view showing the stacking order of the ceramic green sheets and the restraining ceramic green sheets. b) is a cross-sectional view showing a raw composite laminate.
  • FIG. 6 is a perspective view showing the main part facing upward, and FIG.
  • FIG. 8 (a) and (b) are diagrams showing the manufacturing process of the ceramic electronic component shown in Fig. 6, respectively.
  • (A) is a cross-sectional view showing the stacking order of the ceramic green sheets and the constraining ceramic green sheets.
  • b) is a cross-sectional view showing a raw composite laminate.
  • FIG. 10 A sectional view showing still another embodiment of the ceramic electronic component of the present invention.
  • 11 An explanatory diagram of the arrangement state of the first terminal electrodes of the ceramic electronic component of Example 1.
  • FIG. 12 is an explanatory diagram of an arrangement state of first terminal electrodes and first via-hole conductors of the ceramic electronic component of Example 8.
  • Example 10 are cross-sectional views for explaining a main part of a ceramic electronic component manufactured by a non-shrinkage method and a shrinkage method, respectively.
  • the ceramic electronic component 10 of the present embodiment includes, for example, a plurality of ceramic layers 11A laminated as shown in FIGS. 1A to 1C, and a first main surface (lower surface) and a second main surface (upper surface).
  • a ceramic laminate 11 having a wiring pattern 12 provided inside the ceramic laminate 11, and electrically connected to the wiring pattern 12 and formed in a predetermined pattern on the lower surface of the ceramic laminate 11.
  • a plurality of first terminal electrodes 13 and a plurality of second terminal electrodes 14 electrically connected to the wiring pattern 12 and formed in a predetermined pattern on the upper surface of the ceramic laminate 11, and the ceramic laminate
  • the first and second surface mount components 31 and 32 mounted on the upper surface of 11 are electrically connected to a mounting substrate 40 such as a mother board.
  • the first surface mount component 31 is made of an active element such as a silicon semiconductor element or a gallium arsenide semiconductor element
  • the second surface mount part 32 is made of a passive element such as a capacitor or an inductor.
  • the wiring pattern 12 is an in-plane conductor (hereinafter referred to as a “line conductor”) 12A formed in a predetermined pattern at the interface between the upper and lower ceramic layers 11A.
  • the upper and lower line conductors 12A are electrically connected with a predetermined ceramic layer 11A and a via hole conductor 12B penetrating in a predetermined pattern.
  • the plurality of first terminal electrodes 13 are arranged at predetermined intervals along the peripheral edge of the lower surface of the ceramic laminate 11, as shown in (b) of FIG.
  • a plurality of terminal electrodes 41 formed on the upper surface of a mounting board 40 such as a mother board (see (c) in the figure) are electrically connected via a bonding material S such as solder.
  • the plurality of second terminal electrodes 14 are arranged in a predetermined pattern on the upper surface of the ceramic laminate 11, and are external terminals of the first and second surface mount components 31 and 32 mounted on the upper surface of the ceramic laminate 11.
  • the electrode 31A (however, the external terminals of the first surface mount component are omitted) and the bonding material S are connected to each other.
  • a plurality of catch pad electrodes 15A are provided inside the ceramic laminate 11 so as to face the first terminal electrodes 13, respectively.
  • the catch pad electrode 15A is arranged in pairs with the first terminal electrode 13 with the lowermost ceramic layer 11A interposed therebetween.
  • the first terminal electrode 13 and the catch pad electrode 15A are electrically connected to each other via two first via-hole conductors 16A and 16B that vertically penetrate the lowermost ceramic layer 11A.
  • two first via-hole conductors 16A and 16B are provided is shown, but three or more may be provided.
  • the first terminal electrode 13, the catch pad electrode 15A, and the two first via-hole conductors 16A and 16B are formed integrally with a conductive material as shown in FIGS. 1 (a) and 1 (c). And function as an electrode electrically connected to the wiring pattern 12.
  • the catch pad electrode 15A is integrated with the first terminal electrode 13 through the two first via-hole conductors 16A and 16B, thereby providing an anchor effect on the first terminal electrode 13 joined to the lower surface of the ceramic laminate 11. And the first terminal electrode 13 is firmly bonded to the ceramic laminate 11.
  • the first catch pad electrode 15A is preferably formed in a larger area than the first terminal electrode 13 as shown in FIG.
  • first via-hole conductors 16A and 16B may have a circular cross section or a polygonal cross section in the horizontal direction.
  • the tensile force and compression from the mounting substrate 40 to the ceramic electronic component 10 through the first terminal electrode 13 It is thought that force and shear stress act in combination. With respect to the tensile force, the bonding strength of the first terminal electrode 13 can be dramatically increased by the anchor effect by the catch pad electrode 15A and the first via hole conductors 16A and 16B.
  • the first terminal electrode 13, the first via-hole conductors 16A and 16B, and the catch pad electrode 15A are ceramic. Since a conductive material that is softer and more elastic than the layer 11A is used, the impact effect can be absorbed and mitigated, and the drop strength can be increased.
  • the shear stress can be dispersed and relaxed by at least two first via-hole conductors 16A and 16B, and the drop strength can be remarkably increased.
  • the bonding strength between the first terminal electrode 13 and the ceramic laminate 11 can be dramatically increased, for example, as a conductive paste, 98% by weight of the inorganic component constituting the conductive paste is a conductive metal component. It is also possible to use a material containing substantially no glass component and having a high content of conductive metal component. As a result, an electrode having excellent solder wettability and high conductivity can be formed.
  • the plurality of first terminal electrodes 13 are each formed in a substantially rectangular shape as shown in FIG. 1B, and are aligned in the same direction and aligned in a row along the peripheral edge of the lower surface of the ceramic laminate 11. Has been lined up.
  • the two first via-hole conductors 16A and 16B are arranged on the first terminal electrode 13 at a predetermined interval from the center of the first terminal electrode 13 to the outside in the longitudinal direction, for example, as shown in FIG. .
  • FIG. 2 (a) when the two first via-hole conductors 16A, 16B of one first terminal electrode 13 are connected by a straight line, the other first via-hole conductors 16A, 16B arranged side by side are substantially all. It arrange
  • the two first via-hole conductors 16A and 16B of the adjacent first terminal electrodes 13 and 13 are arranged in a zigzag pattern on a straight line. Preferably not.
  • the adjacent first via-hole conductors 16A and 16B are arranged in a zigzag shape, the tensile force and shear stress applied to each first terminal electrode 13 can be more effectively distributed, and the impact resistance when dropped is reduced. Strength can be improved, and the ceramic electronic component 10 can be more reliably prevented from falling off the mounting board 40.
  • the first via-hole conductors 16A and 16B of each of the plurality of first terminal electrodes 13 are radially arranged so that the straight line connecting them passes through the approximate center of the ceramic laminate 11. It's preferable to be arranged in les.
  • FIGS. 2A and 2B two first via-hole conductors 16A and 16B are illustrated, but depending on the area of the first terminal electrode 13, FIG. As shown, 3 or more can be provided. In particular, by providing three or more first via-hole conductors 16A, 16B, and 16C so that they do not overlap each other in a straight line, it is possible to improve the lateral displacement prevention effect, anchor effect, etc. with respect to the first terminal electrode 13. The drop strength of the ceramic electronic component 10 can be increased. Also, As shown in FIGS. 3B to 3D, the catch pad electrode 15A and the first terminal electrode 13 have portions that do not overlap each other when viewed from the upper side or the lower side. I like it. The anchor effect can be further enhanced by providing portions that do not overlap each other.
  • the catch pad electrode 15A is electrically connected to the wiring pattern 12 via the second via-hole conductor 12C on the upper surface. It is also connected to the other catch pad electrode 15B that is connected in general.
  • the second via-hole conductor 12C that connects the catch pad electrode 15A and the catch pad electrode 15B has a center that does not overlap the center of the first via-hole conductors 16A and 16B. It is arranged between. Since the second via hole conductor 12C is disposed between the first via hole conductors 16A and 16B, the pulling force from the first terminal electrode 13 is directly transmitted from the first via hole conductors 16A and 16B to the second via hole conductor 12C.
  • the disconnection between the second via-hole conductor 12C and the catch pad electrode 15A can be surely prevented. Also, even if each via-hole conductor is raised or recessed during firing, defects such as disconnection and cracking are unlikely to occur. Further, the second via-hole conductor 12C is thickened as shown in FIG. 3 (d) and arranged so as to straddle the three first via-hole conductors 16A, 16B, 16C. The connection strength with the via-hole conductor 12C can be increased. Further, it is more preferable that the catch pad electrode 15A and the catch pad electrode 15B have a portion that does not overlap each other in order to further improve the drop strength.
  • a low temperature co-fired ceramic (LTCC) material can be used as the ceramic material forming the ceramic layer of the present embodiment.
  • the low-temperature sintered ceramic material is a ceramic material that can be sintered at a temperature of 1050 ° C. or lower and can be co-fired with silver, copper, or the like having a low specific resistance.
  • the low-temperature sintered ceramic material is a glass composite LTCC material made by mixing borosilicate glass with ceramic powder such as alumina, zirconia, magnesia, and forsterite, ZnO -MgO-Al ⁇ - Baked crystallized glass-based LTCC material using SiO-based crystallized glass, Ba
  • Non-glass-based LTCC materials using powder and the like.
  • a metal having a low resistance and a low melting point such as Ag or Cu can be used as the wiring material.
  • Pattern 12 (including the first and second terminal electrodes, the catch pad electrode, and the first via hole conductor) can be co-fired at a low temperature of 1050 ° C or lower.
  • it has a greater effect of reducing compressive stress than Cu. From the viewpoint of increasing the strength, it can be used more preferably than Cu.
  • a high temperature co-fired ceramic (HTCC) material can also be used.
  • HTCC high temperature co-fired ceramic
  • the high-temperature sintered ceramic material for example, alumina, aluminum nitride, mullite, and other materials which are calcined with a sintering aid such as glass and sintered at 1100 ° C. or higher are used.
  • a metal selected from Mo, Pt, Pd, W, Ni and alloys containing them is used as the wiring pattern 12.
  • the non-shrink method is a method in which the dimension in the plane direction is not substantially changed before and after firing the ceramic laminate 11.
  • a low-temperature sintered ceramic material for example, Al 2 O 3
  • a plurality of holes for the first via-hole conductor are formed in a predetermined pattern in the ceramic green sheet 111A located at the lowermost layer using a mold or laser light, and In addition, a plurality of holes for via-hole conductors constituting a wiring pattern with a predetermined pattern are formed in other predetermined ceramic green sheets 111A.
  • a conductive paste prepared by kneading a metal powder mainly composed of Ag or Cu, a resin, and an organic solvent is filled in the via hole conductor hole of a predetermined ceramic green sheet 111A other than the lowermost layer.
  • the via hole conductor 112B and the second via hole conductor 112C are formed by filling and drying.
  • a conductive paste is filled in the first via hole conductor hole of the lowermost ceramic green sheet 111A and dried to form first via hole conductor portions 116A and 116B, respectively.
  • the same type of conductive paste is printed in a predetermined pattern on the lowermost ceramic green sheet 111A using a screen printing method and dried to form the catch pad electrode 115A.
  • a conductive paste is printed in a predetermined pattern on the ceramic green sheet 111A and dried to form the second terminal electrode portion 114.
  • the line conductor 112A is formed on the other predetermined ceramic green sheet 111.
  • the constraining ceramic green sheet contains, as a main component, a hard-to-sinter ceramic powder that does not sinter at the firing temperature of the low-temperature sintered ceramic material.
  • a hard-to-sinter ceramic powder that does not sinter at the firing temperature of the low-temperature sintered ceramic material.
  • an alumina powder is prepared as a hardly sinterable ceramic powder, and the alumina powder is dispersed in an organic vehicle to prepare a slurry, which is formed into a sheet by a casting method, as shown in FIG.
  • two restraint ceramic green sheets 100 and 100A shown in a) are prepared.
  • the sintering temperature of the constraining ceramic green sheets 100 and 100A is 1500-1600 ° C, which is much higher than the sintering temperature of ceramic green sheets 111A (1050 ° C or less) made of low-temperature sintered ceramic powder. Since it has a sintering temperature, it is not practically sintered at the firing temperature of the ceramic green sheet 111A.
  • the hardly sinterable ceramic powder for example, ceramic powder such as zirconia and magnesia can be used in addition to alumina.
  • the constraining ceramic green sheets 100 and 100A preferably include the same ceramic components as those contained in the ceramic green sheet 111A.
  • the restraining ceramic green sheets 100 and 100A are substantially the same.
  • Fig. 4 (a) two ceramic green sheets 100 for restraint are laminated with the first terminal electrode portion 113 placed on the upper side, and the lowermost ceramic green sheet 111A is laminated thereon.
  • the via hole conductor portions 116A and 116B and the first terminal electrode portion 113 of the constraining ceramic dolly sheet 100 are aligned and laminated, and the ceramic having the line conductor portion 112A and the via hole conductor portions 112B and 112C thereon.
  • the green sheets 111A are laminated in a predetermined order, and the ceramic green sheets 111A are laminated on the uppermost layer with the second terminal electrode portion 114 facing upward.
  • the raw composite laminate 110 shown in FIG. 5 (a) is fired at a predetermined temperature of, for example, 1050 ° C. or lower (eg, 870 ° C.), a plurality of ceramics are obtained as shown in FIG. 5 (b). Even if the green sheet 111A is sintered and integrated, the ceramic green sheets 100 and 100A for restraint contract substantially in the laminating direction (thickness direction) without substantially shrinking in the plane direction. A ceramic laminate 11 having a highly accurate wiring pattern 12 shown in FIG. Since the raw ceramic laminate 111 contracts substantially only in the thickness direction, the dimensional accuracy in the planar direction can be maintained, flatness can be secured, and the ceramic electronic component 10 can be reduced in height.
  • a predetermined temperature for example, 1050 ° C. or lower (eg, 870 ° C.
  • the shrinkage-suppressing ceramic green sheets 100 and 100A are burned off by the organic vehicle and become an aggregate of alumina powder.
  • the aggregate of alumina powder can be easily removed by blasting or the like, and the ceramic laminate 11 can be easily obtained by removing the alumina powder.
  • the raw composite laminate 110 is fired at about 850 ° C in the air, and when a Cu-based conductive paste is used, the raw composite laminate is used. 110 is baked, for example, in nitrogen gas at around 950 ° C. After obtaining the ceramic laminate 11, if necessary, deposit Ni / Sn or NiZAu, etc. on the surfaces of the first and second terminal electrodes 13 and 14 exposed on the top and bottom surfaces of the ceramic laminate 11 by wet plating, etc. To do. The ceramic laminate 11 shown in FIG. 5 (b) is obtained through these series of steps.
  • the ceramic laminate 11 formed by laminating the plurality of ceramic layers 11 A, and the plurality of first terminals arranged at the peripheral edge portion of the lower surface of the ceramic laminate 11
  • the ceramic electronic component 10 can be firmly connected to the mounting board 40 such as a mother board. When the ceramic electronic component 10 falls off the mounting board 40 when dropped, the ceramic electronic component 10 can be No cracks can occur at the boundary with the 1-terminal electrode 13.
  • the ceramic laminate is manufactured by a non-shrinkage method, and the first terminal electrode 13, the catch pad electrode 15A, and the first via-hole conductors 16A and 16B are: Because it is made of a conductive material containing Ag as its main component, the surface of the ceramic laminate 11 is flat with no irregularities, and alleviates shear stress concentrated at the boundary between the first terminal electrode 13 and the ceramic laminate 11 can do.
  • the catch pad electrode 15A and the first terminal electrode 13 have portions that do not overlap with each other, and the area of the catch pad electrode 15A is the first. Since it is larger than the area of the terminal electrode 13, the tensile force can be dispersed in the catch pad electrode 15A, and the drop strength can be further increased.
  • the catch pad electrode 15A is electrically connected to another catch pad electrode 15B provided in the ceramic laminate 11 via the second via hole conductor 12C, and the second via hole conductor 12C is Disconnection from the catch pad electrode 15A of the second via-hole conductor 12C because it is arranged in a region parallel to the extension lines of the two first via-hole conductors 16A and 16B and sandwiched between these extension lines Can be reliably prevented.
  • the second via-hole conductor 12C is disposed across the two first via-hole conductors 16A and 16B so as to include the extension lines of the two first via-hole conductors 16A and 16B as shown in FIG. The connection strength between the hole conductor 12C and the catch pad electrode 15A can be increased.
  • an imaginary straight line connecting two first via-hole conductors 16A, 16B in one first terminal electrode 13 is connected to two first via-hole conductors 16A, 16B in the first terminal electrode 13 adjacent thereto.
  • the peripheral edge of the bottom surface of the ceramic laminate 11 so that it is not the same as the imaginary straight line Are arranged in a zigzag pattern, so that the shear stress force due to lateral displacement acting when the ceramic electronic component 10 is dropped is alleviated by the first via-hole conductors 16A and 16B. This suppresses lateral displacement and increases the drop strength. be able to.
  • the imaginary straight line connecting the two first via-hole conductors 16A and 16B is arranged so as to pass almost the center of the lower surface of the ceramic laminate 11, so that it acts when the ceramic electronic component 10 is dropped.
  • the shear stress due to the lateral displacement that escapes escapes to the center of the ceramic laminate 11, and the lateral displacement can be suppressed and the drop strength can be increased.
  • the ceramic electronic component 10A of the present embodiment has a columnar shape from the lower surface of the ceramic laminate 11 in place of the first terminal electrode 13 of the first embodiment.
  • the configuration is substantially the same as that of the first embodiment except that a plurality of protruding stud electrodes 17 are provided.
  • the terminal electrode in the ceramic electronic component of the present invention may be a stud electrode as in this embodiment.
  • a plurality of stud electrodes 17 are arranged at predetermined intervals on the peripheral edge of the lower surface of the ceramic laminate 11 as shown in FIG. 5B, and solder studs or the like are provided as shown in FIG.
  • the bonding material S covers the lower surface and the entire peripheral surface of the stud electrode 17 and is more firmly connected to the terminal electrode 41 of the mounting substrate 40.
  • the height of the stud electrode 17 is 25-: 1000 / im force S preferred. Note that the same or corresponding parts as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • stud electrodes 17 ′ and 17 ′′ shown in (a) and (b) of FIG. 7 may be provided instead of the stud electrode 17 shown in FIG. 6, stud electrodes 17 ′ and 17 ′′ shown in (a) and (b) of FIG. 7 may be provided.
  • the electrode 17 ′ includes a first stud electrode portion 17′A connected to the first via-hole conductors 16A and 16B, and a second stud electrode portion 17 ′ having a smaller area in the horizontal direction than the first stud electrode 17′A.
  • the first and second stud electrode portions 17 ′ A and 17 ′ B share the vertical axis of each, as shown in FIG.
  • the stud electrode 17 " is formed of a first stud electrode 17" A connected to the first via-hole conductors 16A and 16B and a second stud electrode portion 17 “B larger than the first stud electrode 17" A.
  • the size of the stud electrode part is the opposite of the case of (a) in Fig. 6.
  • the stud electrodes 17 'and 17 "are formed in a two-stage structure they are shown in Fig. 6. Can sake the same functions and effects as the stud electrodes 17.
  • the ceramic electronic component 10A shown in FIG. 6 is manufactured, as shown in FIGS. It can be fabricated in substantially the same manner as in the first embodiment, except that the tad electrode 17 is formed in the constraining ceramic green sheet 100.
  • the line conductor 112A and the via hole are formed on the predetermined ceramic green sheet 111A.
  • Conductor portions 112B and 112C are formed.
  • the first via-hole conductor portions 116A and 116B and the catch pad electrode portion 115A are formed on the lowermost ceramic green sheet 111A, and the via-hole conductor portion 112B and the terminal electrode portion 114 are formed on the uppermost ceramic green sheet 111A.
  • the two constraining ceramic green sheets 100 are formed with holes for the stud electrode 17 in a predetermined pattern using a mold or laser light, and then filled with a conductive paste in the holes to form the stud electrode. Form part 117.
  • a predetermined ceramic Darin sheet 111A in the same manner as in the first embodiment.
  • a raw composite laminate 110A shown in FIG. 8 (b) can be formed.
  • the ceramic laminate 11 shown in FIG. 9B can be obtained.
  • the size (area of the cross-sectional view in the horizontal direction) of the constraining ceramic green sheet 100 is different.
  • two-stage stud electrodes 17 ′ and 17 ′′ having portions with different diameters can be obtained.
  • the ceramic electronic component 10A includes the columnar stud electrode 17 at the peripheral edge of the lower surface of the ceramic laminate 11, the ceramic electronic component 10A has a second inner surface of the stud electrode 17 on the lower surface of the ceramic laminate 11 as shown in FIG. 3Surface mount component 33 can be mounted, and the multi-functionality and high functionality of ceramic electronic component 10A can be further promoted.
  • the ceramic electronic component 10A can be more firmly connected to the mounting substrate 40, and the same effect as that of the first embodiment can be expected.
  • Example [0053] Various characteristics of the ceramic electronic component of the present invention will be described below based on specific examples.
  • a low-temperature sintered ceramic material Al O is used as a filler and modified oxide
  • a ceramic green sheet is produced using borosilicate glass (a ceramic material containing Ca _ Al _ Si _ B _ O glass) as a sintering aid.
  • a wiring pattern portion and a terminal electrode portion were formed using a conductive paste mainly composed of Ag as a wiring material.
  • a green composite laminate is produced using the ceramic green sheet and the constraining ceramic drain sheet, and the raw composite laminate is fired at 870 ° C.
  • the constraining ceramic green sheet is removed, and the following dimensions are obtained.
  • Example 1 having: 1 to 13 ceramic electronic components were produced.
  • Example 1 1! The first terminal electrodes of! To 13 are arranged as shown in FIG. 11. Three types of catch pad electrodes of different sizes are formed from the first terminal electrode to the ceramic laminate. It was formed on the inner 50 ⁇ m.
  • As the conductive paste a paste containing 90% Ag and 10% organic components such as resin and solvent was used.
  • Terminal 1 electrode 0.4mm XO. 60mm XO. 010mm
  • Example 1 1: 0. 30mm XO. 50mm XO. 010mm
  • Example 1 3: 0. 60mm XO. 80mm XO. 010mm [0056] Further, as Comparative Example 1, except that an electrode structure in which one via hole conductor having a diameter of 0.2 mm is connected to the center of the first terminal electrode in Example 12 and the catch pad electrode is omitted is provided. A ceramic electronic component having the same structure as that of Example 1 was produced.
  • Comparative Example 2 the same method as Comparative Example 1 was used, except that a conductive paste added with a glass component similar to the glass component in the low-temperature sintered ceramic material was used to increase the strength of the via-hole conductor. Ceramic electronic components were produced. Because it contains a glass component, the resistivity was low and the resistivity increased by 10%.
  • Comparative Example 3 except that the catch pad electrode and the first terminal electrode are provided with an electrode structure in which one via-hole conductor disposed at the center of the first terminal electrode is connected.
  • a ceramic electronic component having the same structure as Example 1_2 was fabricated.
  • each of the mounting boards was mounted. 1.
  • a drop test was performed by dropping from a height of 2m, 1.5m and 1.8m.
  • 10 mounting boards were used at each height, and a drop test was performed on 100 ceramic electronic components. Table 1 shows the results. As a result of the drop test, the ceramic laminate is cracked, the via-hole conductor or via-hole conductor is dropped from the ceramic laminate, or the ceramic electronic component is detached from the mounting board as a defective product. The number of good products is shown in Table 1.
  • Examples 1_ 1 to 1_ 3 of the electrode structure in which the first terminal electrode and the catch pad electrode are connected by two via-hole conductors are the same as the catch pad electrode.
  • the drop strength was much higher than that of Comparative Example 1.
  • the drop strength is dramatically increased by connecting the first terminal electrode and the catch pad electrode with two via-hole conductors. became.
  • the drop strength was significantly lower than in Examples 1-1 to 1-3. .
  • the area of the catch pad electrode is equal to the area of the first terminal electrode.
  • the area of the catch pad electrode is larger than the area of the first terminal electrode.
  • the catch pad electrode which has a higher drop strength than the smaller Example 1_1, has a lower drop strength than the Example 1-3, which has a larger area than the first terminal electrode. Therefore, it was found that the catch pad electrode has a higher drop strength as its area is larger than that of the first terminal electrode, which is preferable.
  • Example 1-2 except that the catch pad electrode was set to a thickness of 0.025 mm, 2.5 times the catch pad electrode of Example 1-2 (0 ⁇ 40 mm X O. 60 mm ⁇ 0 ⁇ 010 mm).
  • a ceramic electronic component having the same structure as that of Example 1 was fabricated, and then the same electronic drop test as in Example 1 was performed on the ceramic electronic component.
  • Comparative Example 1 is the same ceramic electronic component as Comparative Example 1 in Table 1.
  • Example 3 the ceramic electronic component of this example had the same result as that of Example 1 in which the drop strength was significantly higher than that of the ceramic electronic component of Comparative Example 1. In other words, it was found that even if the thickness of the catch pad electrode varied slightly, the same drop strength as in Example 1 was obtained, and the drop strength was hardly affected. [0066] Example 3
  • Example 1 the relationship between the displacement of the catch pad electrode and the drop strength was examined. That is, a ceramic electronic component having the same structure as that of Example 1-2 was prepared except that the catch pad electrode of Example 12 was translated by 0.10 mm to one side in the longitudinal direction. The same drop test as in Example 1 was performed and the results are shown in Table 3. In Table 3, Comparative Example 1 is the same ceramic electronic component as Comparative Example 1 in Table 1.
  • the ceramic electronic component of this example had the same result as that of Example 1 in which the drop strength was much higher than that of the ceramic electronic component of Comparative Example 1. . In other words, it was found that even when the catch pad electrode moved slightly to the left and right, the same drop strength as in Example 1 was obtained, and the drop strength was hardly affected.
  • Example 1 the relationship between the displacement of the first via-hole conductor and the drop strength was examined. That is, a ceramic electronic component having the same structure as that of Example 12 was produced except that one of the first via-hole conductors of Example 1-2 was translated by 0.10 mm outward in the longitudinal direction. The same drop test as in Example 1 was carried out, and the results are shown in Table 4. In Table 4, Comparative Example 1 uses the same ceramic electronic component as Comparative Example 1 in Table 1.
  • the ceramic electronic component of this example had the same result as that of Example 1 in which the drop strength was significantly higher than that of the ceramic electronic component of Comparative Example 1. Tsuma Thus, it was found that even if the first via-hole conductor moved slightly to the left and right, the same drop strength as in Example 1 was obtained, and the drop strength was hardly affected.
  • Example 1 the relationship between the thickness of the first terminal electrode and the drop strength was examined. That is, in place of the first terminal electrode of Example 1-2, a stud electrode (0.40 mm X O. 60 mm X 0. 10 mm) having a thickness 10 times that of the first terminal electrode was provided. After producing a ceramic electronic component having the same structure as 1_2, the same drop test was performed on the ceramic electronic component as in Example 1, and the results are shown in Table 5. In Table 5, Comparative Example 1 used the same ceramic electronic component as Comparative Example 1 in Table 1.
  • the ceramic electronic component of the present example has a drop strength that is much higher than that of Example 1 2 in which the drop strength is much higher than that of the ceramic electronic component of Comparative Example 1. High results were obtained. In other words, it was found that the joint strength with the mounting substrate is further strengthened by providing the stud electrode.
  • Example 1-2 the relationship between the drop pad strength and the case where the catch pad electrode and the first via-hole conductor are individually connected was examined. That is, instead of the catch pad electrode of Example 1-2, two catch pad electrodes (0 ⁇ 40 mm X O. 20 mm X O. 010 mm) are provided, and the two catch pad electrodes are respectively connected to the first via-hole conductors.
  • a ceramic electronic component having the same structure as in Example 1-2 was prepared, except that the second via-hole conductor of the wiring pattern was connected to only the first terminal electrode via the first terminal electrode. Later, the same electronic electronic component was subjected to the same drop test as in Example 1, and the results are shown in Table 6. In Table 6, Comparative Example 1 used the same ceramic electronic component as Comparative Example 1 in Table 1.
  • the ceramic electronic component of the present example has a markedly higher drop strength than the ceramic electronic component of Comparative Example 1, but the drop in all of Example 1 is lower than the case. The strength decreased.
  • the catch pad electrode and the first terminal electrode are connected by two or more first via hole conductors, the catch pad electrode should not be divided according to the number of first via hole conductors. I found out.
  • Example 1-2 the relationship between the arrangement of the first via-hole conductors and the drop strength was examined. That is, the arrangement of the first via-hole conductors in Example 1-2 was changed from (a) in FIG. 2 to (b) in FIG. That is, after the first via-hole conductor in this example was arranged in a substantially radial manner with respect to the center of the ceramic laminate, a ceramic electronic component having the same structure as in Example 1-2 was produced. This ceramic electronic component was subjected to the same drop test as in Example 1, and the results are shown in Table 7. In Table 7, Comparative Example 1 used the same ceramic electronic component as Comparative Example 1 in Table 1.
  • the drop strength of the ceramic electronic component of this example is much higher than that of Example 1 1-2 in which the drop strength is much higher than the ceramic electronic component of Comparative Example 1. Became high. In other words, it was found that by arranging the via-hole conductors radially from the center of the ceramic laminate, the tensile force and shear stress are more effectively reduced, and the strength against tensile and lateral displacement is increased.
  • a 5.9 mm x 9.5 mm size ceramic laminate was prepared, and a first electronic electrode of 1.00 mm XI .00 mm X O.010 mm size was provided on the periphery and the first A catch pad electrode of the same size as the terminal electrode is provided, the first terminal electrode and the catch pad electrode are connected by two via hole conductors with a diameter of 0.10 mm, and the rest are ceramic electronic components with the same structure as in Example 1. Produced.
  • the ceramic electronic component was subjected to the same drop test as in Example 1, and the results are shown in Table 8.
  • Comparative Example 4 a ceramic electronic component was manufactured by providing the same first terminal electrode as in this example and connecting a via hole conductor having a diameter of 0.20 mm to the center thereof.
  • the ceramic electronic component in Comparative Example 4 has no catch pad electrode.
  • This ceramic electronic component was subjected to the same drop test as in Example 1, and the results are shown in Table 8.
  • the area ratio (0.016) between the first via-hole conductor and the first terminal electrode in this example is 0.016 or more, the drop strength increases. It has been found that the area ratio is preferably 0.016 or more.
  • the relationship between the area of the first terminal electrode and the drop strength was examined. That is, instead of the first terminal electrode (1.00 mm XI.00 mm X O. 010 mm) and the catch pad electrode of the same size as in Example 8, a first terminal of 1.50 mm XI.50 mm X O. 010 mm is used.
  • a ceramic electronic component having the same electrode structure as in Example 8 was produced, except that an electrode and a catch pad electrode of the same size were provided and connected by two via hole conductors having a diameter of 0.20 mm. This ceramic electronic component was subjected to the same drop test as in Example 1, and the results are shown in Table 9.
  • Comparative Example 5 a ceramic electronic component having the same electrode structure as that of Comparative Example 4 was produced except that the same first terminal electrode as that of the present example was provided. This ceramic electronic component was subjected to the same drop test as in Example 1, and the results are shown in Table 9.
  • Example 10 the relationship between the non-shrinkage method and the drop strength and the relationship between the wiring material and the drop strength were examined. That is, in this example, the same ceramic electronic component as in Example 1-2 was produced, and a drop test similar to that in Example 1 was performed. The results are shown in Table 10.
  • Example 11 a ceramic electronic component having the same structure as that of Example 12 was produced by a normal firing method (shrinkage method) that does not use a constraining ceramic green sheet. Further, as Example 12, a ceramic electronic component having the same electrode structure as Example 12 was produced by a non-contraction method using a conductive paste containing Cu as a main component as a wiring material. In the no-shrinkage method of Example 12, the same ceramic green sheet and constraining ceramic green sheet as in Example 1 were produced. Then, a predetermined ceramic green sheet is sequentially laminated on the constraining ceramic green sheet, and the constraining ceramic green sheet and the uppermost ceramic green sheet are laminated thereon, and then this composite laminate is heated at 870 ° C.
  • the ceramic electronic component having the same structure as in Example 1-2 was produced by firing.
  • the glass component of the uppermost ceramic green sheet flows and solidifies into the lower ceramic ceramic sheet, and the ceramic ceramic sheet for sintering is sintered.
  • the shrinkage was suppressed, and the shrinkage was suppressed by the lowermost restrictive ceramic green sheet.
  • the bottom layer AIO was removed.
  • the same drop test as in Example 1 was performed on the ceramic electronic components of Examples 11 and 12, and the results are shown in Table 10.
  • Example 10 and Example 12 a flat ceramic electronic component was obtained as shown in FIG. 13 (a), but in Example 11 produced by the shrinkage method, it was shown in FIG. 13 (b). Thus, a ceramic electronic component having unevenness on the surfaces of the terminal electrode 13 ′ and the ceramic laminate 11 ′ was obtained.
  • Example 1 (ceramic electronic component identical to Example 1-2) 1 5 8
  • Example 1 (Ceramic electronic component by shrinkage method) 21 48 66
  • Example 1 2 (Ceramic electronic component using Cu as wiring material) 1 8 42 57
  • the present invention can be suitably used as a ceramic electronic component mounted on a portable terminal or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　端子電極が高密度化しても十分な落下強度を実現することができるセラミック電子部品を提供する 　本発明のセラミック電子部品１０は、複数のセラミック層１１Ａを積層してなるセラミック積層体１１と、セラミック積層体１１の下面の周縁部に配列された複数の第１端子電極１３と、複数の第１端子電極１３それぞれと対向させてセラミック積層体１１の内部に設けられた複数のキャッチパッド電極１５Ａと、各第１端子電極１３と各キャッチパッド電極１５Ａとをそれぞれ電気的に接続する少なくとも２本の第１ビアホール導体１６Ａ、１６Ｂと、を備えている。

Description

明 細 書
セラミック電子部品及びその製造方法
技術分野
[0001] 本発明は、セラミック電子部品及びその製造方法に関し、更に詳しくは、マザーボ ードに接続するための端子電極を有するセラミック電子部品、特に、高密度に配置さ れた端子電極を有し、端子電極とセラミック素体との接合強度を向上させることができ るセラミック電子部品及びその製造方法に関するものである。
背景技術
[0002] セラミック素体と端子電極との接合強度の改善を目的とした技術は多数存在する。
例えば、特許文献 1には、ランド (端子電極）に対して複数のダミービアホールを形成 し、ランドとセラミック基板との接合強度を向上させた技術が開示されている。また、特 許文献 2には、ビアホール導体とは異なる位置にパッド (端子電極）を形成することに より、ビアホール導体の隆起によるパッドの剥離を抑制し、ノ ッドとセラミック基板との 接合強度を向上させた技術が開示されている。
[0003] 特許文献 1 :特開平 2— 158194号公報
特許文献 2：特開平 3— 225897号公報
発明の開示
発明が解決しょうとする課題
[0004] し力しながら、特許文献 1に記載の技術では、ダミービアホールは、一端がランドに 接続されているものの、他端はどこにも接続されていないため、その接合強度を改善 するには十分でない。また、特許文献 2に記載の技術では、ノ ノドの位置に制約があ るため、高密度に端子電極を配置することが難しい。最近、特に携帯端末に搭載さ れるセラミック電子部品においては、多機能化、高機能化が進められて、端子電極が 益々高密度化する傾向にある一方、機械的強度、特に、落下強度の向上について の要求も厳しくなる傾向にある力 このような傾向に対して特許文献 1、 2の技術によ る端子電極とセラミック素体との接合強度の向上には限界があった。
[0005] 本発明は、上記課題を解決するためになされたもので、端子電極が高密度化して も十分な落下強度を実現することができるセラミック電子部品及びその製造方法を提 供することを目的としている。
課題を解決するための手段
[0006] 本発明のセラミック電子部品は、複数のセラミック層を積層してなるセラミック積層体 と、上記セラミック積層体の第 1主面に設けられた少なくとも一つの端子電極と、上記 端子電極と対向させて上記セラミック積層体の内部に設けられたキャッチパッド電極 と、上記端子電極と上記キャッチパッド電極とを電気的に接続する少なくとも 2本の第 1ビアホール導体と、を備えたことを特徴とするものである。
[0007] また、本発明のセラミック電子部品において、上記端子電極は、上記セラミック積層 体の第 1主面の周縁部に複数配列されており、上記各端子電極それぞれと対向する ように複数の上記キャッチパッド電極が設けられていることが好ましい。
[0008] また、本発明のセラミック電子部品において、上記セラミック積層体は、無収縮工法 によって作製されたものであって、上記端子電極、上記キャッチパッド電極及び上記 第 1ビアホール導体は、 Agを主成分とする導電材料によって形成されていることが好 ましい。
[0009] また、本発明のセラミック電子部品において、上記キャッチパッド電極側から上記端 子電極を見たとき、上記キャッチパッド電極と上記端子電極とは、互いに重ならない 部分を有することがより好ましい。
[0010] また、本発明のセラミック電子部品において、上記キャッチパッド電極の面積は、上 記端子電極の面積よりも大きいことが更に好ましい。
[0011] また、本発明のセラミック電子部品において、上記端子電極は、上記第 1主面から 柱状に突出したスタッド電極であることが更に好ましい。
[0012] また、本発明のセラミック電子部品において、上記複数の端子電極における上記各 第 1ビアホール導体は、ある一つの端子電極における 2本の第 1ビアホール導体を結 ぶ仮想直線が、その隣の端子電極における 2本の第 1ビアホール導体を結ぶ仮想直 線と同一直線にならなレ、ように配置されてレ、ることが更に好ましレ、。
[0013] また、本発明のセラミック電子部品において、上記 2本の第 1ビアホール導体を結ぶ 上記仮想直線は、上記第 1主面のほぼ中心を通るように、配列されていることがより 好ましい。
[0014] また、本発明のセラミック電子部品において、上記端子電極、上記第 1ビアホール 導体及び上記キャッチパッド電極は、同時焼成によって一体化されたものであること が更に好ましい。
[0015] また、本発明のセラミック電子部品の製造方法は、複数のセラミック層を積層してな るセラミック積層体と、上記セラミック積層体の第 1主面に設けられた少なくとも一つの 端子電極と、上記端子電極と対向させて上記セラミック積層体の内部に設けられたキ ャツチパッド電極と、上記端子電極と上記キャッチパッド電極とを電気的に接続する 少なくとも 2本の第 1ビアホール導体と、を備えたセラミック電子部品を製造するに際 し、上記セラミック積層体となるべき複数のセラミックグリーン層を積層してなる未焼成 のセラミック積層体の第 1主面及び第 2主面に、上記セラミックグリーン層の焼結温度 では実質的に焼結しない拘束用セラミックグリーン層を付与してなる未焼成の複合積 層体を作製する工程と、上記未焼成の複合積層体を上記セラミックグリーン層の焼結 温度で焼成する工程と、焼結後のセラミック積層体から上記拘束セラミックグリーン層 を除去する工程と、を有することを特徴とするものである。
[0016] また、本発明のセラミック電子部品の製造方法において、上記拘束用セラミックダリ ーン層に、上記セラミックグリーン層の焼結温度で焼結する導体材料でビアホール導 体を形成しておき、焼成後、上記拘束用セラミックグリーン層を除去することによって 、上記第 1主面から柱状に突出したスタッド電極を形成することが好ましい。
発明の効果
[0017] 本発明によれば、端子電極が高密度化しても十分な落下強度を実現することがで きるセラミック電子部品及びその製造方法を提供することができる。
図面の簡単な説明
[0018] [図 1] (a)〜（c)はそれぞれ本発明のセラミック電子部品の一実施形態を示す図で、（ a)はその断面図、（b)は実装用基板に接合する側の面を上向きにして示す斜視図、 (c)はその要部を示す断面図である。
[図 2] (a)、 (b)はそれぞれ本発明のセラミック電子部品の第 1ビアホール導体の配列 状態を示す平面図で、 （a)は図 1に示すセラミック電子部品を示す図、（b)は本発明 のセラミック電子部品の他の実施形態を示す図である。
園 3] (a)〜（d)はそれぞれ本発明のセラミック電子部品の他の実施形態の第 1端子 電極、第 1ビアホール導体及びキャッチパッド電極の関係を示す平面図である。
[図 4] (a)、 （b)はそれぞれ図 1に示すセラミック電子部品の製造工程を示す図で、（a )はセラミックグリーンシートと拘束用セラミックグリーンシートの積層順序を示す断面 図、（b)は生の複合積層体を示す断面図である。
園 5] (a)、 (b)はそれぞれ図 1に示すセラミック電子部品の製造工程の焼成前後を示 す断面図である。
園 6] (a)〜（c)はそれぞれ本発明のセラミック電子部品の更に他の実施形態を示す 図で、（a)はその断面図、 （b)は実装用基板に接合する側の面を上向きにして示す 斜視図、（c)はその要部を示す断面図である。
園 7] (a)、 (b)はそれぞれ本発明のセラミック電子部品の更に他の実施形態の要部 を示す断面図である。
[図 8] (a)、 （b)はそれぞれ図 6に示すセラミック電子部品の製造工程を示す図で、（a )はセラミックグリーンシートと拘束用セラミックグリーンシートの積層順序を示す断面 図、（b)は生の複合積層体を示す断面図である。
園 9] (a)、 (b)はそれぞれ図 6に示すセラミック電子部品の製造工程の焼成前後を示 す断面図である。
園 10]本発明のセラミック電子部品の更に他の実施形態を示す断面図である。 園 11]実施例 1のセラミック電子部品の第 1端子電極の配列状態の説明図である。
[図 12]実施例 8のセラミック電子部品の第 1端子電極及び第 1ビアホール導体の配列 状態の説明図である。
園 13]実施例 10において（a)、（b)はそれぞれ無収縮工法及び有収縮工法によって 作製されたセラミック電子部品の要部を説明するための断面図である。
符号の説明
10 セラミック電子部品
11 セラミック層
12 配線パターン 13 第 1端子電極 (端子電極）
15 キャッチパッド電極
16A、 16B 第 1ビアホール導体
17、 17'、 17" スタッド電極
発明を実施するための最良の形態
[0020] 以下、図 1〜図 13に示す実施形態に基づいて本発明を説明する。
[0021] 第 1の実施形態
本実施形態のセラミック電子部品 10は、例えば図 1の（a)〜（c)に示すように、複数 のセラミック層 11Aが積層され且つ第 1主面（下面)及び第 2主面（上面）を有するセ ラミック積層体 11と、このセラミック積層体 11の内部に設けられた配線パターン 12と、 この配線パターン 12に電気的に接続され且つセラミック積層体 11の下面に所定の パターンで形成された複数の第 1端子電極 13と、配線パターン 12に電気的に接続さ れ且つセラミック積層体 11の上面に所定のパターンで形成された複数の第 2端子電 極 14と、を備え、セラミック積層体 11の上面に搭載された第 1、第 2表面実装部品 31 、 32とマザ一ボード等の実装用基板 40とを電気的に接続するように構成されている 。第 1表面実装部品 31は、例えばシリコン半導体素子、ガリウム砒素半導体素子等 の能動素子からなり、第 2の表面実装部品 32は、例えばコンデンサ、インダクタ等の 受動素子からなっている。
[0022] 配線パターン 12は、図 1の（a)に示すように、上下のセラミック層 11Aの界面に所定 のパターンで形成された面内導体（以下、「ライン導体」と称す。） 12Aと、上下のライ ン導体 12Aを電気的に接続するように所定のセラミック層 11 Aを所定のパターンで 貫通するビアホール導体 12Bとからなっている。
[0023] 複数の第 1端子電極 13は、同図の（b)に示すように、セラミック積層体 11の下面の 周縁部に沿ってそれぞれ所定間隔を空けて配置され、セラミック電子部品 10を搭載 するマザ一ボード等の実装用基板 40 (同図の（c)参照）の上面に形成された複数の 端子電極 41と半田等の接合材 Sを介して電気的に接続されるようになっている。複 数の第 2端子電極 14は、セラミック積層体 11の上面に所定のパターンで配置され、 セラミック積層体 11の上面に搭載される第 1、第 2表面実装部品 31、 32の外部端子 電極 31A (但し、第 1表面実装部品の外部端子は省略してある）と接合材 Sを介して それぞれ接続されるようになっている。
[0024] 而して、図 1の（a)に示すように、セラミック積層体 11の内部には、複数の第 1端子 電極 13それぞれに対向させて複数のキャッチパッド電極 15Aが設けられ、これらの キャッチパッド電極 15Aは最下層のセラミック層 11 Aを挟んで第 1端子電極 13と対を なして配置されている。第 1端子電極 13とキャッチパッド電極 15Aとは、最下層のセ ラミック層 11Aを上下に貫通する 2本の第 1ビアホール導体 16A、 16Bを介して互い に電気的に接続されている。ここでは 2本の第 1ビアホール導体 16A、 16Bを設けた 場合について示してあるが、 3本以上設けても良い。
[0025] 第 1端子電極 13、キャッチパッド電極 15A及び 2本の第 1ビアホール導体 16A, 16 Bは、図 1の（a)、（c)に示すようにいずれも導電材料によって一体化して形成され、 配線パターン 12に対して電気的に接続された電極として機能する。キャッチパッド電 極 15Aは、 2本の第 1ビアホール導体 16A、 16Bを介して第 1端子電極 13と一体化 することにより、セラミック積層体 11の下面に接合された第 1端子電極 13にアンカー 効果を付与し、第 1端子電極 13をセラミック積層体 11に対して強固に接合してレ、る。 第 1キャッチパッド電極 15Aは、アンカー効果を高める意味でも、同図に示すように 第 1端子電極 13より大きな面積に形成されていることが好ましい。また、 2本の第 1ビ ァホール導体 16A、 16Bを設けることで、セラミック積層体 11と第 1ビアホール導体 1 6A、 16B及び第 1端子電極 13との接合面積 (接触面積)を拡張することができ、延 レ、ては第 1端子電極 13とセラミック積層体 11との接合強度を高めることができる。こ れらの第 1ビアホール導体 16A、 16Bの水平方向の断面は、円形状であっても多角 形状であっても良い。
[0026] セラミック電子部品 10が搭載された実装用基板 40が落下するなどして衝撃力が加 わると、第 1端子電極 13を介して実装用基板 40からセラミック電子部品 10に引っ張り 力、圧縮力及び剪断応力が複合して作用すると考えられる。引っ張り力に対しては、 キャッチパッド電極 15A及び第 1ビアホール導体 16A、 16Bによるアンカー効果で第 1端子電極 13の接合強度を飛躍的に高めることができる。圧縮力に対しては、第 1端 子電極 13、第 1ビアホール導体 16A、 16B及びキャッチパッド電極 15Aがセラミック 層 11Aと比較して軟質で弾性を富む導電材料を用いるため、その弾性効果により衝 撃等を吸収して緩和し、落下強度を高めることができる。更に、剪断応力に対しては 、少なくとも 2本の第 1ビアホール導体 16A、 16Bによって剪断応力を分散、緩和し、 落下強度を格段に高めることができる。このように第 1端子電極 13とセラミック積層体 11との接合強度を飛躍的に高めることができるため、例えば、導電性ペーストとして、 これを構成する無機成分のうち 98重量％が導電性金属成分であるような、ガラス成 分を実質的に含有しない、導電性金属成分の含有率の高いものを用いることもでき る。この結果、半田濡れ性に優れ、導電率の高い電極を形成することが可能になる。
[0027] 複数の第 1端子電極 13は、それぞれ図 1の（b)に示すように略長方形に形成され、 それぞれ同一の方向に揃えてセラミック積層体 11の下面の周縁部に沿って一列に 酉己列されている。 2本の第 1ビアホール導体 16A、 16Bは、例えば図 2の（a)に示すよ うに第 1端子電極 13の中心から長手方向外側へ所定間隔を空けて第 1端子電極 13 に配置されている。図 2の（a)では、一つの第 1端子電極 13の 2本の第 1ビアホール 導体 16A、 16Bを直線で結ぶと、横に並ぶ他の第 1ビアホール導体 16A、 16Bも全 て実質的に一直線上に載るように配置されている。これに対して、落下強度を更に高 めるためには、隣り合う第 1端子電極 13、 13それぞれの 2本の第 1ビアホール導体 1 6A、 16Bは、ジグザグ状に配列されて、一直線上にない方が好ましい。隣り合う第 1 ビアホール導体 16A、 16Bをジグザグ状に配列することにより、各第 1端子電極 13に 掛カる引っ張り力や剪断応力などをより効果的に分散することができ、落下時の耐衝 撃性を高め、セラミック電子部品 10の実装用基板 40からの脱落をより確実に防止す ること力 Sできる。特に、図 2の（b)に示すように、複数の第 1端子電極 13それぞれの第 1ビアホール導体 16A、 16Bは、これら両者を結ぶ直線がセラミック積層体 11の略中 心を通るように放射状に配列されてレ、ることが好ましレ、。
[0028] また、図 2の（a)、（b)では 2本の第 1ビアホール導体 16A、 16Bを例示しているが、 第 1端子電極 13の面積に応じて図 3の（a)に示すように 3本以上設けても良レ、。特に 、 3本以上の第 1ビアホール導体 16A、 16B、 16Cをそれぞれ一直線上に重ならな レ、ように設けることで、第 1端子電極 13に対する横ズレ防止効果やアンカー効果等を 向上させることができ、セラミック電子部品 10の落下強度を高めることができる。また、 図 3の（b)〜（d)に示すようにキャッチパッド電極 15Aと第 1端子電極 13とは、それぞ れの上側または下側から見た場合に、互いに重ならない部分を有していることが好ま しい。互いに重ならない部分を設けることでアンカー効果を更に高めることができる。
[0029] また、図 1の（a)、（c)及び図 3の（c)に示すように、キャッチパッド電極 15Aは、その 上面の第 2ビアホール導体 12Cを介して、配線パターン 12と電気的に接続されてい る他のキャッチパッド電極 15Bとも接続されている。キャッチパッド電極 15Aとキャッチ パッド電極 15Bとを接続している第 2ビアホール導体 12Cは、その中心が第 1ビアホ ール導体 16A、 16Bの中心と重ならないように、その中心が各第 1ビアホール導体の 間に配置されている。第 2ビアホール導体 12Cが第 1ビアホール導体 16A、 16Bの 間に配置されているため、第 1端子電極 13からの引っ張り力が第 1ビアホール導体 1 6A、 16Bから直接第 2ビアホール導体 12Cに伝達されず、キャッチパッド電極 15A によって引っ張り力を分散させるため、第 2ビアホール導体 12Cとキャッチパッド電極 15Aとの断線を確実に防止することができる。また、焼成の際に各ビアホール導体が 隆起したり凹んだりしても、断線やクラック発生等の不具合が生じ難い。また、第 2ビ ァホール導体 12Cを図 3の（d)に示すように太くし、 3本の第 1ビアホール導体 16A、 16B、 16Cを跨ぐように配置することによって更にキャッチパッド電極 15Aと第 2ビア ホール導体 12Cとの接続強度を高めることができる。また、キャッチパッド電極 15Aと キャッチパッド電極 15Bとは互いに重ならない部分が存在することが、落下強度を更 に改善させる上で、更に好ましい。
[0030] 而して、本実施形態のセラミック層を形成するセラミック材料としては、例えば低温 焼結セラミック（LTCC : Low Temperature Co-fired Ceramic)材料を使用すること ができる。低温焼結セラミック材料とは、 1050°C以下の温度で焼結可能であって、比 抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミツ ク材料としては、具体的には、アルミナやジルコユア、マグネシア、フォルステライト等 のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系 LTCC材料、 Zn〇 -MgO-Al〇 - SiO系の結晶化ガラスを用いた結晶化ガラス系 LTCC材料、 Ba
2 3 2
O-Al〇 - SiO系セラミック粉末や Al O -CaO-SiO — MgO— B〇系セラミ
2 3 2 2 3 2 2 3 ック粉末等を用いた非ガラス系 LTCC材料等が挙げられる。 [0031] セラミック層 11Aの材料として低温焼結セラミック材料を用いることによって、配線材 料として、例えば Agまたは Cu等の低抵抗で低融点をもつ金属を用いることができ、 セラミック積層体 11と配線パターン 12 (第 1、第 2端子電極、キャッチパッド電極及び 第 1ビアホール導体を含む）とを 1050°C以下の低温で同時焼成することができる。特 に、 Agは、ヤング率（ = 7. 32 101( &)が〇1のャング率（= 1. SS X lO^Pa)より 小さいため、 Cuより圧縮応力を緩和する効果が大きぐ落下強度を高める上で Cuよ りも好ましく用いることができる。
[0032] また、セラミック材料として、高温焼結セラミック（HTCC : High Temperature Co-fir ed Ceramic)材料を使用することもできる。高温焼結セラミック材料としては、例えば、 アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤をカロえ、 1100°C以上で焼結されたものが用いられる。このとき、配線パターン 12としては、 M o、 Pt、 Pd、 W、 Ni及びこれらを含む合金から選択される金属を使用する。
[0033] 次に、図 4、図 5を参照しながら本発明のセラミック電子部品の製造方法の一実施 形態について説明する。本実施形態では無収縮工法を用いてセラミック積層体 11を 作製する場合について説明する。無収縮工法とは、セラミック積層体 11の焼成前後 で平面方向の寸法が実質的に変化しない工法のことを云う。
[0034] セラミック積層体 11を作製するには、まず低温焼結セラミック材料 (例えば、 Al O
2 3 をフイラ一とし、修飾酸化物としてアルカリ土類金属酸化物を用いたホウ珪酸ガラスを 焼結助材として含むセラミック材料）をビュルアルコール等のバインダ中に分散させ てスラリーを調製した後、このスラリーをドクターブレード法等によって、キャリアフィル ム（図示せず）上に塗布して低温焼結用のセラミックグリーンシートを作製する。その 後、セラミックグリーンシートを所定の大きさに切断する。
[0035] 次いで、図 4の（a)に示すように、金型またはレーザ光を用いて最下層に位置する セラミックグリーンシート 111Aに所定のパターンで第 1ビアホール導体用の孔を複数 空け、また、その他の所定のセラミックグリーンシート 111Aに所定のパターンで配線 パターンを構成するビアホール導体用の孔を複数空ける。そして、例えば Agまたは Cuを主成分とする金属粉、樹脂、有機溶剤を混練して調製された導電性ペーストを 、最下層以外の所定のセラミックグリーンシート 111Aのビアホール導体用孔内に充 填し、乾燥させてビアホール導体部 112B、第 2ビアホール導体部 112Cを形成する 。同様にして最下層のセラミックグリーンシート 111Aの第 1ビアホール導体用孔内に 導電性ペーストを充填し、乾燥させて第 1ビアホール導体部 116A、 116Bをそれぞ れ形成する。
[0036] 更に、最下層のセラミックグリーンシート 111A上にはスクリーン印刷法を用いて同 種の導電性ペーストを所定のパターンで印刷し、乾燥させてキャッチパッド電極部 11 5Aを形成し、最上層のセラミックグリーンシート 111A上には同様に導電性ペースト を所定のパターンで印刷し、乾燥させて第 2端子電極部 114を形成する。これと同一 要領で、その他の所定のセラミックグリーンシート 111にはライン導体部 112Aを形成 する。
[0037] 次いで、拘束用のセラミックグリーンシートを作製する。拘束用セラミックグリーンシ ートは、低温焼結セラミック材料の焼成温度では焼結しない難焼結性セラミック粉末 を主成分として含んでいる。難焼結性セラミック粉末として例えばアルミナ粉末を準備 し、このアルミナ粉末を有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し 、これをキャスティング法によってシート状に成形することによって、図 4の（a)に示す 拘束用セラミックグリーンシート 100、 100Aを例えば 2枚ずつ作製する。この拘束用 セラミックグリーンシート 100、 100Aの焼結温度は 1500〜1600°Cで、低温焼結セ ラミック粉末からなるセラミックグリーンシート 111 Aの焼結温度（1050°C以下）より格 段に高レ、焼結温度を有するため、セラミックグリーンシート 111Aの焼成温度では実 質的には焼結しない。難焼結性セラミック粉末としては、例えば、アルミナの他、ジル コニァ、マグネシア等のセラミック粉末を用いることもできる。拘束用セラミックグリーン シート 100、 100Aとしては、セラミックグリーンシート 111Aに含まれるセラミック成分 と共通のものを含むことが好ましい。一枚の拘束用セラミックグリーンシート 100の上 面には、図 4の（a)に示すように導電性ペーストを所定のパターンで印刷して第 1端 子電極部 113を形成する。尚、拘束用セラミックグリーンシート 100、 100Aは実質的 に同一のものである。
[0038] 図 4の（a)に示すように、第 1端子電極部 113を上側にして配置して拘束用セラミツ クグリーンシート 100を 2枚積層し、この上に最下層のセラミックグリーンシート 111A のビアホール導体部 116A、 116Bと拘束用セラミックダリーシート 100の第 1端子電 極部 113とを位置合わせして、積層し、この上にライン導体部 112A、ビアホール導 体部 112B、 112Cを有するセラミックグリーンシート 111 Aを所定の順序で積層し、 最上層に第 2端子電極部 114を上向きにしてセラミックグリーンシート 111Aを積層す る。次いで、これらの上に拘束用セラミックグリーンシート 100Aを 2枚積層した後、積 層方向（上下方向）から 0. 2〜： 1. 5MPaの圧力で各層をプレスして圧着しこれらの 層を一体化すると、図 4の（b)に示す生の複合積層体 110を形成することができる。
[0039] 図 5の（a)に示す生の複合積層体 110を例えば 1050°C以下の所定温度（例えば 8 70°C)で焼成すると、図 5の（b)に示すように複数のセラミックグリーンシート 111Aが 焼結して一体化しても、拘束用セラミックグリーンシート 100、 100Aの働きで、面方向 には実質的に収縮することなぐ実質的に積層方向（厚み方向）にのみ収縮して高精 度な配線パターン 12を有する、同図の（b)に示すセラミック積層体 11を作製すること ができる。生のセラミック積層体 111は実質的に厚み方向にのみ収縮するため、平面 方向の寸法精度を維持し、平坦性も確保できる上、セラミック電子部品 10の低背化 に寄与することができる。この焼成で、収縮抑制セラミックグリーンシート 100、 100A は、有機ビヒクルが焼失してアルミナ粉末の集合体になる。アルミナ粉末の集合体は ブラスト処理等により簡単に除去することができ、アルミナ粉末を除去することによりセ ラミック積層体 11を容易に得ることができる。
[0040] 配線材料として Ag系導電性ペーストを用いる場合には生の複合積層体 110を空 気中、 850°C前後で焼成し、 Cu系導電性ペーストを用いる場合には生の複合積層 体 110を例えば窒素ガス中、 950°C前後で焼成する。セラミック積層体 11を得た後、 必要に応じてセラミック積層体 11の上下両面に表出する第 1、第 2端子電極 13、 14 の表面に Ni/Snまたは NiZAu等を湿式メツキ等によって成膜する。これら一連の 工程で図 5の（b)に示すセラミック積層体 11を得る。
[0041] 以上説明したように本実施形態によれば、複数のセラミック層 11 Aを積層してなる セラミック積層体 11と、セラミック積層体 11の下面の周縁部に配列された複数の第 1 端子電極 13と、複数の端子電極 13それぞれと対向させてセラミック積層体 11の内 部に設けられた複数のキャッチパッド電極 15 Aと、複数の第 1端子電極 13と複数の キャッチパッド電極 15Aとをそれぞれ電気的に接続する 2本の第 1ビアホール導体 1 6A、 16Bと、を備えているため、セラミック電子部品 10が多機能化、高機能化して第 1端子電極 13が高密度化しても、第 1端子電極 13は、セラミック積層体 11内の 2本の 第 1ビアホール導体 16A、 16B及びキャッチパッド電極 15Aのアンカー効果等によつ てセラミック積層体 11の下面に対して強固に接合されて、高い落下強度を得ることが でき。従って、セラミック電子部品 10をマザ一ボード等の実装用基板 40に強固に接 続することができ、落下時等にセラミック電子部品 10が実装用基板 40から脱落したり 、セラミック積層体 11と第 1端子電極 13との境目にクラックが生じたりすることがなレ、。
[0042] また、本実施形態によれば、セラミック積層体は、無収縮工法によって作製されたも のであって、第 1端子電極 13、キャッチパッド電極 15A及び第 1ビアホール導体 16 A、 16Bは、 Agを主成分とする導電材料によって形成されているため、セラミック積層 体 11の表面に凹凸がなく平坦であり、第 1端子電極 13とセラミック積層体 11との境 目に集中する剪断応力を緩和することができる。また、キャッチパッド電極 15A側から 第 1端子電極 13を見たとき、キャッチパッド電極 15Aと第 1端子電極 13とは、互いに 重ならない部分が存在し、更に、キャッチパッド電極 15Aの面積を第 1端子電極 13 の面積よりも大きくしたため、キャッチパッド電極 15Aにおいて引っ張り力を分散する ことができ、更に落下強度を高めることができる。
[0043] 更に、キャッチパッド電極 15Aは、第 2ビアホール導体 12Cを介してセラミック積層 体 11に設けられた他のキャッチパッド電極 15Bに電気的に接続されており、第 2ビア ホール導体 12Cは、 2本の第 1ビアホール導体 16A、 16Bそれぞれの延長線に対し て平行で、これらの延長線に挟まれた領域に配置されているため、第 2ビアホール導 体 12Cのキャッチパッド電極 15Aからの断線を確実に防止することができる。また、 第 2ビアホール導体 12Cは、図 3の（d)に示すように 2本の第 1ビアホール導体 16A、 16Bの延長線上を含むようにこれら両者を跨いで配置されていることによって第 2ビ ァホール導体 12Cとキャッチパッド電極 15Aとの接続強度を高めることができる。
[0044] また、ある一つの第 1端子電極 13における 2本の第 1ビアホール導体 16A、 16Bを 結ぶ仮想直線は、その隣の第 1端子電極 13における 2本の第 1ビアホール導体 16A 、 16Bを結ぶ仮想直線と同一にならないように、セラミック積層体 11の下面の周縁部 にジグザグに配列されているため、セラミック電子部品 10の落下時等に作用する横 ズレによる剪断応力力 ¾本の第 1ビアホール導体 16A、 16Bによって緩和され、横ズ レを抑制し落下強度を高めることができる。また、 2本の第 1ビアホール導体 16A、 16 Bを結ぶ仮想直線は、セラミック積層体 11の下面のほぼ中心を通るように配列されて レ、るため、セラミック電子部品 10の落下時等に作用する横ズレによる剪断応力がセラ ミック積層体 11の中心部に逃げ、横ズレを抑制し落下強度を高めることができる。
[0045] 第 2の実施形態
本実施形態のセラミック電子部品 10Aは、例えば図 6の（a)〜（c)に示すように、第 1の実施形態の第 1端子電極 13に代えて、セラミック積層体 11の下面から柱状に突 出するスタッド電極 17が複数設けられている以外は、第 1の実施形態と実質的に同 一の構成を備えている。つまり、本発明のセラミック電子部品における端子電極は、 本実施形態のようなスタッド電極であっても良い。複数のスタッド電極 17は、同図の（ b)に示すようにそれぞれセラミック積層体 11の下面の周縁部に所定の間隔を空けて 配列され、同図の（c)に示すように半田等の接合材 Sがスタッド電極 17の下面及び 全周面を被覆し、実装用基板 40の端子電極 41に対してより強固に接続される。スタ ッド電極 17の高さは、 25〜： 1000 /i m力 S好ましレ、。尚、第 1の実施形態と同一または 相当部分には同一符号を付し、その説明を省略する。
[0046] また、図 6に示すスタッド電極 17に代えて、図 7の（a)、 (b)に示すスタッド電極 17' 、 17"を設けても良い。同図の（a)に示すスタッド電極 17'は、第 1ビアホール導体 16 A、 16Bに接続された第 1スタッド電極部 17'Aと、第 1スタッド電極 17'Aより水平方 向の面積が縮小した第 2スタッド電極部 17' Bとから形成されている。そして、第 1、第 2スタッド電極部 17' A、 17' Bは、それぞれの上下方向の軸芯を共有している。また 、同図の（b)に示すスタッド電極 17"は、第 1ビアホール導体 16A、 16Bに接続され た第 1スタッド電極 17"Aと、第 1スタッド電極 17"Aより大きな第 2スタッド電極部 17"B とから形成され、同図の（a)の場合とスタッド電極部の大きさが逆になつている。このよ うにスタッド電極 17'、 17"は上下二段構造に形成されていても、図 6に示すスタッド 電極 17と同様の作用効果を期することができる。
[0047] 図 6に示すセラミック電子部品 10Aを作製する場合には、図 8、図 9に示すようにス タッド電極 17を拘束用セラミックグリーンシート 100内に形成する以外は、実質的に 第 1の実施形態と同一要領で作製することができる。
[0048] 即ち、図 8の（a)に示すように、第 1の実施形態と同一要領でセラミックグリーンシー ト 111 Aを作製した後、所定のセラミックグリーンシート 111Aにライン導体部 112A及 びビアホール導体部 112B、 112Cを形成する。また、最下層のセラミックグリーンシ ート 111Aには第 1ビアホール導体部 116A、 116B及びキャッチパッド電極部 115A を形成し、最上層のセラミックグリーンシート 111Aにはビアホール導体部 112B及び 端子電極部 114を形成する。そして、 2枚の拘束用セラミックグリーンシート 100には 金型またはレーザ光を用いてスタッド電極 17用の孔を所定のパターンで形成した後 、これらの孔内に導電性ペーストを充填してスタッド電極部 117を形成する。
[0049] その後、図 8の（a)に示すように、スタッド電極部 117を有する拘束用セラミックダリ ーンシート 100を 2枚積層した後、第 1の実施形態と同一要領で所定のセラミックダリ ーンシート 111Aを順次積層し、更にその上にスタッド電極部を有さない拘束用セラミ ックグリーンシート 100Aを 2枚積層した後、上下方向から 0. 2〜： 1. 5MPaの圧力で 各層をプレスして圧着しこれらの層を一体化すると、図 8の（b)に示す生の複合積層 体 110Aを形成することができる。後は、図 9の（a)に示す生の複合積層体 110Aを 所定の温度で焼成すると、同図の（b)に示すセラミック積層体 11を得ることができる。
[0050] 図 7の（a)、（b)に示すスタッド電極 17'、 17"を形成する場合には、拘束用セラミツ クグリーンシート 100に大きさ（水平方向の断面図の面積）の異なる孔を上下の拘束 用セラミックグリーンシート 100に形成することによって、径の異なる部分を有する二 段構造のスタッド電極 17'、 17"を得ることができる。
[0051] セラミック電子部品 10Aは、セラミック積層体 11の下面周縁部に柱状のスタッド電 極 17を備えているため、図 10に示すようにセラミック積層体 11の下面でスタッド電極 17の内側に第 3表面実装部品 33を搭載することができ、セラミック電子部品 10Aの 多機能化、高機能化を更に促進することができる。
[0052] 本実施形態によれば、セラミック電子部品 10Aを実装用基板 40に対して更に強固 に接続することができる他、第 1の実施形態と同様の作用効果を期することができる。 実施例 [0053] 以下、具体的な実施例に基づいて本発明のセラミック電子部品の種々の特性につ いて説明する。
[0054] 実施例 1
本実施例では、キャッチパッド電極の面積と落下強度との関係について調べた。即 ち、本実施例では、キャッチパッド電極の大きさのみが異なる実施例 1_1〜1_3の 三種類のセラミック電子部品を作製した。この際、 A1〇を用いて拘束用セラミックダリ
2 3
ーンシートを作製し、低温焼結セラミック材料 (Al Oをフイラ一とし、修飾酸化物とし
2 3
てアル力リ土類金属酸化物を用レ、たホウ珪酸ガラス（Ca _ Al _ Si _ B _ O系のガラ ス）を焼結助材として含むセラミック材料）を用いてセラミックグリーンシートを作製し、 また、 Agを主成分とする導電性ペーストを配線材料として用いて配線パターン部及 び端子電極部を形成した。そして、セラミックグリーンシート及び拘束用セラミックダリ ーンシートを用いて生の複合積層体を作製し、生の複合積層体を 870°Cで焼成した 後、拘束用セラミックグリーンシートを除去し、下記の寸法を有する実施例 1一:!〜 1 3のセラミック電子部品を作製した。実施例 1一：!〜 1 3の第 1端子電極は、図 11 に示すように配置されたものであり、大きさの異なる三種類のキャッチパッド電極は、 第 1端子電極からセラミック積層体の内側 50 β mに形成されたものであった。導電性 ペーストは、 Agが 90%、樹脂や溶剤等の有機成分が 10%のガラス成分を含まない ものを用いた。
[0055] 〔セラミック電子部品の寸法〕
1.セラミック基板： 6. 00mm X 3. 50mm XO. 50mm
2.第 1端子電極： 0.4mm XO. 60mm XO. 010mm
3.第 1ビアホール導体の直径： 0. 15mm
第 1端子電極中心から長手方向への距離： ±0. 20mm
4.第 2ビアホール導体の直径： 0. 20mm
5.キャッチパッド電極の寸法
実施例 1— 1:0. 30mm XO. 50mm XO. 010mm
実施例 1— 2:0. 40mm XO. 60mm XO. 010mm
実施例 1— 3:0. 60mm XO. 80mm XO. 010mm [0056] また、比較例 1として、実施例 1 2における第 1端子電極の中心に直径 0. 2mmの ビアホール導体を 1本接続し、キャッチパッド電極を省略した電極構造を備えている 以外は、実施例 1と同一構造を備えたセラミック電子部品を作製した。
[0057] 比較例 2として、ビアホール導体の強度を高めるために、低温焼結セラミック材料に おけるガラス成分と同様のガラス成分を添加した導電性ペーストを用いた以外は、比 較例 1と同様にセラミック電子部品を作製した。ガラス成分を含んでいるため、 Agの 含有率が低ぐ抵抗率が 10%高くなつた。
[0058] また、比較例 3として、キャッチパッド電極と第 1端子電極とを、第 1端子電極の中心 に配置した 1本のビアホール導体で接続した電極構造を備えてレ、る以外は、実施例 1 _ 2と同一構造を備えたセラミック電子部品を作製した。
[0059] 次いで、実施例 1 _ 1〜1 _ 3及び比較例 1〜3のセラミック電子部品を、それぞれ 半田リフロー処理によって実装用基板一枚あたり 10個ずつ接合した後、これらの実 装用基板を 1. 2m、 1. 5m及び 1. 8mの高さから落とす落下試験を行った。落下試 験にはそれぞれの高さで 10枚ずつの実装用基板を用い、各セラミック電子部品 100 個ずつについて落下試験を行レ、、その結果を表 1に示した。落下試験の結果、セラミ ック積層体にクラックが入ったり、ビアホール導体あるいはビアホール導体がセラミツ ク積層体から抜け落ちたり、セラミック電子部品が実装用基板から外れたものを不良 品として判断し、その不良品の個数を表 1に示した。
[0060] [表 1]
Figure imgf000018_0001
表 1に示す結果によれば、第 1端子電極とキャッチパッド電極を 2本のビアホール導 体で接続した電極構造の実施例 1 _ 1〜1 _ 3は、レ、ずれもキャッチパッド電極のな い比較例 1よりも格段に落下強度が高くなり、 1本のビアホール導体で第 1端子電極と キャッチパッド電極を接続した比較例 3と比較しても落下強度が格段に高かった。ま た、実施例 1—1〜1— 3と比較例 2との比較でも判るように、第 1端子電極とキャッチ パッド電極を 2本のビアホール導体で接続することによって落下強度が飛躍的に高く なった。更に、比較例 2のように第 1端子電極及びビアホール導体の機械的強度をガ ラス成分の添カ卩によって高めても、実施例 1 _ 1〜1 _ 3よりも格段に落下強度が低下 した。
[0062] また、実施例 1 _ 1〜1 _ 3において、キャッチパッド電極の面積と第 1端子電極の 面積が等しい実施例 1一 2は、キャッチパッド電極の面積が第 1端子電極の面積より 小さい実施例 1 _ 1よりも落下強度が高ぐキャッチパッド電極が第 1端子電極の面積 より大きい実施例 1—3よりも落下強度が低かった。従って、キャッチパッド電極は、そ の面積が第 1端子電極より大きくなるほど落下強度が高くなり、好ましいことが判った
[0063] 実施例 2
本実施例では、キャッチパッド電極の厚みと落下強度との関係について調べた。即 ち、キャッチパッド電極を実施例 1—2のキャッチパッド電極（0· 40mm X O. 60mm Χ 0· 010mm)の 2.5倍の 0. 025mmの厚さに設定した以外は、実施例 1—2と同一 構造のセラミック電子部品を作製した後、このセラミック電子部品について実施例 1と 同一の落下試験を行い、その結果を表 2に示した。尚、表 2において、比較例 1は、 表 1における比較例 1と同一のセラミック電子部品である。
[0064] [表 2]
Figure imgf000019_0001
表 2に示す結果によれば、本実施例のセラミック電子部品は、比較例 1のセラミック 電子部品と比較して落下強度が格段に高ぐ実施例 1と同様の結果が得られた。つま り、キャッチパッド電極の厚さが多少変動しても実施例 1と同様の落下強度を得られ、 落下強度に殆ど影響しないことが判った。 [0066] 実施例 3
本実施例では、キャッチパッド電極の位置ズレと落下強度との関係にっレ、て調べた 。即ち、実施例 1 2のキャッチパッド電極を長手方向の片側に 0. 10mm平行移動 させた以外は、実施例 1—2と同一構造のセラミック電子部品を作製した後、このセラ ミック電子部品について実施例 1と同一の落下試験を行レ、、その結果を表 3に示した 。尚、表 3において、比較例 1は、表 1における比較例 1と同一のセラミック電子部品で ある。
[0067] [表 3]
Figure imgf000020_0001
[0068] 表 3に示す結果によれば、本実施例のセラミック電子部品は、比較例 1のセラミック 電子部品と比較して落下強度が格段に高ぐ実施例 1と同様の結果が得られた。つま り、キャッチパッド電極が多少左右へ平行移動しても実施例 1と同様の落下強度を得 られ、落下強度に殆ど影響しないことが判った。
[0069] 実施例 4
本実施例では、第 1ビアホール導体の位置ズレと落下強度との関係について調べ た。即ち、実施例 1—2の第 1ビアホール導体の一方を長手方向の外側へ 0. 10mm 平行移動させた以外は、実施例 1 2と同一構造のセラミック電子部品を作製した後 、このセラミック電子部品について実施例 1と同一の落下試験を行レ、、その結果を表 4に示した。尚、表 4において、比較例 1は、表 1における比較例 1と同一のセラミック 電子部品を用いた。
[0070] [表 4]
Figure imgf000020_0002
表 4に示す結果によれば、本実施例のセラミック電子部品は、比較例 1のセラミック 電子部品と比較して落下強度が格段に高ぐ実施例 1と同様の結果が得られた。つま り、第 1ビアホール導体が多少左右へ平行移動しても実施例 1と同様の落下強度を 得られ、落下強度に殆ど影響しないことが判った。
[0072] 実施例 5
本実施例では、第 1端子電極の厚みと落下強度との関係について調べた。即ち、 実施例 1—2の第 1端子電極に代えて、第 1端子電極の 10倍の厚みを有するスタッド 電極（0. 40mm X O. 60mm X 0. 10mm)を設けた以外は、実施例 1 _ 2と同一構 造のセラミック電子部品を作製した後、このセラミック電子部品について実施例 1と同 一の落下試験を行い、その結果を表 5に示した。尚、表 5において、比較例 1は、表 1 における比較例 1と同一のセラミック電子部品を用いた。
[0073] [表 5]
Figure imgf000021_0001
[0074] 表 5に示す結果によれば、本実施例のセラミック電子部品は、比較例 1のセラミック 電子部品と比較して落下強度が格段に高ぐ実施例 1 2の場合よりも更に落下強度 が高い結果が得られた。つまり、スタッド電極を設けることで実装用基板との接合強度 が更に強固になることが判った。
[0075] 実施例 6
本実施例では、キャッチパッド電極と第 1ビアホール導体とを個別に接続した場合と 落下強度との関係について調べた。即ち、実施例 1—2のキャッチパッド電極に代え て、キャッチパッド電極（0· 40mm X O. 20mm X O. 010mm)を 2枚設け、 2枚のキ ャツチパッド電極を、それぞれ第 1ビアホール導体を介して第 1端子電極と個別に接 続し、更に一方のキャッチパッド電極のみに配線パターンの第 2ビアホール導体を接 続した以外は、実施例 1—2と同一構造のセラミック電子部品を作製した後、このセラ ミック電子部品について実施例 1と同一の落下試験を行レ、、その結果を表 6に示した 。尚、表 6において、比較例 1は、表 1における比較例 1と同一のセラミック電子部品を 用いた。
[0076] [表 6] 落下試験高さ 1 .2m 1 .5m 1 .8m
実施例 6
3 8 1 2
キャッチパッド電極をビアホール電極毎に設けた
比較例 1 34 62 79
[0077] 表 6に示す結果によれば、本実施例のセラミック電子部品は、比較例 1のセラミック 電子部品と比較して落下強度が格段に高いが、実施例 1のいずれも場合よりも落下 強度が低下した。つまり、キャッチパッド電極と第 1端子電極を 2本以上の第 1ビアホ ール導体で接続する場合にはキャッチパッド電極を第 1ビアホール導体の本数に合 わせて分割しなレ、方が良レ、ことが判った。
[0078] 実施例 7
本実施例では、第 1ビアホール導体の配列形態と落下強度との関係にっレ、て調べ た。即ち、実施例 1—2の第 1ビアホール導体の配列形態を図 2の（a)から同図の（b) に示すように変えた。即ち、本実施例における第 1ビアホール導体は、セラミック積層 体の中心を基準にして略放射状に配列されてレ、る以外は、実施例 1― 2と同一構造 のセラミック電子部品を作製した後、このセラミック電子部品について実施例 1と同一 の落下試験を行い、その結果を表 7に示した。尚、表 7において、比較例 1は、表 1に おける比較例 1と同一のセラミック電子部品を用いた。
[0079] [表 7]
Figure imgf000022_0001
[0080] 表 7に示す結果によれば、本実施例のセラミック電子部品は、比較例 1のセラミック 電子部品と比較して落下強度が格段に高ぐ実施例 1一 2の場合よりも落下強度が高 くなつた。つまり、ビアホール導体をセラミック積層体の中心から放射状に配列するこ とによって引っ張り力や剪断応力等をより効果的に緩和し、引っ張りや横ズレに対す る強度が高くなることが判った。
[0081] 実施例 8
本実施例では、第 1ビアホール導体の第 1端子電極に対する面積比（ =第 1ビアホ ール電極の断面積/第ェ端子電極の面積）と落下強度との関係について調べた。即 ち、図 12に示すように 5. 9mm X 9. 5mmサイズのセラミック積層体を作製し、その周 縁部に 1. 00mm X I . 00mm X O. 010mmサイズの第 1電子電極を設けると共に第 1端子電極と同一大きさのキャッチパッド電極を設け、第 1端子電極とキャッチパッド 電極を直径 0. 10mmのビアホール導体 2本で接続し、その他は、実施例 1と同一構 造のセラミック電子部品を作製した。そして、このセラミック電子部品について、実施 例 1と同一の落下試験を行レ、、その結果を表 8に示した。
[0082] また、比較例 4として、本実施例と同一の第 1端子電極を設け、その中心部に直径 0 . 20mmのビアホール導体を接続して、セラミック電子部品を作製した。比較例 4のセ ラミック電子部品はキャッチパッド電極が設けられていなレ、。このセラミック電子部品 について実施例 1と同一の落下試験を行レ、、その結果を表 8に示した。
[0083] [表 8]
Figure imgf000023_0001
[0084] 表 8に示す結果によれば、本実施例における第 1ビアホール導体と第 1端子電極の 面積比（ 0. 016)が 0. 016以上であれば、落下強度が高くなるため、その面積比 は 0. 016以上が好ましいことが判った。
[0085] 実施例 9
本実施例では、第 1端子電極の面積と落下強度との関係について調べた。即ち、 実施例 8の第 1端子電極（1. 00mm X I . 00mm X O. 010mm)及びこれと同一大き さのキャッチパッド電極に代えて、 1. 50mm X I . 50mm X O. 010mmの第 1端子電 極及びこれと同一大きさのキャッチパッド電極を設け、直径 0. 20mmのビアホーノレ 導体 2本で接続した以外は、実施例 8と同一電極構造のセラミック電子部品を作製し た。そして、このセラミック電子部品について、実施例 1と同一の落下試験を行い、そ の結果を表 9に示した。
[0086] また、比較例 5として、本実施例と同一の第 1端子電極を設けた以外は、比較例 4と 同一電極構造を備えたセラミック電子部品を作製した。このセラミック電子部品につ レ、て実施例 1と同一の落下試験を行レ、、その結果を表 9に示した。
[0087] [表 9] 落下試験高さ 1 .2m 1 .5m 1 .8m
実施例 9 4 9 1 5
比較例 5 4 1 0 1 9
[0088] 表 9に示す結果によれば、第 1端子電極の面積が 1. 00mm2を超えると、端子電極 としての面積が大きすぎて、第 1端子電極とキャッチパッド電極を 2本のビアホール導 体で接続することによる落下強度の改善効果が落ちる傾向にあることが判った。即ち 、第 1端子電極の面積はそれぞれ 1. 00mm2以下が好ましいことが判った
[0089] 実施例 10〜： 12
本実施例では、無収縮工法と落下強度との関係、及び配線材料と落下強度との関 係について調べた。即ち、本実施例では、実施例 1—2と同一のセラミック電子部品 を作製し、実施例 1と同様の落下試験を行い、その結果を表 10に示した。
[0090] また、実施例 11として、拘束用セラミックグリーンシートを使用しない通常の焼成方 法 (有収縮工法)で実施例 1 2と同一構造のセラミック電子部品を作製した。更に、 実施例 12として、配線材料として Cuを主成分とする導電性ペーストを用いて、無収 縮工法で実施例 1 2と同一電極構造のセラミック電子部品を作製した。実施例 12 の無収縮工法では、実施例 1と同一のセラミックグリーンシート及び拘束用セラミック グリーンシートを作製した。そして、拘束用セラミックグリーンシートの上に所定のセラ ミックグリーンシートを順次積層し、その上に拘束用セラミックグリーンシート及び最上 層のセラミックグリーンシートを積層した後、この複合積層体を 870°Cで焼成して実施 例 1—2と同一構造のセラミック電子部品を作製した。この場合には、複合積層体の 焼成時に、最上層のセラミックグリーンシートのガラス成分がその下層の拘束用セラミ ックグリーンシート内へ流動、固化して、拘束用セラミックグリーンシートを焼結させ、 収縮を抑制し、最下層の拘束用セラミックグリーンシートで収縮を抑制した。焼成後、 最下層の AIOを除去した。実施例 11、 12のセラミック電子部品について実施例 1と 同一の落下試験を行い、その結果を表 10に示した。
[0091] 実施例 10及び実施例 12では図 13の（a)に示すように平坦なセラミック電子部品が 得られたが、有収縮工法で作製した実施例 11では同図の (b)に示すように端子電極 13'及びセラミック積層体 11 'の表面に凹凸のあるセラミック電子部品が得られた。
[0092] [表 10] 落下試験高さ 1 .2m 1 .5m 1 .8m
実施例 1 0(実施例 1 —2と同一のセラミック電子部品） 1 5 8
実施例 1 1 (有収縮工法によるセラミック電子部品） 21 48 66
実施例 1 2(配線材料として Cuを用いたセラミック電子部品） 1 8 42 57
[0093] 表 10に示す結果によれば、有収縮工法で作成された実施例 11のセラミック電子部 品の場合には表面に凹凸があるため、剪断力への耐久性が小さぐ落下強度がやや 劣ること力 S半 IJつた。また、 Cuを配線材料とする実施例 12の場合には、有収縮工法と 比較すれば落下強度の改善に効果が認められるものの、ヤング率の高い Cuを配線 材料として用いると、圧縮応力を緩和する効果が小さぐ落下強度を高めるには限界 のあることが判った。
[0094] 尚、本発明は上記各実施例に何等制限されるものではない。
産業上の利用可能性
[0095] 本発明は、携帯端末等に搭載されるセラミック電子部品として好適に利用すること ができる。

Claims

請求の範囲
[1] 複数のセラミック層を積層してなるセラミック積層体と、
上記セラミック積層体の第 1主面に設けられた少なくとも一つの端子電極と、 上記端子電極と対向させて上記セラミック積層体の内部に設けられたキャッチパッ ド電極と、
上記端子電極と上記キャッチパッド電極とを電気的に接続する少なくとも 2本の第 1 ビアホール導体と、を備えた
ことを特徴とするセラミック電子部品。
[2] 上記端子電極は、上記セラミック積層体の第 1主面の周縁部に複数配列されており
、上記各端子電極それぞれと対向するように複数の上記キャッチパッド電極が設けら れていることを特徴とする請求項 1に記載のセラミック電子部品。
[3] 上記セラミック積層体は、無収縮工法によって作製されたものであって、上記端子 電極、上記キャッチパッド電極及び上記第 1ビアホール導体は、 Agを主成分とする 導電材料によって形成されていることを特徴とする請求項 1または請求項 2に記載の セラミック電子部品。
[4] 上記キャッチパッド電極側から上記端子電極を見たとき、上記キャッチパッド電極と 上記端子電極とは、互いに重ならない部分を有することを特徴とする請求項 1〜請求 項 3のいずれ力、 1項に記載のセラミック電子部品。
[5] 上記キャッチパッド電極の面積は、上記端子電極の面積よりも大きいことを特徴とす る請求項 4に記載のセラミック電子部品。
[6] 上記端子電極は、上記第 1主面から柱状に突出したスタッド電極であることを特徴と する請求項 1〜請求項 5のいずれ力、 1項に記載のセラミック電子部品。
[7] 上記複数の端子電極における上記各第 1ビアホール導体は、ある一つの端子電極 における 2本の第 1ビアホール導体を結ぶ仮想直線力 その隣の端子電極における 2本の第 1ビアホール導体を結ぶ仮想直線と同一直線にならないように配置されてい ることを特徴とする請求項 2〜請求項 6のいずれ力 1項に記載のセラミック電子部品。
[8] 上記 2本の第 1ビアホール導体を結ぶ上記仮想直線は、上記第 1主面のほぼ中心 を通るように、配列されていることを特徴とする請求項 7に記載のセラミック電子部品。
[9] 上記端子電極、上記第 1ビアホール導体及び上記キャッチパッド電極は、同時焼 成によって一体化されたものであることを特徴とする請求項 1〜請求項 8のいずれ力 1 項に記載のセラミック電子部品。
[10] 本発明のセラミック電子部品は、複数のセラミック層を積層してなるセラミック積層体 と、上記セラミック積層体の第 1主面に設けられた少なくとも一つの端子電極と、上記 端子電極と対向させて上記セラミック積層体の内部に設けられたキャッチパッド電極 と、上記端子電極と上記キャッチパッド電極とを電気的に接続する少なくとも 2本の第 1ビアホール導体と、を備えたセラミック電子部品を製造するに際し、
上記セラミック積層体となるべき複数のセラミックグリーン層を積層してなる未焼成の セラミック積層体の第 1主面及び第 2主面に、上記セラミックグリーン層の焼結温度で は実質的に焼結しない拘束用セラミックグリーン層を付与してなる未焼成の複合積層 体を作製する工程と、
上記未焼成の複合積層体を上記セラミックグリーン層の焼結温度で焼成する工程 と、
焼結後のセラミック積層体から上記拘束セラミックグリーン層を除去する工程と、を 有することを特徴とするセラミック電子部品の製造方法。
[11] 上記拘束用セラミックグリーン層に、上記セラミックグリーン層の焼結温度で焼結す る導体材料でビアホール導体を形成しておき、焼成後、上記拘束用セラミックダリー ン層を除去することによって、上記第 1主面から柱状に突出したスタッド電極を形成 することを特徴とする請求項 10に記載のセラミック電子部品の製造方法。
PCT/JP2006/311803 2005-08-29 2006-06-13 セラミック電子部品及びその製造方法 WO2007026455A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006529414A JP3982563B2 (ja) 2005-08-29 2006-06-13 セラミック電子部品及びその製造方法
CN2006800242856A CN101213891B (zh) 2005-08-29 2006-06-13 陶瓷电子元器件及其制造方法
EP06766615.6A EP1921904B1 (en) 2005-08-29 2006-06-13 Ceramic electronic component and method for manufacturing the same
US11/971,928 US8217279B2 (en) 2005-08-29 2008-01-10 Ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-248254 2005-08-29
JP2005248254 2005-08-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/971,928 Continuation US8217279B2 (en) 2005-08-29 2008-01-10 Ceramic electronic component and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2007026455A1 true WO2007026455A1 (ja) 2007-03-08

Family

ID=37808558

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311803 WO2007026455A1 (ja) 2005-08-29 2006-06-13 セラミック電子部品及びその製造方法

Country Status (6)

Country Link
US (1) US8217279B2 (ja)
EP (1) EP1921904B1 (ja)
JP (1) JP3982563B2 (ja)
KR (1) KR100905423B1 (ja)
CN (1) CN101213891B (ja)
WO (1) WO2007026455A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028730A (ja) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd 多層回路基板及び多層回路基板の製造方法
WO2014020975A1 (ja) * 2012-07-31 2014-02-06 株式会社村田製作所 積層基板
JP2014067891A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板
JP2014138168A (ja) * 2013-01-18 2014-07-28 Tdk Corp 積層コイル部品
JP2015179802A (ja) * 2013-09-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
WO2016052284A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 多層基板
JP2019062087A (ja) * 2017-09-27 2019-04-18 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053592A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US10062838B2 (en) * 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
CN107534024B (zh) * 2016-01-22 2018-10-26 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
US10178764B2 (en) * 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
CN108966491B (zh) * 2017-12-29 2019-07-16 深圳硅基仿生科技有限公司 气密馈通的陶瓷基板及其制造方法
CN111655143A (zh) * 2018-01-31 2020-09-11 京瓷株式会社 陶瓷引导件、陶瓷引导件装置以及陶瓷引导件模块
US10957595B2 (en) 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158194A (ja) 1988-12-09 1990-06-18 Fujitsu Ltd 多層セラミック回路基板
JPH03225897A (ja) 1990-01-30 1991-10-04 Fujitsu Ltd パッドの形成方法
JP2004356527A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 回路基板及びそれを用いた電子装置並びにその製造方法
JP2005183890A (ja) * 2003-12-24 2005-07-07 Taiyo Yuden Co Ltd 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3528037B2 (ja) * 1998-12-24 2004-05-17 株式会社村田製作所 ガラスセラミック基板の製造方法
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
US6661639B1 (en) * 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
US6861588B2 (en) * 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
US6885539B1 (en) * 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor
US7035080B1 (en) * 2004-11-22 2006-04-25 Lambert Devoe Combined multilayer and single-layer capacitor for wirebonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158194A (ja) 1988-12-09 1990-06-18 Fujitsu Ltd 多層セラミック回路基板
JPH03225897A (ja) 1990-01-30 1991-10-04 Fujitsu Ltd パッドの形成方法
JP2004356527A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 回路基板及びそれを用いた電子装置並びにその製造方法
JP2005183890A (ja) * 2003-12-24 2005-07-07 Taiyo Yuden Co Ltd 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1921904A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028730A (ja) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd 多層回路基板及び多層回路基板の製造方法
US9204545B2 (en) 2012-07-31 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer substrate
WO2014020975A1 (ja) * 2012-07-31 2014-02-06 株式会社村田製作所 積層基板
JP5686225B2 (ja) * 2012-07-31 2015-03-18 株式会社村田製作所 積層基板
JP2014067891A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板
JP2014138168A (ja) * 2013-01-18 2014-07-28 Tdk Corp 積層コイル部品
JP2015179802A (ja) * 2013-09-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
WO2016052284A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 多層基板
JPWO2016052284A1 (ja) * 2014-09-30 2017-06-22 株式会社村田製作所 多層基板
CN107079592A (zh) * 2014-09-30 2017-08-18 株式会社村田制作所 多层基板
US10187970B2 (en) 2014-09-30 2019-01-22 Murata Manufacturing Co., Ltd. Multilayer substrate
CN107079592B (zh) * 2014-09-30 2019-06-18 株式会社村田制作所 多层基板
JP2019062087A (ja) * 2017-09-27 2019-04-18 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
JPWO2007026455A1 (ja) 2009-03-26
EP1921904A4 (en) 2009-09-23
KR20080014032A (ko) 2008-02-13
EP1921904A1 (en) 2008-05-14
US8217279B2 (en) 2012-07-10
US20080164053A1 (en) 2008-07-10
JP3982563B2 (ja) 2007-09-26
KR100905423B1 (ko) 2009-07-02
CN101213891B (zh) 2011-03-30
EP1921904B1 (en) 2013-06-12
CN101213891A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
WO2007026455A1 (ja) セラミック電子部品及びその製造方法
JP4310468B2 (ja) セラミック多層基板及びその製造方法
EP1786249A1 (en) Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same
JP2003017851A (ja) 多層セラミック基板の製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP4826356B2 (ja) セラミック基板の製造方法
EP2129201B1 (en) Multilayer wiring substrate
WO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP2005209881A (ja) セラミック積層基板および高周波電子部品
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4038616B2 (ja) 多層セラミック基板の製造方法
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JP4569265B2 (ja) セラミック多層基板及びその製造方法
JPH06125178A (ja) セラミックス多層基板及びその製造方法
JP6258679B2 (ja) 配線基板および電子装置
JP2014067891A (ja) 配線基板
JP2004207495A (ja) セラミック構造体、セラミック構造体の製造方法および非可逆回路素子
KR100899647B1 (ko) 세라믹 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680024285.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006529414

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006766615

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077029070

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE