CN107079592B - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN107079592B
CN107079592B CN201580053069.3A CN201580053069A CN107079592B CN 107079592 B CN107079592 B CN 107079592B CN 201580053069 A CN201580053069 A CN 201580053069A CN 107079592 B CN107079592 B CN 107079592B
Authority
CN
China
Prior art keywords
conductor
perforation
interconnecting
branched portion
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580053069.3A
Other languages
English (en)
Other versions
CN107079592A (zh
Inventor
小暮武
小野农史
永森启之
上嶋孝纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107079592A publication Critical patent/CN107079592A/zh
Application granted granted Critical
Publication of CN107079592B publication Critical patent/CN107079592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

本发明的多层基板(10)包括：与电子元器件(2)相连接的元器件安装电极(121)；与外部结构相连接的外部安装电极(124)；以及连接在元器件安装电极(121)与外部安装电极(124)之间，使贯通导体(141、1421、1422、143)在层叠方向上重叠的散热部(16)，散热部(16)包括：在每个陶瓷层中连接1个贯通导体的连通部(161、162)；以及分岔部(163)，该分岔部(163)在每个陶瓷层中将多个贯通导体连接在连通部(161、162)之间，在连通部(161、162)的贯通导体、与分岔部(163)的贯通导体相邻的位置，各贯通导体的从所述层叠方向进行观察时的中心位置相分离。

Description

多层基板
技术领域
本发明涉及层叠有多个陶瓷层，并利用贯通各陶瓷层的贯通导体而设置有散热部的多层基板。
背景技术
多层基板可以构成为包括：层叠多个陶瓷层而得的层叠体；配置于层叠体的表面或内部的电子元器件；设置于各陶瓷层的平面导体；以及贯通各陶瓷层的贯通导体(例如参照专利文献1以及2)。
在制造该多层基板时，由于会产生贯通导体中的收缩量与陶瓷层中的收缩量之间的差值，因此存在基板表面的平坦性下降的情况。因此，专利文献1中公开了如下技术事项，即，将与电子元器件的安装电极接触的贯通导体设定为直径较小，由此，提高电子元器件的安装电极的平坦性。
此外，专利文献2中公开了如下技术事项，即，在多层基板中，为了提高在使用具有高速动作频率的电子元器件时的信号传输路径的传输特性，使与电子元器件的安装电极导通的贯通导体分成多列。
现有技术文献
专利文献
专利文献1：日本专利特开2006－41242号公报
专利文献2：日本专利特开2002－267781号公报
发明内容
发明所要解决的技术问题
然而，在多层基板中，为了提高来自电子元器件的散热性，存在将多个贯通导体从与电子元器件相接的位置沿层叠方向连续地配置的情况。在该情况下，多层基板表面的平坦性同样会下降，因此希望对其进行改善。
专利文献1的结构如下，即，若从散热性的观点来看，与电子元器件的安装电极相接的贯通导体构成为比通常要小的直径，因此在该贯通导体中热流量受到限制，因而无法期待较高的散热性。此外，即使从平坦性的观点来看，在贯通导体的面内中心位置上，遍及基板的全长(厚度)重叠有多个贯通导体，因此突出量变得过大的可能性很大，也无法期待足够的平坦性。
此外，专利文献2的结构中，若从散热性的观点来看，在分岔部分与合流部分之间存在连接贯通导体间的平面导体，在平面导体中热流量受到较大限制，因此同样也无法期待较高的散热性。
因此本发明的目的在于提供一种能够兼顾较高的散热性与平坦性的多层基板。
解决技术问题的技术方案
本发明的多层基板具备在层叠方向上层叠而得的多个陶瓷层、设置于所述陶瓷层表面的多个平面导体、以及贯通所述陶瓷层的多个贯通导体，包括：元器件连接部，该元器件连接部与电子元器件相连接；外部连接部，该外部连接部与外部结构相连接；以及散热部，该散热部在所述层叠方向上使多个所述贯通导体彼此一部分重叠，且以电导通的方式连接在所述元器件连接部与所述外部连接部之间，所述散热部包括：第1连通部，该第1连通部在每个所述陶瓷层中将1个所述贯通导体与所述元器件连接部相连接；第2连通部，该第2连通部在每个所述陶瓷层中将1个所述贯通导体与所述外部连接部相连接；以及分岔部，该分岔部在每个所述陶瓷层中将多个所述贯通导体连接在所述第1连通部与所述第2连通部之间，在所述第1连通部或所述第2连通部的所述贯通导体、与所述分岔部的所述贯通导体在所述层叠方向上相邻的位置上，各所述贯通导体的在从所述层叠方向进行观察时的中心位置相分离。
在该结构中，在连通部与分岔部的边界部分，相对于陶瓷层的收缩量的差值变得最大的各贯通导体的中心部分不在层叠方向上重叠而在平面方向上分离，因此能防止收缩量的差值在层叠方向上积累而变得过大。并且，若在贯通导体间中心部分在平面方向上分离则存在热流量变小的可能，然而通过在分岔部中设置多个贯通导体，将该多个贯通导体连接在第1连通部与第2连通部之间，从而能将散热路径多重化，能维持较高的散热性。因此，能实现具有较高平坦性与较高散热性的多层基板，容易地将安装于多层基板的电子元器件支承为相对于外部基板大致平行，能防止(抑制)电子元器件的温度上升。
优选分别在所述第1连通部、所述第2连通部、以及所述分岔部中，在所述层叠方向上相邻的所述贯通导体在从所述层叠方向进行观察时的中心位置一致。在该结构中，能够防止(抑制)在所述第1连通部、所述第2连通部、以及所述分岔部中贯通导体间的热流量变小。
优选在所述第1连通部或所述第2连通部的所述贯通导体、与所述分岔部的所述贯通导体相邻的位置，从所述层叠方向进行观察时，另一个所述贯通导体的中心位置均从一个所述贯通导体的中心位置分离。在该结构中，一个贯通导体的中心位置中的变形会在制造阶段由处于相对位置的陶瓷层吸收，因此能大幅抑制一个贯通导体的中心位置的变形量。
优选所述分岔部遍布所述多个陶瓷层而设置。由此，能抑制第1连通部或第2连通部在层叠方向上的长度，能降低第1连通部或第2连通部周边的变形量。多层基板的表面附近的陶瓷层对基板的平坦性带来的影响特别大，因此通过降低第1连通部或第2连通部周边的变形量，从而能有效地改善基板的平坦性。此外，分岔部周边的变形在制造阶段容易被层叠体表面附近的陶瓷层吸收，不会对多层基板的平坦性造成太大损害。
优选设置有所述第1连通部的所述陶瓷层的层数比设置有所述第2连通部的所述陶瓷层的层数要少。由此，在追求较高平坦性的电子元器件的连接面上能实现较高的平坦性。
优选所述散热部包括：第1分岔部，该第1分岔部经由所述第1连通部与所述元器件连接部相连接；第2分岔部，该第2分岔部经由所述第2连通部与所述外部连接部相连接；以及第3连通部，该第3连通部在每个陶瓷层中将1个贯通导体连接在所述第1分岔部与所述第2分岔部之间。由此，能抑制第1分岔部与第2分岔部在层叠方向上的长度，能降低第1分岔部与第2分岔部周边的变形量。并且，能利用第1分岔部来调整元器件连接部的平坦性，利用第2分岔部来调整外部连接部的平坦性。
优选所述陶瓷层具有密集地配置有所述贯通导体的密部、以及稀疏地配置有所述贯通导体的疏部，并具有连接了所述密部的贯通导体的第1散热部、以及连接了所述疏部的贯通导体的第2散热部，与所述第2散热部中的所述第1连通部相比，所述第1散热部中的所述第1连通部更短。在该结构中，与疏部的表面相比，密部的表面具有容易突出的倾向。因此，通过调整分别设置在密部与疏部的散热部中的第1连通部或分岔部的长度，具体而言，使密部中的第1连通部变得比疏部中的第1连通部要短，从而能使密部与疏部的表面突出量均匀。由此，在遍及密部与疏部来安装电子元器件的情况下，也能防止(抑制)电子元器件产生倾斜。
优选所述陶瓷层具有密集地配置有所述贯通导体的密部、以及稀疏地配置有所述贯通导体的疏部，所述分岔部在从所述层叠方向进行观察时，具有配置于所述密部侧的第1贯通导体、以及配置于所述疏部侧的第2贯通导体，所述第1贯通导体的从所述层叠方向进行观察时的截面积小于所述第2贯通导体的从所述层叠方向进行观察时的截面积。在该结构中，在分岔部中调整设置于密部侧的贯通导体、与设置于疏部侧的贯通导体的截面积，具体而言，将密部侧的贯通导体的截面积形成得比疏部侧的贯通导体的截面积更小，从而能够使密部与疏部的表面突出量均匀。由此，在遍及密部与疏部而安装电子元器件的情况下，也能防止(抑制)电子元器件产生倾斜。
所述分岔部也可以对称地设置有所述多个贯通导体。在该情况下，若在与分岔部相对的位置设置有元器件连接导体，则能将元器件连接导体变得更加平坦。
发明效果
根据本发明，利用散热部，从而能使安装于多层基板的电子元器件以较高的散热性进行散热，并且即使设置了散热部，基板也能获得较高的平坦性。因此，能防止(抑制)安装于多层基板的电子元器件产生倾斜。
附图说明
图1是具备实施方式1所涉及的多层基板的基板模块的侧视剖视图。
图2是实施方式1所涉及的多层基板的俯视图。
图3是说明多层基板的表面形状的图。
图4是具备实施方式2所涉及的多层基板的基板模块的侧视剖视图。
图5是具备实施方式3所涉及的多层基板的基板模块的侧视剖视图。
图6是具备实施方式4所涉及的多层基板的基板模块的侧视剖视图。
图7是具备实施方式5所涉及的多层基板的基板模块的侧视剖视图。
图8是例示出实施方式5所涉及的多层基板处于制造工序中的状态的图。
图9是实施方式6所涉及的多层基板的侧视剖视图。
图10是实施方式7所涉及的多层基板的侧视剖视图。
具体实施方式
以下，参照图1～7对本发明的实施方式进行说明。各图中，以实直线填充的阴影示出具有导电性的构件，以非实直线填充的阴影示出具有绝缘性的构件。
《实施方式1》
以下，对本发明实施方式1所涉及的多层基板进行说明。图1是具备实施方式1所涉及的多层基板10的基板模块1的侧视剖视图。
基板模块1包括多层基板10、电子元器件2、以及焊接圆角3。此处，电子元器件2为电容器、线圈、电阻芯片等无源元器件，利用焊接圆角3焊接安装于多层基板10的表面。另外，作为电子元器件2，除了无源元器件，也可以采用BGA(Ball Grid Alla：球珊阵列封装)或SOP(Small Outline PACKAGE：小引出线封装)型等有源元器件(IC芯片等)。此外，电子元器件2可以是设置于多层基板10内部的内置元器件，也可以是以密封树脂密封于多层基板那样的结构。作为电子元器件2的示例，有功率放大器(PA)、弹性波滤波器等。
多层基板10包括：层叠体11；元器件安装电极121、131；外部安装电极124、134；内部平面导体132、133；以及贯通导体141、1421、1422、143、151、152、153。
层叠体11具备多个陶瓷层111、112、113，层叠体11从一个主面侧到另一个主面侧依次层叠陶瓷层111、112、113来构成。
元器件安装电极121、131由设置于陶瓷层111的一个主面侧的表面、即设置于层叠体11的一个主面的平面导体构成，电子元器件2利用焊接圆角3与元器件安装电极121、131相接合。贯通导体141、151贯通作为多个陶瓷层的一部分、即位于一个主面侧的陶瓷层111来进行设置，在一个主面侧的端部与元器件安装电极121、131导通。
内部平面导体132位于层叠体11的内部，由设置于陶瓷层112的一个主面侧的表面、即设置于陶瓷层111与陶瓷层112界面的平面导体构成，与设置于陶瓷层111的贯通导体151的另一个主面侧的端部导通。贯通导体1421、1422、152贯通陶瓷层112来进行设置，贯通导体1421、1422在一个主面侧的端部与贯通导体141导通，贯通导体152在一个主面侧的端部与内部平面导体132导通。
内部平面导体133位于层叠体11的内部，由设置于陶瓷层113的一个主面侧的表面、即设置于陶瓷层112与陶瓷层113界面的平面导体构成，与设置于陶瓷层112的贯通导体152的另一个主面侧的端部导通。贯通导体143、153贯通陶瓷层113来进行设置，贯通导体143在一个主面侧的端部与贯通导体1421、1422导通，贯通导体153在一个主面侧的端部与内部平面导体133导通。外部安装电极124、134由设置于陶瓷层113的另一个主面侧的表面、即设置于层叠体11的另一个主面的平面导体构成，与贯通导体143、153的另一个主面侧的端部导通。
因此，贯通导体141、1421、1422、143连接在元器件安装电极121与外部安装电极124之间，在元器件安装电极121与外部安装电极124之间进行电连接。此外，贯通导体151、152、153以及内部平面导体132、133连接在元器件安装电极131与外部安装电极134之间，在元器件安装电极131与外部安装电极134之间进行电连接。
此处，设置贯通导体141、1421、1422、143，使得在层叠方向上彼此相邻的贯通导体在俯视时重叠。因此，在相邻的贯通导体141、1421、1422、143彼此之间能得到较大的热流量，具有将由电子元器件2所产生的热量从元器件安装电极121引导至外部安装电极124来向外部结构进行散热的功能。作为外部结构的示例，有安装多层基板的电路基板。
因此，贯通导体141、1421、1422、143构成权利要求书所记载的“散热部”16，元器件安装电极121相当于权利要求书所记载的“元器件连接部”，外部安装电极124相当于权利要求书所记载的“外部连接部”。
在散热部16中设置有贯通导体141的部分构成权利要求书所记载的“第1连通部”161，其中，在每个陶瓷层中有一个贯通导体与元器件安装电极121相连接。此外，设置有贯通导体143的部分构成权利要求书所记载的“第2连通部”16，其中，在每个陶瓷层中有一个贯通导体与外部安装电极124相连接。此外，设置有贯通导体1421、1422的部分构成权利要求书所记载的“分岔部”163，其中，在每个陶瓷层中有多个贯通导体连接在第1连通部161与第2连通部162之间。
图2是从多层基板10的一个主面侧进行观察时的俯视图。构成第1连通部161与第2连通部162的多个贯通导体(141、143)各自的整体形状呈相同的圆柱形，俯视方向的配置位置也重叠。另一方面，构成分岔部163的贯通导体(1421、1422)在从多层基板10的一个主面侧进行观察时，与构成第1连通部161与第2连通部162的贯通导体(141、143)在从层叠方向进行观察时的中心位置分离。中心是从层叠方向进行观察时的贯通导体的重心。从多层基板10的一个主面侧进行观察时，构成分岔部163的贯通导体(1421、1422)的中心位置均从构成第1连通部161与第2连通部162的贯通导体(141、143)的中心位置分离。此处，分岔部163的贯通导体(1421、1422)配置为彼此以相同的平面形状相对于构成第1连通部与第2连通部的贯通导体(141、143)的中心位置呈点对称，且配置为与构成第1连通部161以及第2连通部162的贯通导体(141、143)一部分重叠。
在采用上述结构的多层基板10中，在第1连通部161和分岔部163的彼此相邻的贯通导体(141、1421或141、1422)中，从层叠方向进行观察时的中心位置分离，因此这些贯通导体(141、1421或141、1422)的连接部截面积相对较小，在这些贯通导体(141、1421或141、1422)间难以确保较大的热流量。因此，分岔部163中，在单一的陶瓷层112中设置多个贯通导体(1421、1422)，将这些贯通导体(1421、1422)与第1连通部161的贯通导体(141)相连接，从而能增大分岔部163与第1连通部161的连接部截面积，进而在分岔部163与第1连通部161之间确保较大的热流量。此外，分岔部163的多个贯通导体(1421、1422)也与第2连通部162的贯通导体(143)相连接，由此，增大分岔部163与第2连通部162的连接部截面积，从而也能够在分岔部163与第2连通部162之间确保较大的热流量。因此，多层基板10能够得到较高的散热性，并能防止(抑制)安装于多层基板10的电子元器件2的温度上升。
具有上述结构的多层基板10在制造时要经过如下工序。首先，准备陶瓷生片，该陶瓷生片通过在陶瓷粉末中混合粘合剂材料以及溶剂后的糊料而得到。接着，在陶瓷生片中形成贯通孔等。通过将在导电材料的粉末中混合粘合剂以及溶剂而得的导电性糊料印刷于陶瓷生片或填充于陶瓷生片的贯通孔从而形成平面导体以及贯通导体。之后，对多个陶瓷生片进行加压、层叠，并以1000℃左右进行烧成从而使陶瓷生片烧结。由此，形成层叠陶瓷层111、112、113而得的层叠体11以及多层基板10。
由于采用上述的制造方法，因此在对陶瓷生片或导电性糊料进行热处理时，溶剂成分产生挥发或粘合剂成分被烧去。由此，随着热处理在各陶瓷层111、112、113或贯通导体141、1421、1422、143、151、152、153中产生收缩。陶瓷层111、112、113中的收缩量与贯通导体141、1421、1422、143、151、152、153中的收缩量存在差值，因此在多层基板10的表面形状上，在层叠方向上产生微小的凹凸。
此处，示出在本发明的实施例与比较例中在多层基板的散热部周边产生的表面形状的凹凸。图3(A)是示意性示出具有比较例所涉及的结构的多层基板10A的表面形状的侧视剖视图。图3(B)是示意性示出具有实施例所涉及的结构的多层基板10的表面形状的侧视剖视图。另外，图3中夸张地表现出了表面形状的凹凸。
比较例所涉及的多层基板10A构成为：构成散热部16A的贯通导体161A、162A、163A在层叠方向上均呈几乎重叠的形状，各自的中心位置也在层叠方向上大致一致。另一方面，实施例所涉及的多层基板10构成为：在散热部16中具备第1连通部161、第2连通部162、以及分岔部163，分岔部163中的贯通导体的中心位置偏离第1连通部161和第2连通部162中的贯通导体的中心位置。
比较例所涉及的多层基板10A中，制造时的收缩量的差值会导致在各陶瓷层中各贯通导体的中心部分变得最厚，由于所有的贯通导体161A、162A、163A的中心位置(图3中以单点划线示出。)在层叠方向上重叠，因此该中心位置上所有的贯通导体161A、162A、163A的厚度变动量以最大值来进行积累，多层基板10A的表面突出量变得过大。
另一方面，实施例所涉及的多层基板10中，在各陶瓷层中贯通导体的中心部分也变得最厚这点是相同的，然而分岔部163中的贯通导体的中心部分与连通部161、162中的贯通导体的中心部分在平面方向上分离，因此能抑制第1连通部161、第2连通部162中的贯通导体的中心位置(图3中以单点划线示出)的表面突出量。
由此，在本实施方式所涉及的多层基板10中，通过在散热部16中具备分岔部163，能抑制与散热部16相对的一个主面以及另一个主面的突出量，能提高设置于与散热部16相对的位置的元器件安装电极121以及外部安装电极124的平坦性。
《实施方式2》
接着，对本发明实施方式2所涉及的多层基板进行说明。图4是具备实施方式2所涉及的多层基板10B的基板模块1B的侧视剖视图。
多层基板10B包括：层叠体11B；元器件安装电极121B、131B；外部安装电极124B、134B；内部平面导体13B；以及贯通导体14B。
此外，该多层基板10B除了连接在元器件安装电极121B、131B与外部安装电极124B、134B之间的贯通导体14B之外，还包括元器件连接导体171B、外部连接导体174B、以及散热部16B。元器件连接导体171B、外部连接导体174B、以及散热部16B不和电子元器件2的端子电极导通，而与电子元器件2电性独立，仅具有对电子元器件2进行散热的功能。
本发明所涉及的多层基板也可以由上述方式构成。
《实施方式3》
接着，对本发明实施方式3所涉及的多层基板进行说明。图5是具备实施方式3所涉及的多层基板10C的基板模块1C的侧视剖视图。
多层基板10C包括：层叠体11C；元器件安装电极121C、131C；外部安装电极127C、137C；内部平面导体13C；以及贯通导体15C、141C、142C、1431C、1432C、1441C、1442C、145C、146C。
层叠体11C具备陶瓷层111C、112C、113C、114C、115C、116C，层叠体11C从一个主面侧到另一个主面侧依次层叠陶瓷层111C、112C、113C、114C、115C、116C来构成。
本实施方式中，设置贯通导体141C、142C、1431C、1432C、1441C、1442C、145C、146C，使得在层叠方向上彼此相邻的贯通导体在俯视时重叠，构成权利要求书所记载的“散热部”16C。贯通导体141C、142C分别设置于陶瓷层111C、112C，与元器件安装电极121C相连接，构成权利要求书所记载的“第1连通部”161C。贯通导体145C、146C分别设置于陶瓷层115C、116C，与外部安装电极126C相连接，构成权利要求书所记载的“第2连通部”162C。此外，贯通导体1431C、1432C、1441C、1442C分别两两设置于陶瓷层113C、114C，连接在第1连通部161C与第2连通部162C之间，构成权利要求书所记载的“分岔部”163C。
由此，在本实施方式中，第1连通部161C、第2连通部162C、分岔部163C分别遍布多个陶瓷层而设置。在第1连通部161C、第2连通部162C、分岔部163C中，分别使相邻的贯通导体彼此在从层叠方向进行观察时的中心位置一致。由此，能分别在第1连通部161C、第2连通部162C、分岔部163C中确保较大的热流量。
另外，优选分别在第1连通部161C、第2连通部162C、分岔部163C中，使相邻的贯通导体的中心位置一致，然而也可以配置为在相邻的贯通导体之间中心位置有微小的偏离。
《实施方式4》
接着，对本发明实施方式4所涉及的多层基板进行说明。图6是具备实施方式4所涉及的多层基板10D的基板模块1D的侧视剖视图。
多层基板10D包括：层叠体11D；元器件安装电极121D、131D；外部安装电极127D、137D；内部平面导体13D；以及贯通导体15D、141D、1421D、1422D、1431D、1432D、1441D、1442D、145D、146D。
本实施方式中，在层叠体11D中的第2层的陶瓷层112D中设置2个贯通导体1421D、1422D，上述贯通导体1421D、1422D也与分岔部163D相连接。由此，增加构成分岔部163D的陶瓷层，减少构成第1连通部161D的陶瓷层。由此，能降低在第1连通部161D周边产生的变形量，能容易地提高构成第1连通部161D的陶瓷层111D的一个主面、即多层基板10D的一个主面的平坦性。此外，虽然在构成分岔部163D的陶瓷层112D～114D中产生的变形量变大，然而在陶瓷层112D～114D中产生的变形易于被更靠近表面侧的陶瓷层111D所吸收，因而不会对多层基板10D的平坦性造成太大损害。
此外，本实施方式中，将第1连通部161D设置于陶瓷层111D，将第2连通部162D设置于陶瓷层115D、116D，构成第1连通部161D的陶瓷层的层数比构成第2连通部162D的陶瓷层的层数要少。由此，能将多层基板10D的一个主面的平坦性提高得比多层基板10D的另一个主面的平坦性要高。因此，能将电子元器件2安装于平坦性较高的安装面。
《实施方式5》
接着，对本发明实施方式5所涉及的多层基板进行说明。图7是具备实施方式5所涉及的多层基板10E的基板模块1E的侧视剖视图。
多层基板10E包括：层叠体11E；元器件安装电极121E、131E；外部安装电极127E、137E；内部平面导体13E；以及贯通导体15E、141E、1421E、1422E、1431E、1432E、144E、1451E、1452E、146E。
本实施方式中，在层叠体11E中的第2层的陶瓷层112E以及第3层的陶瓷层113E中分别设置有2个贯通导体1421E、1422E，及贯通导体1431E、1432E，来形成第1分岔部164E。此外，在层叠体11E中的第5层的陶瓷层115E中设置2个贯通导体1451E、1452E，来形成第2分岔部165E。在夹持于第1分歧部164E与第2分歧部165E之间的位置，即第4层的陶瓷层114E中设置1个贯通导体144E，来形成第3连通部163E。
由此，能减少分别设置第1分岔部164E与第2分岔部165E的陶瓷层的层数，能降低第1分岔部164E与第2分岔部165E各自的周边的变形量。调整设置有第1分岔部164E的陶瓷层的层数、与设置有第2分岔部165E的陶瓷层的层数，例如若使得两者不同，则能够以如下方式分别独立进行多层基板10E的两个主面的平坦性的调整，即，利用第1分岔部164E来调整多层基板10E的一个主面的平坦性，利用第2分岔部165E来调整多层基板10E的另一个主面的平坦性。
另外，图8是例示出具有上述结构的多层基板10E处于制造工序中的状态的图。如图8所示，多层基板10E的制造工序中，一边调整陶瓷层111E的一个主面侧的平坦性，一边对成为多层基板10E的一个主面侧的陶瓷层111E、112E、113E的陶瓷生片加压、层叠，来形成第1陶瓷生片的层叠体。此外，一边调整陶瓷层111E的另一个主面侧的平坦性，一边对成为多层基板10E的另一个主面侧的陶瓷层114E、115E、116E的陶瓷生片加压、层叠，来形成第2陶瓷生片的层叠体。若在压接第1陶瓷生片的层叠体与第2陶瓷生片的层叠体之后以1000℃左右进行烧成，并对陶瓷生片进行烧结，则能够精细地调整多层基板10E两个主面的平坦性，较为合适。
《实施方式6》
接着，对本发明实施方式6所涉及的多层基板进行说明。图9是实施方式6所涉及的多层基板10F的侧视剖视图。
多层基板10F包括：层叠体11F；元器件安装电极121F、131F、171F；外部安装电极127F、137F、177F；内部平面导体13F；以及贯通导体15F、141F、1421F、1422F、1431F、1432F、1441F、1442F、145F、146F、181F、182F、1831F、1832F、184F、185F、186F。
本实施方式中，包括：第1散热部16F，该第1散热部16F通过在元器件安装电极121F与外部安装电极127F之间连接贯通导体141F、1421F、1422F、1431F、1432F、1441F、1442F、145F、146F来构成；以及第2散热部19F，该第2散热部19F通过在元器件安装电极171F与外部安装电极177F之间连接贯通导体181F、182F、1831F、1832F、184F、185F、186F来构成。
第1散热部16F具有：第1连通部161F，该第1连通部161F由贯通导体141F构成；分岔部163F，该分岔部163F由贯通导体1421F、1422F、1431F、1432F、1441F、1442F、1451F、1452F构成；以及第2连通部162F，该第2连通部162F由贯通导体146F构成。此外，第2散热部19F具有：第1连通部191F，该第1连通部191F由贯通导体181F、182F构成；分岔部193F，该分岔部193F由贯通导体1831F、1832F构成；以及第2连通部192F，该第2连通部192F由贯通导体184F、185F、186F构成。
此外，在本实施方式中，能将层叠体111F划分为密集地配置有贯通导体的密部20F与稀疏地配置有贯通导体的疏部21F。在密部20F中设置有第1散热部16F、以及连接在元器件安装电极131F与外部安装电极137F之间的贯通导体15F。在疏部21F中设置有第2散热部19F。
在上述结构中，与稀疏地设置有贯通导体的疏部21F的表面相比，密集地设置有贯通导体的密部20F的表面具有更容易突出的倾向。因此，在设置于密部20F的第1散热部16F与设置于疏部21F的第2散热部19F中，通过调整第1连通部161F、191F或分岔部163F、193F的长度，从而能够使密部20F与疏部21F中的表面突出量均匀。
例如，在突出量相对容易变大的密部20F中，通过使设置于密部20F的第1散热部16F构成为：分岔部163F在层叠方向上变长、第1连通部161F在层叠方向上变短，从而能够抑制密部20F的表面突出量。另一方面，在突出量相对容易变小的疏部21F中，通过采用使设置于疏部21F的第2散热部19F构成为：分岔部193F在层叠方向上变短、第1连通部191F在层叠方向上变长，反而能够使疏部21F的表面突出量变大。
因此，能够使设置于密部20F的表面的元器件安装电极121F、与设置于疏部21F的表面的元器件安装电极171F的突出量均匀，在遍及元器件安装电极121F与元器件安装电极171F安装单一电子元器件的情况下，能够将该电子元器件配置为相对于多层基板10F的一个主面平行。因此，能够优化该电子元器件的端子电极与元器件安装电极121F、171F的接合状态，能够使得电子元器件的接合不良等不易产生。
《实施方式7》
接着，对本发明实施方式7所涉及的多层基板进行说明。图10是实施方式7所涉及的多层基板10G的侧视剖视图。
多层基板10G包括：层叠体11G；元器件安装电极121G、131G、171G；外部安装电极123G、133G、173G；内部平面导体13G、17G；以及贯通导体15G、18G、141G、1421G、1422G、143G。
此外，在本实施方式中，能将层叠体111G划分为密集地配置有贯通导体的密部20G与稀疏地配置有贯通导体的疏部21G。密部20G中设置有散热部16G、以及连接在元器件安装电极131G与外部安装电极134G之间的贯通导体15G。疏部21G中设置有连接在元器件安装电极171G与外部安装电极174G之间的贯通导体18G。在上述结构中，与稀疏地设置有贯通导体的疏部21G的表面相比，密集地设置有贯通导体的密部20G的表面具有更容易突出的倾向。
在散热部16G中，若构成分岔部的贯通导体1421G与贯通导体1422G中的贯通导体1421G相对于贯通导体1422G配置于密部20G侧，贯通导体1422G相对于贯通导体1421G配置于疏部21G侧，则通过调整从贯通导体1421G与贯通导体1422G的一个主面侧进行观察时的截面积，从而能使密部20G与疏部21G中的表面突出量均匀。
例如，在突出量相对容易变大的密部20G中，设置于密部20G侧的贯通导体1421G的影响较大，因此若减小贯通导体1421G的截面积，则能够抑制密部20G的表面突出量。另一方面，在突出量相对容易变小的疏部21G中，设置于疏部21G侧的贯通导体1422G的影响较大，因此若增大贯通导体1421G的截面积，则反而能够增大疏部21G的表面突出量。
因此，能够使设置于密部20G的表面的元器件安装电极121G与设置于疏部21G的表面的元器件安装电极171G的突出量均匀，在遍及元器件安装电极121G与元器件安装电极171G安装单一电子元器件的情况下，能够将该电子元器件配置为相对于多层基板10G的一个主面平行。因此，能够优化该电子元器件的端子电极与元器件安装电极121G、171G的接合状态，能够使得电子元器件的接合不良等不易产生。
能如以上各实施方式所示那样实施本发明的多层基板。另外，本发明除如上所示的各实施方式，只要是符合权利要求书所记载的方式，就能够以各种方式进行实施。例如，散热部除了仅由贯通导体来构成之外，也可以是包含贯通导体与平面导体的结构。在该情况下，只要在层叠方向上相邻的贯通导体彼此至少一部分在层叠方向上重叠，本发明就能够适当地进行实施。
标号说明
1 基板模块
2 电子元器件
3 焊接圆角
10 多层基板
11 层叠体
16 散热部
111、112、113 陶瓷层
121、131 元器件安装电极
124、134 外部安装电极
132、133 内部平面导体
141、1421、1422、143、151、152、153 贯通导体
161 第1连通部
162 第2连通部
163 分岔部

Claims (9)

1.一种多层基板，其特征在于，包括：
多个陶瓷层，该多个陶瓷层层叠在层叠方向上；
多个平面导体，该多个平面导体设置于所述陶瓷层的表面；以及
多个贯通导体，该多个贯通导体贯通所述陶瓷层，
还包括：
元器件连接部，该元器件连接部与电子元器件相连接；
外部连接部，该外部连接部与外部结构相连接；以及
散热部，该散热部在所述层叠方向上使多个所述贯通导体彼此部分重叠，且以电导通的方式连接在所述元器件连接部与所述外部连接部之间，
所述散热部包括：
第1连通部，该第1连通部在每个所述陶瓷层中将1个所述贯通导体与所述元器件连接部相连接；
第2连通部，该第2连通部在每个所述陶瓷层中将1个所述贯通导体与所述外部连接部相连接；以及
分岔部，该分岔部在每个所述陶瓷层中将多个所述贯通导体连接在所述第1连通部与所述第2连通部之间，
所述第1连通部或所述第2连通部的所述贯通导体、与所述分岔部的所述贯通导体在所述层叠方向上相邻的位置上，各所述贯通导体的从所述层叠方向进行观察时的中心位置相分离，
所述分岔部与所述第1连通部之间的连接部截面积及所述分岔部与所述第2连通部之间的连接部截面积比所述贯通导体的连接部截面积要大。
2.如权利要求1所述的多层基板，其特征在于，
分别在所述第1连通部、所述第2连通部、以及所述分岔部中，在所述层叠方向上相邻的所述贯通导体在从所述层叠方向进行观察时的中心位置一致。
3.如权利要求1或2所述的多层基板，其特征在于，
在所述第1连通部或所述第2连通部的所述贯通导体、与所述分岔部的所述贯通导体在所述层叠方向上相邻的位置，从所述层叠方向进行观察时，另一个所述贯通导体的中心位置均从一个所述贯通导体的中心位置分离。
4.如权利要求1或2所述的多层基板，其特征在于，
所述分岔部遍布所述多个陶瓷层而设置。
5.如权利要求1或2所述的多层基板，其特征在于，
设置有所述第1连通部的所述陶瓷层的层数比设置有所述第2连通部的所述陶瓷层的层数少。
6.如权利要求1或2所述的多层基板，其特征在于，
所述散热部包括：
第1分岔部，该第1分岔部经由所述第1连通部与所述元器件连接部相连接；
第2分岔部，该第2分岔部经由所述第2连通部与所述外部连接部相连接；以及
第3连通部，该第3连通部在每个陶瓷层中将1个贯通导体连接在所述第1分岔部与所述第2分岔部之间。
7.如权利要求1或2所述的多层基板，其特征在于，
所述陶瓷层具有：密部，该密部密集地配置有所述贯通导体；以及疏部，该疏部稀疏地配置有所述贯通导体，
还包括：第1散热部，该第1散热部连接所述密部的贯通导体；以及第2散热部，该第2散热部连接所述疏部的贯通导体，
与所述第2散热部中的所述第1连通部相比，所述第1散热部中的所述第1连通部更短。
8.如权利要求1或2所述的多层基板，其特征在于，
所述陶瓷层具有：密部，该密部密集地配置有所述贯通导体；以及疏部，该疏部稀疏地配置有所述贯通导体，
所述分岔部在从所述层叠方向进行观察时，具有：配置于所述密部侧的第1贯通导体；以及配置于所述疏部侧的第2贯通导体，
所述第1贯通导体的从所述层叠方向进行观察时的截面积小于所述第2贯通导体的从所述层叠方向进行观察时的截面积。
9.如权利要求1或2所述的多层基板，其特征在于，
所述分岔部在从所述层叠方向进行观察时，对称地设置有多个所述贯通导体。
CN201580053069.3A 2014-09-30 2015-09-24 多层基板 Active CN107079592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014200123 2014-09-30
JP2014-200123 2014-09-30
PCT/JP2015/076837 WO2016052284A1 (ja) 2014-09-30 2015-09-24 多層基板

Publications (2)

Publication Number Publication Date
CN107079592A CN107079592A (zh) 2017-08-18
CN107079592B true CN107079592B (zh) 2019-06-18

Family

ID=55630324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580053069.3A Active CN107079592B (zh) 2014-09-30 2015-09-24 多层基板

Country Status (5)

Country Link
US (1) US10187970B2 (zh)
JP (1) JP6380547B2 (zh)
KR (1) KR102033317B1 (zh)
CN (1) CN107079592B (zh)
WO (1) WO2016052284A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6730960B2 (ja) * 2017-05-24 2020-07-29 日本特殊陶業株式会社 配線基板
JP6869209B2 (ja) * 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
JP7099345B2 (ja) * 2019-02-04 2022-07-12 株式会社村田製作所 コイル部品
KR102245085B1 (ko) * 2020-10-27 2021-04-28 (주)샘씨엔에스 반도체 소자 테스트를 위한 공간 변환기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110654A (en) * 1989-07-17 1992-05-05 Nec Corporation Ceramic multilayer wiring substrate
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
JP2002267781A (ja) * 2001-03-14 2002-09-18 Horiba Ltd サンプル保持装置
JP2006041242A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック配線基板
WO2007026455A1 (ja) * 2005-08-29 2007-03-08 Murata Manufacturing Co., Ltd. セラミック電子部品及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0631174U (ja) * 1992-09-25 1994-04-22 沖電気工業株式会社 厚膜セラミック多層基板のｖｉａ構造
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
EP1471041A1 (en) * 2003-04-22 2004-10-27 Yageo Corporation Multilayer ceramic composition
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
JP4265607B2 (ja) * 2004-01-27 2009-05-20 株式会社村田製作所 積層型電子部品および積層型電子部品の実装構造
WO2005071742A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
WO2006027876A1 (ja) * 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法
WO2006051821A1 (ja) * 2004-11-10 2006-05-18 Murata Manufacturing Co., Ltd. セラミック多層基板およびその製造方法
EP1881751B1 (en) * 2005-05-12 2014-06-04 Murata Manufacturing Co., Ltd. Ceramic multilayer board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
JP5212359B2 (ja) * 2007-03-09 2013-06-19 株式会社村田製作所 多層配線基板及びその製造方法
JP2008251850A (ja) * 2007-03-30 2008-10-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
WO2009034834A1 (ja) * 2007-09-10 2009-03-19 Murata Manufacturing Co., Ltd. セラミック多層基板及びその製造方法
KR100997989B1 (ko) * 2008-08-28 2010-12-03 삼성전기주식회사 다층 세라믹 기판
US7749900B2 (en) * 2008-09-30 2010-07-06 Intel Corporation Method and core materials for semiconductor packaging
JP4973761B2 (ja) 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
US9999129B2 (en) * 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
KR101089936B1 (ko) * 2010-01-13 2011-12-05 삼성전기주식회사 다층 세라믹 회로 기판 및 제조방법
KR101161971B1 (ko) * 2010-07-21 2012-07-04 삼성전기주식회사 다층 회로 기판 및 다층 회로 기판의 제조 방법
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
CN103650648B (zh) * 2011-06-29 2017-06-09 株式会社村田制作所 多层陶瓷基板及其制造方法
JP5772970B2 (ja) * 2011-10-21 2015-09-02 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
JP5692419B2 (ja) * 2012-01-27 2015-04-01 株式会社村田製作所 多層配線基板
JP5958558B2 (ja) * 2012-12-18 2016-08-02 株式会社村田製作所 樹脂多層基板
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110654A (en) * 1989-07-17 1992-05-05 Nec Corporation Ceramic multilayer wiring substrate
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
JP2002267781A (ja) * 2001-03-14 2002-09-18 Horiba Ltd サンプル保持装置
JP2006041242A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック配線基板
WO2007026455A1 (ja) * 2005-08-29 2007-03-08 Murata Manufacturing Co., Ltd. セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
CN107079592A (zh) 2017-08-18
KR102033317B1 (ko) 2019-11-08
KR20170039745A (ko) 2017-04-11
WO2016052284A1 (ja) 2016-04-07
US10187970B2 (en) 2019-01-22
JPWO2016052284A1 (ja) 2017-06-22
JP6380547B2 (ja) 2018-08-29
US20170208677A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
CN107079592B (zh) 多层基板
JP5762632B2 (ja) 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子
US8717774B2 (en) Electronic passive device
US8111524B2 (en) Electronic passive device
US9105627B2 (en) Coil inductor for on-chip or on-chip stack
CN110301041A (zh) 电路模块以及电路模块的制造方法
JP2008177516A (ja) コイル内蔵基板
US20140133065A1 (en) 3d capacitor
US20160217903A1 (en) Electronic component
CN100369254C (zh) 半导体集成电路器件
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JP2006140537A (ja) 配線基板およびその製造方法
US20190014655A1 (en) Composite component-embedded circuit board and composite component
JP2002353071A (ja) 複合電子部品及びその製造方法
US6408511B1 (en) Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
JPH09237854A (ja) 半導体用パッケージ
CN114242694A (zh) 半导体装置
JP3084209B2 (ja) 電子コンポーネントおよびその製造方法
CN206907792U (zh) 多层压电陶瓷堆叠结构及传感器
US20220272837A1 (en) Circuit board and method for manufacturing circuit board
JP2007173650A (ja) 配線基板およびその製造方法
JPH1145809A (ja) 積層インダクタンス素子とその製造方法
TWI281716B (en) System-in-package structure
KR100970659B1 (ko) 고 신뢰성 다층 기판
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant