CN103608918A - 用于减轻去除浇口期间的粘模的引线框架带材 - Google Patents

用于减轻去除浇口期间的粘模的引线框架带材 Download PDF

Info

Publication number
CN103608918A
CN103608918A CN201280029557.7A CN201280029557A CN103608918A CN 103608918 A CN103608918 A CN 103608918A CN 201280029557 A CN201280029557 A CN 201280029557A CN 103608918 A CN103608918 A CN 103608918A
Authority
CN
China
Prior art keywords
lead frame
gate
punching
bonding pad
frame band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280029557.7A
Other languages
English (en)
Inventor
N·J·桑托斯
E·D·巴利多
A·S·D·潘甘
J·G·卡瓦巴布
F·S·西德尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103608918A publication Critical patent/CN103608918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种包括点位阵列（115）的引线框架带材（150），该点位阵列（115）设置成至少一列并连接到横跨在引线框架带材的两个相反侧的两个外部侧轨（152）。每个点位还通过在两个外部侧轨之间延伸的子轨（116）连接到两个外部侧轨。在子轨之间延伸的内部侧轨（151）具有沿第一方向（158）的长度尺寸。内部侧轨包括至少一个具有沿第一方向的孔径长度的打孔去浇口孔（156），其中沿内部侧轨的孔径长度的总和大于或等于芯片焊盘长度。

Description

用于减轻去除浇口期间的粘模的引线框架带材
技术领域
所公开实施例涉及用于在封装后将多余的模填料从集成电路（IC）设备中去除的浇口清除，更具体地，涉及在清除浇口区域减少附着在引线框架上的模填料的引线框架带材设计。
背景技术
在用于制造封装的塑料电子器件的注塑成型装配（assembly）过程中，为了提供对封装的器件的保护以使其免受外界环境影响，IC设备被模填料（例如，环氧树脂）封装。这样的封装过程也叫成型过程。
该封装过程一般包括将通常放置在衬底带材如引线框架带材的芯片焊盘上的位置的IC设备放置在一个或更多模穴中。之后液体模填料被迫使通过模具室，形成残料废品，其随后流过一系列模具浇口和子浇口。从子浇口，模填料流过一系列门并进入模穴，从而形成IC设备上的塑封剂本体。多余的密封剂，封装过程的副产品，通常被称为残料浇口物（cullrunner），在其从浇口或子浇口喷出时还连接在塑封本体上的门上。通过一种称为去除浇口的工艺能够去除这种残料浇口物，这种去除浇口的工艺借助于包括去浇口打孔机的被称为“去浇口器”或“去浇口器组件”的设备。
去浇口的目的是将残料浇口物从保护IC设备的塑封本体上移除。在衬底包括引线框架带材的情况下，打浇口可以包括使用第一和第二打浇口打孔机，其使用液压系统提供的压力。去浇口打孔机都穿过引线框架带材的侧轨(side rails)中隔开的圆孔以穿过残料浇口物，从而使残料浇口物从封装的IC设备分离。之后倾斜台使残料浇口物沉积在残料废品容器中。然而，由于模具趋向于附着在引线框架带材的所有表面上，在打孔除浇口过程中残料浇口物的移除能够使能足够弯曲的引线框架带材扭曲从而损伤引线框架表面周围的这些弯曲或变形部分。
发明内容
所公开的实施例认识到包括穿过引线框架带材侧轨中的孔来移除残料浇口物的打浇口打孔机的打浇口过程能导致封装的IC设备出现问题，特别是当在去浇口区域中（模填料强烈地附着在在去浇口区域内的引线框架表面时（例如，为零分层产品设计的模填料）。例如，如果去除浇口区域中的引线框架带材表面和模填料之间的附着力非常强，手动地将引线框架带材从去浇口机组件移除就变得有必要了。
在更普遍但不那么极端的情形中，去浇口区域中的引线框架带材和模填料之间的粘合力能够充分强以延迟打孔装置在打孔期间对残料浇口物的移除，而这能够导致引线框架带材的弯曲或扭曲，从能能够引起引线框架的侧轨永久性弯曲。当将封装的半导体器件组装到工件时，例如组装到印刷电路板（PCB）或集成电路（IC）或堆叠IC上时，引线框架的弯曲会导致问题是众所周知的。
所公开的实施例包括提供形成在引线框架带材的侧轨中的打孔去浇口孔的引线框架带材，与传统的第一和第二圆孔相比，其可以显著地减少去浇口区域中的模填料和引线框架带材之间的接触面积。其中一个公开的实施例包括包含点位阵列的引线框架带材。每个点位包括芯片焊盘和引线，其中，芯片焊盘具有沿第一方向的芯片焊盘长度和沿第二方向的芯片焊盘宽度，以用来固定半导体芯片，引线用来使半导体芯片和工件之间能够进行电气连接。每个点位还通过在两个外部侧轨之间延伸的子轨道(subrail)被连接到两个外部侧轨。在子轨道之间延伸的内部侧轨具有沿第一方向的长度尺寸。
内部侧轨包括至少一个具有沿第一方向的孔径长度的打孔去浇口孔。打孔去浇口孔适于包括至少一个去浇口打孔机的去浇口打孔机设备通过以在成型之后将残料浇口物从模具材料分开，其中模具材料包括封装半导体芯片的模具材料（模塑的半导体封装）。所公开的打孔去浇口孔沿侧轨的总孔径长度大于或等于芯片焊盘的长度。相反，在传统的用于去浇口的第一和第二打孔去浇口圆孔的情况下，总孔径长度（第一和第二孔的长度）只占芯片焊盘长度的一小部分（例如，10到20%）。
本发明者发现具有大于或等于芯片焊盘长度的总孔径长度充分地减少了去浇口区域内的接触面积从而减轻或消除去浇口引起的翘曲，甚至对于为零分层产品设计的模填料也是如此。
附图说明
图1A是半导体组件组件的顶部透视图，该组件包括众所周知的引线框架带材，其包括在侧轨中具有传统的间隔开的圆形的打孔去浇口孔的两列引线框架，其中半导体芯片连接到芯片焊盘的每一个上。
图1B是根据示例性实施例的示例性半导体组件组件的顶部透视图，该组件包括引线框架带材，其包括在侧轨中具有打孔去浇口孔的两列引线框架，其中该孔的孔径长度大于或等于芯片焊盘的长度，并显示为长方形的打孔去浇口孔，其中半导体芯片连接到芯片焊盘的每一个上。
图1C是示例引线框架带材的顶部透视图，其包括三列引线框架点位，其中在外面两列中的引线框架点位上具有所公开的打孔去浇口孔。
图2A-D显示了揭示与分别包括图1A所示的传统间隔开的圆形打孔去浇口孔、图1B所示的长方形打孔去浇口孔和所公开的打孔去浇口孔的第一和第二替代实施例的示例性芯片焊盘长度及其尺寸有关的打孔去浇口孔配置的尺寸的示意图。
图3A是两个相邻成型封装在打孔去浇口期间打孔去浇口的侧视图，其显示了定义用于将残料浇口物从图1A所示的包括圆形的打孔去浇口孔的公知的引线框架带材中移除的接触面积的去浇口区域。
图3B是两个相邻成型封装在打孔去浇口期间打孔去浇口的示意图，其根据示例性实施例显示了定义用于将残料浇口物从图1B所示的引线框架带材中移除的接触面积的去浇口区域。
图4A显示了图1B所示的引线框架带材的一部分在注射模塑以形成具有残料浇口物附着的成型封装之后且在去浇口之前的顶视图，而图4B相同的部分在去浇口前的后视图。
具体实施方式
图1A描绘了包括公知的引线框架带材100的半导体组件，其中的引线框架带材100包括在内部侧轨111和外部侧轨112中具有圆形打孔去浇口孔的两列引线框架点位115半导体组件。内部侧轨111在具有沿垂直第二方向159的第一方向158的长度尺寸的子轨116之间延伸。子轨116连接外部侧轨112。引线框架点位115包括芯片焊盘125和多个与每个芯片焊盘125相关联的引线126。每个芯片焊盘125上附着半导体芯片127（例如，通过芯片附着材料）。能够看出打孔去浇口孔105和106沿着第一方向158的总孔径长度之和明显比芯片焊盘125在第一方向158上的长度小很多。
图1B描绘了包括含有在内部侧轨151和外部侧轨152中具有打孔去浇口孔156的两列引线框架点位115的引线框架带材150的半导体组件。打孔去浇口孔156显示为长方形打孔去浇口孔。长方形的打孔去浇口孔是提供孔径长度至少是其宽度的两倍的打孔去浇口孔的其中一个例子。
能够看出打孔去浇口孔156沿第一方向158的长度大于或等于展示为芯片焊盘长度（125（a））的芯片焊盘125。虽然显示了装有引脚的引线框架115，所公开的实施例也应用无引脚引线框架，例如四角扁平无引脚（QFN）引线框架。每个芯片焊盘125上附着所示的半导体芯片127（例如，通过芯片附着材料）。
虽然图1B显示的是两（2）列引线框架115，但是所公开的引线框架带材能够包括单个的引线框架，或包括三列或更多列。已经发现多于1列的带有传统圆形打孔去浇口孔的引线框架的引线框架带材在去浇口过程中趋向于易于出现残料浇口物粘连的现象，而这能够导致引线框架带材的弯曲或翘曲，特别是对于高附着填模料的情况。
例如，图1C是包括三列引线框架点位115的在引线框架点115的两个外侧列的内部侧轨151和外部侧轨152中都具有打孔去浇口孔156的示例引线框架带材180的顶部透视图。在沿内部侧轨151或外部侧轨152具有两个或更多打孔去浇口孔的情况中，打孔去浇口孔156沿第一方向158的总孔径长度是打孔去浇口孔的各自长度之和。在另一个实施例中（未示出），对于一个具有两列或更多列的引线框架带材，在引线框架带材的第一列、第二列、第三列或者基本上所有的引线框架带材上的引线框架点位115提供打孔去浇口孔156。
图2A-D显示了揭示与分别包括图1A所示的传统间隔开的圆形打孔去浇口孔105和106、图1B所示的长方形打孔去浇口孔和所公开的打孔去浇口孔的第一和第二替代实施例的示例性芯片焊盘长度及其尺寸有关的打孔去浇口孔配置的尺寸的示意图。如图2C所示，打孔去浇口孔排列包括三个（3）间隔开的长方形孔241，242，和243。如图2D所示，打孔去浇口孔排列包括两个（2）间隔开的椭圆形孔251和252。
图3A是两个邻近的成型封装在打孔去浇口过程中的示意图300，其显示了定义用于将残料浇口物从具有图1A所示的圆形打孔去浇口孔105和106的公知的引线框架带材移除的接触面积的去浇口区域。模具材料显示为223。打孔去浇口孔图示为215。由去浇口区域218中的打孔去浇口孔定义的去浇口期间的接触面积能够假定为从打孔去浇口孔105和106的边缘向所有方向外延1mm距离的面积加上打孔去浇口孔105和106之间的面积，减去不存在内部侧轨111和模具浇口的至少其中之一的去浇口区域218内的所有面积。
图3B是两个相邻成型封装在打孔去浇口期间的打孔去浇口的示意图350，其根据一个示例性实施例显示了定义用于将残料浇口物从图1B所示的引线框架带材中移除的接触面积的去浇口区域。。使用上述为引线框架带材150定义的去浇口区域268内的接触面积是打孔去浇口孔156从所有方向外延1mm的面积减去一个或全部内部侧轨151和去浇口过程中不存在残料浇口物的面积（即，因为内部侧轨151没有出现在去浇口孔156的全部区域中，打孔除浇口孔区域上就没有接触面积）。与传统的引线框架带材100相比，能看出由引线框架带材150提供的接触面积相比显著地减少了，例如减少1/4或更高。由于在去浇口区域268内的在模具材料和引线框架带材150之间的接触面积显著较小了，去浇口过程由去浇口引起的引线框架带材翘曲能够减轻或消除。
图4A描绘了图1B所示的引线框架带材150在注射模塑以形成具有残料浇口物附着的成型封装415之后且在去浇口之前的一部分150（a）。图4B显示了图4A所示的引线框架带材150的那部分150（a）的后视图。图4A所示的长方形打孔去浇口孔156填充了模具材料。图示为420的残料浇口物包括图4B中所示的模具浇口部分420（a）和连接每个成型封装415的的门区域部分420（b）。能够看出残料浇口物420的宽度（由用来塑形的模具设备的模具芯片来设定）大约和长方形打孔去浇口孔156的宽度一样。
本发明的一个示例实施例根据图1B所示的引线框架带材150（长方形打孔去浇口孔）相比于图1A所示的传统引线框架带材100（圆形打孔去浇口孔）测试了去浇口性能。使用的引线框架带材的厚度大约是0.20mm。使用的模具材料是G700LS模填料（住友公司）。用图3A和3B中描绘的带有打孔去浇口器的去浇口设备去浇口后，所公开的引线框架带材150的侧轨上没有测量到弯曲或形变，而在传统引线框架带材100的侧轨上发现了显著的几毫米级别的形变/翘曲。如前面所提到的，已经知道当将封装的半导体器件组装到工件如印刷电路板（PCB）或其他工件时，引线框架的翘曲会导致问题。
公开的实施例能够结合到各种装配流程来形成各种不同的IC设备及其相关产品。IC装配能够包括单IC芯片或多IC芯片，例如PoP配置包括多个堆叠的芯片。各种封装衬底会被使用。IC芯片在其中包括各种元件和/或其在其上包括多层，包括阻挡层，介电层，器件结构，有源元件和包括源极区和漏极区的无源元件，位线，基极，发射极，集电极，导线，导电通孔等等。此外，IC芯片能够由包括双极性晶体管，互补金属氧化物半导体，双极互补金属氧化半导体和微机电系统在内的各种工艺组成。
本公开相关的本领域技术人员应理解，可以在本发明请求保护的范围内对所述实施例进行修改，很多其他的实施例也是可能的。

Claims (15)

1.一种引线框架带材，其包括：
点位阵列，其设置成至少一列，所述点位阵列连接到横跨在所述引线框架带材的两个相反侧的外部侧轨；
其中每个所述点位包括具有沿第一方向的芯片焊盘长度和沿第二方向的芯片焊盘宽度的芯片焊盘或粘贴半导体芯片和用于使所述半导体芯片和工件电气连接的引线的芯片焊盘；
其中每个所述点位还通过在所述两个外部侧轨之间延伸的子轨被连接到两个外部侧轨，和
在所述子轨之间延伸的具有沿第一方向的长度尺寸的内部侧轨，
其中所述内部侧轨包括至少一个具有沿所述第一方向的孔径长度的打孔去浇口孔，且其中沿所述内部侧轨的所述孔径长度总和大于或等于所述芯片焊盘长度。
2.根据权利要求1所述的引线框架带材，其中所述引线框架带材包括多个所述列。
3.根据权利要求1所述的引线框架带材，其中所述内部侧轨的每一个包括多个所述打孔去浇口孔。
4.根据权利要求1所述的引线框架带材，其中所述孔径长度至少是所述打孔去浇口孔的最大宽度的两倍。
5.根据权利要求1所述的引线框架带材，其中所述打孔去浇口孔是长方形孔且所述长方形孔的所述孔径长度大于或等于所述芯片焊盘长度。
6.根据权利要求1所述的引线框架带材，其中所述两个外部侧轨中的至少一个包括所述打孔去浇口孔。
7.一种半导体组件，包括：
引线框架带材，包括一个点位阵列安排在至少一列连接两个横跨在所述的引线框架带材两个相反侧的外部侧轨；
其中每个所述点位包括具有沿第一方向的芯片焊盘长度和沿第二方向的芯片焊盘宽度的芯片焊盘或粘贴半导体芯片和用于使所述半导体芯片和工件电气连接的引线的芯片焊盘；
其中每个所述点位还通过在两个所述外部侧轨之间延伸的子轨连接到两个外部侧轨；和
在所述的子轨之间延伸的具有沿第一方向的长度尺寸的内部侧轨；
其中所述内部侧轨包括至少一个具有沿所述第一方向的孔径长度的打孔去浇口孔，且其中沿所述内部侧轨的所述孔径长度总和大于或等于所述芯片焊盘长度
8.根据权利要求7所述的半导体组件，其中所述引线框架带材包括多个所述列。
9.根据权利要求7所述的半导体组件，其中每个所述内部侧轨包括多个所述打孔去浇口孔。
10.根据权利要求7所述的半导体组件，其中所述孔径长度至少是所述打孔去浇口孔的最大宽度的两倍。
11.一种去浇口的方法，其包括：
提供包括设置程至少一列的点位阵列的引线框架带材，所述点位阵列连接到两个横跨在所述引线框架带材的两个相反侧的外部侧轨，其中每个所述点位包括粘贴着半导体芯片和用于使所述半导体芯片和工件电气连接的引线的芯片焊盘，提供模填料，其包括连接到每个都包括所述半导体芯片的至少一个成型半导体封装的残料浇口物；其中每个所述点位还通过在两个所述外部侧轨之间延伸的子轨连接到两个外部侧轨，以及提供在所述子轨之间延伸的具有沿第一方向的长度尺寸的内部侧轨，其中所述的内部侧轨包括至少一个具有沿所述第一方向的孔径长度的打孔去浇口孔，其中沿所述内部侧轨的所述孔径长度总和大于或等于所述芯片焊盘长度，以及
将去浇口打孔机穿过所述打孔去浇口孔以将所述残料浇口物和所述成型半导体封装分离。
12.根据权利要求11所述的去浇口方法，其中所述孔径长度至少是所述打孔去浇口孔的最大宽度的两倍。
13.根据权利要求11所述的去浇口方法，其中所述引线框架带材包括多个所述列。
14.根据权利要求11所述的去浇口方法，其中每个所述内部侧轨包括多个所述打孔去浇口孔。
15.根据权利要求11所述的去浇口方法，其中所述打孔去浇口孔是长方形孔且所述长方形形状孔的所述孔径长度大于或等于所述芯片焊盘长度。
CN201280029557.7A 2011-04-15 2012-04-16 用于减轻去除浇口期间的粘模的引线框架带材 Pending CN103608918A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/087,475 US8716845B2 (en) 2011-04-15 2011-04-15 Lead frame strip for reduced mold sticking during degating
US13/087,475 2011-04-15
PCT/US2012/033818 WO2012142601A2 (en) 2011-04-15 2012-04-16 Lead frame strip for reduced mold sticking during degating

Publications (1)

Publication Number Publication Date
CN103608918A true CN103608918A (zh) 2014-02-26

Family

ID=47005831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280029557.7A Pending CN103608918A (zh) 2011-04-15 2012-04-16 用于减轻去除浇口期间的粘模的引线框架带材

Country Status (5)

Country Link
US (1) US8716845B2 (zh)
EP (1) EP2724367A4 (zh)
JP (1) JP2014511044A (zh)
CN (1) CN103608918A (zh)
WO (1) WO2012142601A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716845B2 (en) 2011-04-15 2014-05-06 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating
US10811292B2 (en) 2018-09-12 2020-10-20 Texas Instruments Incorporated Transport packaging and method for expanded wafers
US11469149B2 (en) * 2019-11-15 2022-10-11 Semtech Corporation Semiconductor device and method of forming mold degating structure for pre-molded substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298687B1 (ko) * 1998-08-31 2001-10-27 마이클 디. 오브라이언 반도체패키지의리드프레임구조
US20060263940A1 (en) * 2004-02-13 2006-11-23 Ng Chuan K Method of forming a semiconductor package and leadframe therefor
CN101477973A (zh) * 2009-01-23 2009-07-08 日月光半导体制造股份有限公司 导线架条及其封胶方法与封胶构造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0643083B2 (ja) 1989-10-25 1994-06-08 株式会社不二越 ゲート切断方法
JP3165234B2 (ja) 1992-05-01 2001-05-14 アピックヤマダ株式会社 リードフレームのディゲート方法およびこれに用いるリードフレーム
JPH0722447A (ja) * 1993-06-30 1995-01-24 Rohm Co Ltd 樹脂モールドパッケージ型電子部品の製造における樹脂モールド工程の後処理装置および方法
JP2730873B2 (ja) 1995-02-16 1998-03-25 ローム株式会社 半導体装置の製造方法
JP2964967B2 (ja) * 1996-11-19 1999-10-18 日本電気株式会社 リードフレーム及び樹脂成形方法並びにその装置
KR19990004211A (ko) * 1997-06-27 1999-01-15 한효용 게이트슬롯이 형성된 서브스트레이트
US6262490B1 (en) * 1999-11-05 2001-07-17 Advanced Semiconductor Engineering, Inc. Substrate strip for use in packaging semiconductor chips
JP2001217370A (ja) * 2000-02-04 2001-08-10 Nec Yamagata Ltd リ−ドフレ−ム及び樹脂封止装置
US7264456B2 (en) 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
US20030147185A1 (en) 2002-02-01 2003-08-07 Regala Mariano P. Degater having movable support pins
US6933592B2 (en) * 2003-12-19 2005-08-23 Global Advanced Packaging Technology H.K. Limited Substrate structure capable of reducing package singular stress
US7968377B2 (en) * 2005-09-22 2011-06-28 Stats Chippac Ltd. Integrated circuit protruding pad package system
KR100653041B1 (ko) * 2005-11-04 2006-12-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
JP5334239B2 (ja) * 2008-06-24 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8716845B2 (en) 2011-04-15 2014-05-06 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298687B1 (ko) * 1998-08-31 2001-10-27 마이클 디. 오브라이언 반도체패키지의리드프레임구조
US20060263940A1 (en) * 2004-02-13 2006-11-23 Ng Chuan K Method of forming a semiconductor package and leadframe therefor
CN101477973A (zh) * 2009-01-23 2009-07-08 日月光半导体制造股份有限公司 导线架条及其封胶方法与封胶构造

Also Published As

Publication number Publication date
JP2014511044A (ja) 2014-05-01
WO2012142601A3 (en) 2013-01-17
US20120261806A1 (en) 2012-10-18
WO2012142601A2 (en) 2012-10-18
US8716845B2 (en) 2014-05-06
EP2724367A2 (en) 2014-04-30
EP2724367A4 (en) 2015-05-27

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8598693B2 (en) Die pad package with a concave portion in the sealing resin
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
CN100517690C (zh) 三维封装
JP4454608B2 (ja) 半導体集積回路装置の製造方法
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
CN103608918A (zh) 用于减轻去除浇口期间的粘模的引线框架带材
US7074651B2 (en) Packaging method for integrated circuits
US20060038322A1 (en) Method of overmolding circuit
JP2007048994A (ja) 半導体装置及びその製造方法
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
US20210305139A1 (en) Packaged electronic device with split die pad in robust package substrate
JP4730830B2 (ja) 半導体デバイスの製造方法
JP4763554B2 (ja) 半導体装置の製造方法
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
TWI732732B (zh) 記憶卡結構及其製造方法
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
KR100298687B1 (ko) 반도체패키지의리드프레임구조
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
CN114975334A (zh) 四方扁平无引线（qfn）制造工艺
KR101524603B1 (ko) 더미 기판 및 이를 이용한 패키지 기판 제조 방법
JPS63257256A (ja) リ−ドフレ−ム
JP2011210894A (ja) 半導体装置の製造方法及び基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140226