CN114975334A - 四方扁平无引线（qfn）制造工艺 - Google Patents

四方扁平无引线（qfn）制造工艺 Download PDF

Info

Publication number
CN114975334A
CN114975334A CN202210151248.2A CN202210151248A CN114975334A CN 114975334 A CN114975334 A CN 114975334A CN 202210151248 A CN202210151248 A CN 202210151248A CN 114975334 A CN114975334 A CN 114975334A
Authority
CN
China
Prior art keywords
leads
indentation
lead
lateral
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210151248.2A
Other languages
English (en)
Inventor
H·S·刘
W·K·苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114975334A publication Critical patent/CN114975334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请题为“四方扁平无引线(QFN)制造工艺”。一种引线框架(100)包括具有相对的第一侧和第二侧(111、112)的金属结构和具有引线(102)的相应器件部分(101)，该引线(102)具有从系杆(103)朝向管芯附接焊盘(104)延伸的第一横向侧和第二横向侧(131、132)。引线(102)中的一个或多个包括在第一横向侧(131)中延伸到金属结构的第一侧(111)的第一凹痕(121)，以及延伸到金属的第二侧(111)的第二凹痕(122)，以减少锯刀负载并减轻封装单粒化期间的锯毛刺和引线拖尾。一种封装电子器件包括封装结构、由封装结构包封的半导体管芯，以及具有第一侧(111)、第二侧(112)以及第一横向侧和第二横向侧(131、132)的引线(102)，其中这些引线包括在第一横向侧(131)中延伸到第一侧(111)的第一凹痕(121)和延伸到引线(102)的第二侧(112)的第二凹痕(122)。

Description

四方扁平无引线(QFN)制造工艺
背景技术
四方扁平无引线(QFN)封装件和其他封装类型具有沿一个或多个横向侧设置的导电引线，其中部分引线沿封装件底部暴露出来以允许焊接到主印刷电路板(PCB)。引线彼此隔开以满足信号隔离和耐压能力的性能规范。在制造期间，将引线锯切以将封装器件与起始引线框架结构分开。然而，锯切操作会加热引线框架金属，导致延性铜的材料变形以及形成毛刺和/或引线拖尾。这些缺陷会缩短成品中的相邻引线之间的间距，导致不可接受的耐压等级或甚至短路。这些问题可以通过使用混合锯刀(例如树脂和金属的组合)来解决，以促进锯切分离期间的热分散并减少锯切毛刺的产生，但这会增加生产工具的成本。另一种方法涉及使用被设计为引入低温切割水的喷嘴来冷却锯刀和切割点区域，以保持良好的锯切环境而减少锯切毛刺的产生，但这也增加了成本和复杂性。另一种方法是减小铜引线框架的厚度，但这会抑制成品器件的电气和/或结构产品性能。
发明内容
在一个方面，一种引线框架包括金属结构，该金属结构具有第一侧、相对的第二侧和相应的器件部分，其中系杆连结器件部分。相应的器件部分包括连接到系杆中的一个的管芯附接焊盘和与管芯附接焊盘间隔开的引线。相应的引线具有相对的第一横向侧和第二横向侧，其中第一侧和第二侧平行于第一方向或第二方向中的一个从系杆中的一个朝向管芯附接焊盘延伸。引线中的一个或多个包括在第一横向侧中延伸到金属结构的第一侧的第一凹痕，以及延伸到金属结构的第二侧的第二凹痕。
在另一方面，一种方法包括：执行将半导体管芯附接到引线框架的器件部分的相应管芯附接焊盘的管芯附接工艺，执行将引线框架的相应器件部分的引线部分电连接到相应半导体管芯的导电特征件的电连接工艺，以及执行将半导体管芯包封在封装结构中的模制工艺。该方法还包括执行将各个封装电子器件彼此分离的封装分离工艺。封装分离工艺包括锯切工艺，该锯切工艺沿切割方向切穿封装结构的一些部分和相应器件部分的引线部分，该切割方向使切割锯刀接近相应引线部分的第一横向侧并离开相应引线部分的相对的第二横向侧，其中相应引线部分的第一横向侧包括沿相应封装电子器件的底侧的第一凹痕，并且相应引线部分的第二横向侧包括与相应封装电子器件的底侧间隔开的第二凹痕。
在另一方面，一种封装电子器件包括具有第一侧、第二侧以及相对的第一横向侧和第二横向侧的封装结构，以及被封装结构包封的半导体管芯和沿第一横向侧和第二横向侧暴露出的引线。相应引线具有第一侧、第二侧、第一横向侧和相对的第二横向侧。引线中的一个或多个包括在第一横向侧中延伸到引线中的第一引线的第一侧的第一凹痕，以及延伸到引线中的第一引线的第二侧的第二凹痕。
附图说明
图1是根据一个实施例的引线框架的局部仰视图。
图1A是沿图1中的线A-A截取的引线框架的局部截面侧视图。
图1B是沿图1中的线B-B截取的引线框架的局部截面侧视图。
图1C是沿图1A中的线C-C截取的引线框架的局部截面侧视图。
图2是根据另一个实施例的方法的流程图。
图3是图1的引线框架的局部俯视图。
图4是图3的引线框架的局部俯视图，其中半导体管芯附接到引线框架的管芯附接焊盘。
图4A是经历管芯附接工艺的沿图4中的线A-A截取的引线框架的局部截面侧视图。
图5是引线框架的局部俯视图，其中键合线将半导体管芯的导电特征件耦合到引线框架的引线部分。
图5A是经历线键合工艺的沿图5中的线A-A截取的引线框架的局部截面侧视图。
图6是具有模制结构的引线框架的局部俯视图。
图6A是经历模制工艺的沿图6中的线A-A截取的引线框架的局部截面侧视图。
图7是引线框架的局部俯视图，其中模制结构的封装分离锯切部分以及引线框架的系杆和引线特征件沿着第一方向。
图7A是沿第一方向经历锯切工艺的沿图7中的线A-A截取的引线框架的局部截面侧视图。
图8是引线框架的局部俯视图，其中模制结构的封装分离锯切部分以及引线框架的系杆和引线特征件沿着第二方向。
图8A是沿图8中的线A-A截取的引线框架的局部截面侧视图，该引线框架沿第二方向经历第二锯切工艺以将各个封装电子器件彼此分离。
图9是封装电子器件的透视图。
图10是根据另一实施例的另一示例性引线框架的局部截面侧视图。
图11是根据另一实施例的另一示例性引线框架的局部截面侧视图。
图12是根据另一实施例的另一示例性引线框架的局部截面侧视图。
具体实施方式
在附图中，相同的附图标记始终指代相同的元件，并且各种特征不一定按比例绘制。此外，术语“耦合”或“耦接”包括间接或直接的电连接或机械连接或其组合。例如，如果第一器件耦合到第二器件或与第二器件耦合，则该连接可以是通过直接电连接，或者是通过经由一个或多个中间器件和连接件的间接电连接。下文在功能的背景下描述各种电路、系统和/或部件的一个或多个操作特性，这些特性在某些情况下是由电路系统通电和操作时各种结构的配置和/或互连产生的。
首先参考图1、图1A、图1B和图1C，图1示出了形成为面板或条带的引线框架100的局部仰视图，该引线框架包括金属结构(诸如铜)，其中相应器件部分101被布置成沿着第一方向(例如，图1中的X方向)的行和沿着第二方向(例如，图1中的Y方向)的列。第一方向和第二方向相互垂直。金属结构包括引线102、系杆和管芯附接焊盘104。所示示例中的各个器件部分101包括连接到系杆103中的一个或多个的管芯附接焊盘104以及与管芯附接焊盘104间隔开的引线102，并且系杆103在引线框架100的单一起始金属结构中连结器件部分101。在起始引线框架100中的引线102和管芯附接焊盘104随后通过如下文进一步描述的锯切工艺与系杆103分离。图1还以虚线示出相应封装结构区106，指示了使用起始引线框架100制造的最终单个封装电子器件的范围。如在图1A、图1B和图1C的侧视图中进一步所示，所示引线框架100中的引线102和管芯附接焊盘104包括半蚀刻凸缘特征件108和较厚特征件109。
在一个示例中，使用具有顶侧或第一侧111和底侧或第二侧112的铜、铝或其他合适金属的起始片材或条带来创建引线框架100，并且使用冲压机来冲压或图案化金属结构的各种特征件以形成引线部分102、系杆103和管芯附接焊盘104。使用随后的掩模蚀刻工艺来形成包括半蚀刻凸缘特征件108和较厚特征件109的凹槽。在一个示例中，引线的半蚀刻凸缘特征件108具有沿第二(Y)方向的最小厚度，尽管不是所有可能的实施方式的要求，但该最小厚度约为较厚特征件109的厚度的一半。如图1B中进一步所示，尽管不是所有可能的实施方式的要求，但在一些区域中的半蚀刻凸缘特征件108具有弯曲的边缘。
如图1A中最佳所示，引线102中的一个或多个包括延伸至金属结构的第一侧111的第一凹痕121，以及延伸至金属结构的第二侧112的第二凹痕122。在一个示例中，第一凹痕121具有横向宽度123并且第二凹痕122具有横向宽度124。在一个示例中，尽管不是所有可能的实施方式的要求，但横向宽度123和124大约相等，例如约25μm。在另一个示例中，横向宽度123和124是不同的。各个引线102具有例如约240μm的上部宽度126。在所示示例中，如图1A大体所示，所有引线102都包括第一凹痕121和第二凹痕122。在另一实施方式中，一个或多个引线102包括第一凹痕121和第二凹痕122，并且其他引线具有一个凹痕或没有凹痕(未示出)。在另一示例中，引线102中的一个或多个仅包括第一凹痕121或仅包括第二凹痕122。
如图1A和图1C所示，相应引线102具有第一横向侧131和相对的第二横向侧132。在所示示例中，各个器件部分101具有从管芯附接焊盘104的所有四个横向侧横向向外的引线102，用于制造QFN集成电路(IC)电子器件。第一对引线行包括在第一横向侧和相对的第二横向侧上沿第一方向X彼此间隔开的引线102。第二组引线行包括在第三横向侧和相对的第四横向侧上沿第二方向Y彼此间隔开的引线102。在该示例中，各个引线102的相应第一侧131和第二侧132平行于图1中的第一方向X或第二方向Y中的一个从系杆103中的一个朝向管芯附接焊盘104延伸。在其他示例中，各个器件部分101具有从管芯附接焊盘104的少于四个横向侧横向向外的引线102。在特定侧上仅具有单个引线102和/或一个或多个侧上没有引线102的其他实施方式是可能的。
图1A示出沿第一方向X彼此间隔开的两个相邻引线102沿线A-A的局部横截面。在该示例中的每个图示引线102具有在第一横向侧131中延伸至金属结构的顶侧或第一侧111的第一凹痕121，以及在第二横向侧132中延伸至金属结构的底侧或第二侧112的第二凹痕122。图1A中的示例引线102还包括间隔开并处于金属结构的第一侧111和第二侧112之间的半蚀刻台阶或凸缘特征件108以及全厚度部分109。
图1中的各个器件部分101具有从管芯附接焊盘104的所有四个横向侧横向向外的引线102，用于制造QFN集成电路(IC)电子器件。在图示示例中，相应器件部分101的所有侧上的所有引线102都具有图示的第一凹痕121和第二凹痕122。一个引线102的第一凹痕121面对相邻引线102的第二凹痕122，反之亦然。如下面结合图7、图7A、图8、图8A和图9进一步示出和描述的，在实践中，这种配置有助于在封装分离期间降低引线拖尾和锯切毛刺产生的可能性和程度。如图1A所示，第一凹痕121从金属结构的第一侧111延伸并在第二侧112之前终止。第二凹痕122从第二侧112延伸并在金属结构的第一侧111之前终止。在图1A的示例中，第一凹痕121具有弯曲的锥形轮廓并且第二凹痕122具有锥形的弯曲轮廓。在一个示例中，凹痕121和122的弯曲部分的曲率是相同或相似的。在其他示例中，凹痕121和122的弯曲部分的曲率是不同的。其他轮廓和形状是可能的，其示例在下面图10至图12中示出。
图2示出电子器件制造方法200。方法200包括在202处提供具有锥形(tapered)轮廓引线的引线框架。图3示出引线框架100的局部俯视图，其相对于图1的取向绕着沿Y方向的轴线旋转。一个示例中的引线框架100是通过适当的冲压操作和蚀刻处理形成的铜结构，以形成引线102、系杆103、管芯附接焊盘104和底切特征件(例如图1和图1A至图1C中的半蚀刻凸缘特征件108)，从而促进随后形成的模制化合物的粘附并防止模具分层。系杆103可以包括支撑管芯附接焊盘104和/或引线102的支撑臂。这样的一个或多个支撑臂可以被连接到引线框架100的一些部分以在制造期间和制造之后支撑管芯附接焊盘301，或者可以在制造期间被移除。在另一示例中，在部分制造工艺期间，使用粘合剂载体或胶带(未示出)相对于引线框架100支撑管芯附接焊盘104。
方法200在图2中的204处继续进行管芯附接工艺。图4示出图3的引线框架的局部俯视图，其中半导体管芯400(例如，从未示出的起始晶片单粒化(singulated)或分离的半导体芯片)附接到引线框架100的管芯附接焊盘104。图4A示出沿图4中的线A-A截取的引线框架100的侧视图，该引线框架经历了将半导体管芯400附接到引线框架100的各个器件部分101的相应管芯附接焊盘104的管芯附接工艺410。半导体管芯400具有顶侧，该顶侧带有导电特征件401(例如，铜键合焊盘)以用于电耦合到引线102中的相应引线。图4和图4A示出一个示例，其中单个半导体管芯400附接到引线框架100的各个器件部分101中的管芯附接焊盘104。在其他示例中，多个管芯可以附接到对应的管芯附接焊盘，并且其他电路部件可以类似地附接到对应的管芯附接焊盘，例如层压磁路部件(未示出)。在一个示例中，使用合适的粘合剂附接材料或焊接来执行204处的管芯附接。
方法200在图2中的206处继续进行线键合。图5和图5A示出一个示例，其中引线框架100和所附接的半导体管芯400经历将引线框架100的相应器件部分101的引线部分102电耦合到半导体管芯400的相应导电特征件401的电连接工艺510。图示的工艺510是线键合工艺，其通过键合线500在半导体管芯400的导电特征件401与起始引线框架100的相应引线部分102之间进行电连接。每个键合线500包括连接(例如，焊料焊接或超声焊接)到半导体管芯400的对应导电特征件401的第一端，以及连接(例如，焊料焊接或超声焊接)到第一引线部分102的第二端。在另一示例中，206处的电连接工艺包括倒装芯片管芯附接技术，以单独地或与线键合工艺组合起来将半导体管芯400的导电特征件401中的给定导电特征件电耦合到相应引线102。
在图2中的208处，使用具有一个或多个腔室(未示出)的模具将半导体管芯400、管芯附接焊盘104、键合线500以及引线特征件102和系杆特征件103的一些部分包封在模制封装结构600中。图6和图6A示出经历将相应器件部分101的半导体管芯400包封在封装结构600中的模制工艺610的引线框架100。在一个示例中，工艺610形成多个模制封装结构600，包括用于相应器件部分101的模制结构600。在图示的示例中，模制工艺610形成覆盖和包封所有器件部分101的单个模制结构。在另一示例中，模制工艺610为器件部分101的每行或每列创建单个模制结构。本发明的概念可用在采用腔模制的示例以及使用面板模制技术和工艺的其他示例中。
方法200在图2中的210处继续进行封装分离或单粒化(singulation)。图7、图7A、图8和图8A示出一个示例，其包括执行将各个封装电子器件800彼此分离的封装分离工艺710、810。封装分离工艺使用旋转切割锯刀700。在一个示例中，封装分离工艺包括沿第一切割方向701(例如，沿着如图7和图7A所示的X方向)平移切割锯刀700的第一锯切工艺710。第一锯切工艺710沿第一切割方向701切穿封装结构600的一些部分和相应器件部分101的某些引线部分102。切割锯刀700的操作和切割锯刀700沿第一切割方向701的平移使切割锯刀700接近相应引线部分102的第一横向侧131并离开相应引线部分102的相对的第二横向侧132。如前所述，如图7A所示，相应引线部分102的第一横向侧131包括沿着底侧111的第一凹痕121，并且相应引线部分102的第二横向侧132包括与底侧111间隔开的第二凹痕122。
通过切割锯刀700进行的封装分离加热了被切割的引线102的金属。示例性第一引线102中的一个被在旋转的同时沿第一切割方向701平移的切割锯刀700变形。该变形是由于切割锯刀700的加热，其中产生的锯切毛刺方向和引线拖尾方向与锯切方向相反。在图示示例中，根据引线设计来确定锯切方向701和801，使得切割锯刀从具有第二凹痕122的第二侧132接近给定引线102，并在具有第一凹痕121的第一横向侧131处离开给定引线102。在该示例中，切割工艺710沿横向侧创建铜引线拖尾缺陷702，该缺陷与相邻引线102沿第一方向X间隔开一定距离703。该示例在锯切单粒化之后还具有残留在引线102的底侧上的锯切毛刺704(例如，过多的铜)。在该示例中，锯切毛刺704与相邻引线102间隔开小于距离703的距离705。
沿着切割线的引线部分轮廓的菱形形状有利地将相邻引线的第一凹痕121定位为面向锯切毛刺704，使得间距距离705保持在成品的设计规范内并减轻最终封装器件中的相邻引线102的短路可能性。此外，引线102的第一横向侧中的第一凹痕121减轻违反设计间距规范的引线拖尾间距距离703的变化，并减轻成品中的相邻引线102的短路。在这方面，即使在锯切工艺710和/或810期间生成的高热量导致铜引线框架100的延展性软化的情况下，由起始引线框架100的引线部分102中的第一凹痕121和第二凹痕122产生的菱形引线形状也将减轻这些问题，并且即使在切割锯刀700使铜引线框架变形和/或刮削铜材料而生成引线拖尾702或铜毛刺704的情况下，该设计也有助于确保适当的引线间距。
包括具有第一凹痕121和第二凹痕122的菱形引线轮廓的引线框架100为锯切单粒化提供了改进的工艺余量。这些实施方式中的菱形形状减小了沿着切割锯刀700的切割面的引线宽度，以在210处的封装分离期间降低铜负载。降低铜负载进而生成更少的热量并减小任何出现的锯切毛刺的尺寸和/或引线拖尾变形。所公开的示例的好处可以单独实现或与使用混合锯刀结合使用以促进在锯切单粒化期间的热分散，使用被设计用于引入低温切割水以冷却锯刀和切割点区域的喷嘴来保持良好的锯切环境，和/或减小引线框架100的起始厚度。然而，所公开的锯齿状菱形引线轮廓形状的实施方式可以改善器件引线分离距离并减轻引线拖尾和锯切毛刺，而没有这些替代方法的额外的生产成本和复杂性影响。在一个示例中，凹痕121和122是在引线框架制造期间通过单侧蚀刻创建的，以在给定的一组设计间距规范内将相邻引线102之间的缓冲区最大化。
在210处的封装分离工艺还包括图8和图8A中所示的第二锯切工艺810，其将各个封装电子器件800彼此分离。第二锯切工艺810沿第二切割方向801(例如，沿图8和图8A中的负Y方向)切穿封装结构600的第二部分和相应器件部分101的第二引线部分102。第二锯切工艺810使切割锯刀700接近相应第二引线部分102的第一横向侧131并且导致切割锯刀700离开相应第二引线部分102的相对的第二横向侧132，如图8和图8A所示第二引线部分102沿第二(Y)方向进行布置。在沿Y方向布置的第二引线部分102中，第一横向侧131包括沿引线框架100的底侧111的第一凹痕121，并且第二横向侧132包括与底侧111间隔开的第二凹痕122。
还参考图9，由第二锯切工艺810产生的分离将相应封装电子器件800彼此分离，其中一个在图9中示出。本示例中的封装电子器件800是具有封装结构600的QFN器件，该封装结构600分别具有第一侧901、第二侧902、相对的第一横向侧911和第二横向侧912以及相对的第三横向侧913和第四横向侧913。图7和图7A中的第一锯切工艺710沿第一切割方向701切穿封装结构600的一些部分和引线部分102，以形成相应封装电子器件800的相对的第一横向侧911和第二横向侧912。图8和图8A中的第二锯切工艺810沿第二切割方向801切穿封装结构600的第二部分和相应器件部分101的第二引线部分102，以形成封装电子器件800的相对的第三横向侧913和第四横向侧914。
封装电子器件800包括由封装结构600包封的半导体管芯400，以及具有由锯切工艺创建的面向外部的切割侧表面的引线102。一个或多个完成的引线102电耦合到半导体管芯400的相应导电特征件401。在示例性QFN器件900中，第一引线102沿第一横向侧911和第二横向侧912并且在底侧902上暴露出来。第二引线102沿相应的第三侧913和第四侧914并且沿底侧902暴露出来。相应引线102具有第一侧111、第二侧112、第一横向侧131和相对的第二横向侧132。引线102中的一个或多个包括在第一横向侧131中延伸到第一侧111的第一凹痕121，以及延伸到引线102的第二侧112的第二凹痕122。在图示示例中，第一凹痕121从第一侧111延伸并且在引线102中的第一引线的第二侧112之前终止。第二凹痕122从第二侧112延伸并且在引线102中的第一引线的第一侧111之前终止，并且第一凹痕121和第二凹痕122具有弯曲的轮廓。
图10至图12示出其他可能的凹痕形状和轮廓的示例。可以使用任何合适的技术来形成凹痕，例如锯切、冲压、蚀刻等。图10示出根据另一实施例的另一示例性引线框架1000的引线1002的侧视图。该示例中的引线1002包括半蚀刻凸缘特征件1008和较厚特征件1009。引线1002还包括延伸到金属结构的第一侧1011的第一凹痕1021和延伸到金属结构的第二侧1012的第二凹痕1022。在一个示例中，第一凹痕1021具有横向宽度1023并且第二凹痕1022具有横向宽度1024。在一个示例中，尽管不是所有可能的实施方式的要求，但横向宽度1023和1024大致相等，例如大约25μm。在另一示例中，横向宽度1023和1024是不同的。引线1002具有例如大约240μm的上部宽度1026。引线1002具有第一横向侧1031和相对的第二横向侧1032。在该示例中，凹痕1021和1022具有基本上线性的区段。
图11示出根据另一实施例的另一示例性引线框架1100的局部截面侧视图。该示例中的引线1102包括半蚀刻凸缘特征件1108和较厚特征件1109。引线1102还包括延伸到金属结构的第一侧1111的第一凹痕1121和延伸到金属结构的第二侧1112的第二凹痕1122。在一个示例中，第一凹痕1121具有横向宽度1123并且第二凹痕1122具有横向宽度1124。在一个示例中，尽管不是所有可能的实施方式的要求，横向宽度1123和1124大致相等，例如大约25μm。在另一示例中，横向宽度1123和1124是不同的。引线1102具有例如大约240μm的上部宽度1126。引线1102具有第一横向侧1131和相对的第二横向侧1132。在该示例中，凹痕1121和1122具有基本上线性的区段以及弯曲区段。
图12示出根据另一实施例的另一示例性引线框架1200的局部截面侧视图。该示例中的引线1202包括半蚀刻凸缘特征件1208和较厚特征件1209。引线1202还包括延伸到金属结构的第一侧1211的第一凹痕1221和延伸到金属结构的第二侧1212的第二凹痕1222。在一个示例中，第一凹痕1221具有横向宽度1223并且第二凹痕1222具有横向宽度1224。在一个示例中，尽管不是所有可能的实施方式的要求，横向宽度1223和1224大致相等，例如大约25μm。在另一示例中，横向宽度1223和1224是不同的。引线1202具有例如大约240μm的上部宽度1226。引线1202具有第一横向侧1231和相对的第二横向侧1232。在该示例中，凹痕1221和1222具有基本上线性的区段。
与矩形引线轮廓相比，示例引线102、1002、1102和1202提供菱形引线轮廓以改善锯切毛刺性能，从而满足最新的自动化和其他制造规范(例如，75μm锯切毛刺尺寸或更小)。所公开的示例和其他菱形引线实施方式有助于在制造期间控制引线间距规格，并且可以与更高的锯切速度结合使用(包括更快的刀片旋转速度和/或更高的线性锯切平移速度)来用于给定的引线框架厚度，其具有相同或改进的引线间距质量以提高生产率。
在权利要求的范围内，对所描述的示例进行修改是可能的，并且其他实施方式也是可能的。

Claims (20)

1.一种引线框架，其包括：
金属结构，其具有第一侧、相对的第二侧以及布置成沿第一方向延伸的行和沿第二方向延伸的列的相应器件部分，所述第一方向垂直于所述第二方向，所述金属结构包括连结所述器件部分的系杆；
所述相应器件部分包括：连接到所述系杆中的一个系杆的管芯附接焊盘和与所述管芯附接焊盘间隔开的引线，相应引线具有第一横向侧和相对的第二横向侧，所述第一横向侧和所述第二横向侧平行于所述第一方向和所述第二方向中的一个从所述系杆中的一个系杆朝向所述管芯附接焊盘延伸，所述引线中的第一引线包括在所述第一横向侧中延伸到所述金属结构的所述第一侧的第一凹痕，并且所述引线中的所述第一引线包括延伸到所述金属结构的所述第二侧的第二凹痕。
2.根据权利要求1所述的引线框架，其中：
所述第一凹痕从所述金属结构的所述第一侧延伸并且所述第一凹痕在所述金属结构的所述第二侧之前终止；并且
所述第二凹痕从所述金属结构的所述第二侧延伸并且所述第二凹痕在所述金属结构的所述第一侧之前终止。
3.根据权利要求2所述的引线框架，其中：
所述第一凹痕具有弯曲的轮廓；并且
所述第二凹痕具有弯曲的轮廓。
4.根据权利要求3所述的引线框架，其中所述相应器件部分的每个所述引线包括在所述第一横向侧中延伸到所述金属结构的所述第一侧的所述第一凹痕以及延伸到所述金属结构的所述第二侧的所述第二凹痕。
5.根据权利要求1所述的引线框架，其中：
所述第一凹痕具有弯曲的轮廓；并且
所述第二凹痕具有弯曲的轮廓。
6.根据权利要求1所述的引线框架，其中所述相应器件部分的每个所述引线包括在所述第一横向侧中延伸到所述金属结构的所述第一侧的所述第一凹痕以及延伸到所述金属结构的所述第二侧的所述第二凹痕。
7.根据权利要求1所述的引线框架，其中所述相应器件部分包括与所述管芯附接焊盘的四个侧中的每一侧横向向外间隔开的一排引线。
8.根据权利要求1所述的引线框架，其中所述引线中的所述第一引线包括在所述金属结构的所述第一侧与所述金属结构的所述第二侧之间的半蚀刻凸缘特征件。
9.一种方法，包括：
执行将半导体管芯附接到引线框架的器件部分的相应管芯附接焊盘的管芯附接工艺；
执行将所述引线框架的相应器件部分的引线部分电耦合到相应半导体管芯的导电特征件的电连接工艺；
执行将所述半导体管芯包封在封装结构中的模制工艺；和
执行将各个封装电子器件彼此分离的封装分离工艺，所述封装分离工艺包括锯切工艺，所述锯切工艺沿切割方向切穿所述封装结构的一些部分和相应器件部分的引线部分，导致切割锯刀接近相应引线部分的第一横向侧并离开所述相应引线部分的相对的第二横向侧，所述相应引线部分的所述第一横向侧包括沿相应封装电子器件的底侧的第一凹痕，并且所述相应引线部分的所述第二横向侧包括与所述相应封装电子器件的所述底侧间隔开的第二凹痕。
10.根据权利要求9所述的方法，其中所述封装分离工艺进一步包括第二锯切工艺，所述第二锯切工艺沿第二切割方向切穿所述封装结构的第二部分和所述相应器件部分的第二引线部分，导致所述切割锯刀或另一个切割锯刀接近相应第二引线部分的第一横向侧并离开所述相应第二引线部分的相对的第二横向侧，所述第二切割方向与所述第一切割方向正交，所述相应第二引线部分的所述第一横向侧包括沿着所述相应封装电子器件的所述底侧的第一凹痕，并且所述相应第二引线部分的所述第二横向侧包括与所述相应封装电子器件的所述底侧间隔开的第二凹痕。
11.根据权利要求9所述的方法，其中：
所述锯切工艺沿所述切割方向切穿所述封装结构的一些部分和引线部分，以形成所述相应封装电子器件的相对的第一横向侧和第二横向侧；和
所述第二锯切工艺沿所述第二切割方向切穿所述封装结构的所述第二部分和所述相应器件部分的第二引线部分，以形成所述相应封装电子器件的相对的第三横向侧和第四横向侧。
12.根据权利要求9所述的方法，其中所述锯切工艺沿所述切割方向切穿所述封装结构的一些部分和引线部分，以形成所述相应封装电子器件的相对的第一横向侧和第二横向侧。
13.一种封装电子器件，其包括：
封装结构，其具有第一侧、第二侧以及相对的第一横向侧和第二横向侧；
被所述封装结构包封的半导体管芯；
沿所述第一横向侧和所述第二横向侧暴露并且电耦合到所述半导体管芯的相应导电特征件的引线，相应引线具有第一侧、第二侧、第一横向侧和相对的第二横向侧，所述引线中的第一引线包括在所述第一横向侧中延伸到所述引线中的所述第一引线的所述第一侧的第一凹痕，并且所述引线中的所述第一引线包括延伸到所述引线中的所述第一引线的所述第二侧的第二凹痕。
14.根据权利要求13所述的封装电子器件，其中：
所述第一凹痕从所述引线中的所述第一引线的所述第一侧延伸，并且所述第一凹痕在所述引线中的所述第一引线的所述第二侧之前终止；以及
所述第二凹痕从所述引线中的所述第一引线的所述第二侧延伸，并且所述第二凹痕在所述引线中的所述第一引线的所述第一侧之前终止。
15.根据权利要求14所述的封装电子器件，其中：
所述第一凹痕具有弯曲的轮廓；并且
所述第二凹痕具有弯曲的轮廓。
16.根据权利要求15所述的封装电子器件，其中所述引线中的每一个包括在所述第一横向侧中延伸到所述第一侧的所述第一凹痕，以及延伸到所述第二侧的所述第二凹痕。
17.根据权利要求13所述的封装电子器件，其中：
所述第一凹痕具有弯曲的轮廓；并且
所述第二凹痕具有弯曲的轮廓。
18.根据权利要求13所述的封装电子器件，其中所述引线中的每一个包括在所述第一横向侧中延伸到所述第一侧的所述第一凹痕，以及延伸到所述第二侧的所述第二凹痕。
19.根据权利要求13所述的封装电子器件，其中所述封装结构包括相对的第三横向侧和第四横向侧；所述封装电子器件包括沿所述第三横向侧和所述第四横向侧暴露的引线。
20.根据权利要求13所述的封装电子器件，其中所述引线中的所述第一引线包括在所述引线中的所述第一引线的所述第一侧与所述引线中的所述第一引线的所述第二侧之间的半蚀刻凸缘特征件。
CN202210151248.2A 2021-02-19 2022-02-16 四方扁平无引线（qfn）制造工艺 Pending CN114975334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/180,553 US20220270957A1 (en) 2021-02-19 2021-02-19 Quad flat no-lead (qfn) manufacturing process
US17/180,553 2021-02-19

Publications (1)

Publication Number Publication Date
CN114975334A true CN114975334A (zh) 2022-08-30

Family

ID=82899861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210151248.2A Pending CN114975334A (zh) 2021-02-19 2022-02-16 四方扁平无引线（qfn）制造工艺

Country Status (2)

Country Link
US (1) US20220270957A1 (zh)
CN (1) CN114975334A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388280B2 (en) * 2005-02-22 2008-06-17 Stats Chippac Ltd. Package stacking lead frame system
WO2007005639A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Lead frame isolation using laser technology
US9184120B1 (en) * 2014-08-07 2015-11-10 Texas Instruments Incorporated Nonleaded package and leadframe strip and method
JP2016040407A (ja) * 2014-08-13 2016-03-24 Jsr株式会社 銅膜形成用組成物、銅膜、回路基板、半導体パッケージおよび電子機器

Also Published As

Publication number Publication date
US20220270957A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US6841414B1 (en) Saw and etch singulation method for a chip package
US7019388B2 (en) Semiconductor device
US7008825B1 (en) Leadframe strip having enhanced testability
US7183630B1 (en) Lead frame with plated end leads
US6917097B2 (en) Dual gauge leadframe
US8063470B1 (en) Method and apparatus for no lead semiconductor package
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20110263077A1 (en) Method of assembling semiconductor devices including saw singulation
US20070145570A1 (en) Semiconductor device
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US20120112333A1 (en) Semiconductor device with nested rows of contacts
US20230068748A1 (en) Leaded semiconductor device package
US10418343B2 (en) Package-in-package structure for semiconductor devices and methods of manufacture
JP2010258200A (ja) 半導体装置およびその製造方法
WO2007089209A1 (en) Fabrication of a qfn integrated circuit package
JP2011142337A (ja) 半導体装置の製造方法
US11569152B2 (en) Electronic device with lead pitch gap
JP2008113021A (ja) 半導体装置の製造方法
CN114975334A (zh) 四方扁平无引线（qfn）制造工艺
CN114981940A (zh) 在坚固的封装衬底中具有分割裸片垫的经封装电子装置
US8106489B1 (en) Integrated circuit package and packaging method
US20240178105A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding product and semiconductor device
US20230136784A1 (en) Semiconductor device package with thermal pad
EP4113599A1 (en) Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination