CN104659009A - 经模制半导体封装 - Google Patents
经模制半导体封装 Download PDFInfo
- Publication number
- CN104659009A CN104659009A CN201410668264.4A CN201410668264A CN104659009A CN 104659009 A CN104659009 A CN 104659009A CN 201410668264 A CN201410668264 A CN 201410668264A CN 104659009 A CN104659009 A CN 104659009A
- Authority
- CN
- China
- Prior art keywords
- lead
- wire
- dam bar
- lead frame
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 17
- 238000000465 moulding Methods 0.000 claims abstract description 11
- 238000005538 encapsulation Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请案涉及经模制半导体封装。经模制半导体封装包括：所述封装的经模制部分，其具有一边缘；引线框架，其具有第一及第二表面及其问的厚度以及多个引线；坝条，其与所述封装边缘的所述经模制部分分离，所述坝条具有在所述多个引线中的邻接引线之间延伸的横向部分；及引线框架材料的突出部，其从所述坝条朝向所述封装的所述经模制部分的所述边缘向内延伸，其中所述突出部在所述多个引线中的所述邻接引线的中央且与所述邻接引线间隔开。一种方法通过以下方式减少在经模制集成电路封装的模制过程期间形成的模具溢料的量：使伸出部(102)从引线框架坝条延伸到模具溢料区域(101)中。
Description
技术领域
本发明一般来说涉及半导体装置，且更特定来说涉及一种用于最小化包封于坝条及封装主体内的模具溢料的方法及设备。
背景技术
本发明涉及集成电路装置的组装及封装，且更特定来说涉及一种用于此类装置的引线框架，一种用于最小化包封于坝条及封装主体内的模具溢料的方法。
首先，将呈半导体裸片的形式的集成电路附接到引线框架的支撑垫。接着，通过线接合将半导体装置上的接触或接合垫个别地附接到引线的端上的对应接触垫。
在线接合操作完成之后，将引线框架放置于一模具中。所述模具具备贮存器，一定量的绝缘模制化合物。将所述模制化合物注入到所述模具中以便囊封电路。
所属领域的技术人员发现以连续条带形成引线框架为有用的。每一引线框架条带具有附接到支撑垫的一集成电路装置，如上文所提及。支撑垫自身由两个平行侧轨支撑。每一侧轨位于引线框架的平面中及裸片垫的对置侧上。
在模制操作中，围绕引线框架形成模穴以紧密地闭合且密封住自身以及坝条。坝条具有在成对邻接引线之间延伸的横向部分。坝条限制囊封材料从经包封引线框架的流动。在囊封之后，通过冲压机移除坝条及模具溢料的在邻接引线之间突出的一部分。所述冲压机为容易地割断金属坝条并且从引线框架的引线之间移除所突出模具溢料的一部分的典型金属冲压机。
在坝条切割期间，此模具溢料将断裂且往往留下一些松散模具溢料。在坝条切割及修整/成形过程期间掉落的松散模具溢料将导致质量问题，例如有凹痕的引线、引线污染(嵌入有松散模具溢料)及弯曲引线。松散模具溢料有时还将导致对坝条切割及修整/成形工具的损坏。
如此，需要一种提供封装主体与坝条之间的经减少模具溢料的方法。需要一种用于提供封装主体与坝条之间的经减少模具溢料的经改进引线框架。
发明内容
下文呈现简化发明内容，以便提供对本发明的一或多个方面的基本理解。此发明内容并非本发明的扩展性概述，且既不打算识别本发明的关键或紧要元件，也不打算划定其范围。相反，本发明内容的主要目的为以简化形式呈现本发明的一些概念作为稍后所呈现的更详细说明的前言。
根据本申请案的一实施例，提供一种经模制半导体封装。所述经模制半导体封装包括：所述封装的经模制部分，其具有一边缘；引线框架，其具有第一及第二表面及其间的厚度以及多个引线；坝条，其与所述封装边缘的所述经模制部分分离，所述坝条具有在所述多个引线中的邻接引线之间延伸的横向部分；及引线框架材料的突出部，其从所述坝条朝向所述封装的所述经模制部分的所述边缘向内延伸，其中所述突出部在所述多个引线中的所述邻接引线的中央且与所述邻接引线间隔开。
附图说明
图1是细化模具溢料区域的典型封装的俯视图。
图2A是细化模具溢料区域及引线框架上的突出部的所揭示封装的实施例的俯视图。
图2B是具有覆盖内部结构的封装的经模制主体的图2A的引线框架的俯视图。
图3是细化模具溢料区域及引线框架上的突出部以及冲压模的配置的所揭示封装的实施例的俯视图。
在图式中，相同参考编号有时用于指定相同结构元件。还应了解，各图中的描绘为图解性的且并未按比例。
具体实施方式
参考附图描述本发明。所述图未按比例绘制且仅提供其以图解说明本发明。下文参考说明用实例性应用来描述本发明的数个方面。应理解，陈述众多特定细节、关系及方法以提供对本发明的理解。然而，相关领域的技术人员将容易地认识到，可在不使用所述特定细节中的一或多者或使用其它方法的情况下实践本发明。在其它实例中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明并不限于各个动作或事件的所图解说明排序，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，不需要所有所图解说明的动作或事件来实施根据本发明的方法。
总是需要改进集成电路封装工艺。当使用当前工艺来封装集成电路时，形成如图1中所展示的结构。在模制之后的现有常规引线框架在坝条111与经模制主体之间形成必须在修整与成形过程期间移除的区域101，称作模具溢料101。
在坝条111切割期间，此模具溢料101将断裂且往往留下一些松散模具溢料。在坝条切割及修整/成形过程期间掉落的松散模具溢料将导致质量问题，例如有凹痕的引线、引线污染(嵌入有松散模具溢料)及弯曲引线。松散模具溢料有时还将导致对坝条切割及修整/成形工具的损坏。
当前，针对用引线的封装，不存在用以避免上文所提及的模具溢料的便利方式。
一种用以减少在模制过程期间形成的模具溢料的量的方法为放置从引线框架坝条延伸到未避免模具溢料101区域中的伸出部102。此帮助最小化模具溢料区域中的模具化合物的体积。本发明中所揭示的伸出部可从坝条朝向封装的经模制主体且在邻接引线之间的中央向内延伸0.15毫米(mm)。当切割坝条时，粘到所伸出引线框架的模具溢料将与经冲压而脱离的坝条一起脱落。此将进一步减少介于封装的引线之间的模具溢料。
图2A展示具有伸出部102的新引线框架。所属领域的技术人员可看出，模具溢料区域101现在所有减小，这是因为其被坝条处的伸出部102填充。
在坝条切割期间，图3中所展示的冲压插入件103将剪断坝条区域。由于模具溢料良好地粘附到额外伸出部102，因此其将在切割坝条时与坝条一起脱落。和图1中所展示的封装主体与坝条之间所形成的模具溢料相比，此帮助最小化模具溢料的量。
图2B展示具有不透明经模制主体(即，经模制主体的内部结构为不可见的，不像其在图2A中)的图2A中的经模制封装的引线框架。针对具有0.368mm宽引线108及引线的0.965间距109的引线框架，伸出部可为0.3mm宽且在两个邻近引线之间的中央并且与两个邻近引线间隔开，具有朝向图2B的经模制主体的0.15mm突出部107。针对具有0.368mm宽引线108及引线的1.93间距110的引线框架，伸出部可为1.25mm宽104，在两个邻近引线之间的中央并且与两个邻近引线间隔开，具有朝向图2B的经模制主体的0.15mm突出部106。
所属领域的技术人员可看出，可通过以下方式解决关于包封于坝条及封装主体内的模具溢料的问题：形成具有从坝条朝向模具溢料区域的伸出部的引线框架以最小化模具溢料体积及可潜在地导致质量问题的经最小化松散模具溢料。
尽管上文已描述本发明的各种实施例，但应理解，所述实施例仅以实例方式而非限制方式呈现。可根据本文中的揭示内容对所揭示实施例做出众多改变，此并不背离本发明的精神或范围。因此，本发明的广度及范围不应限于上文所描述实施例中的任一者。而是，本发明的范围应根据所附权利要求书及其等效物来界定。
Claims (6)
1.一种经模制半导体封装，其包括：
所述封装的经模制部分，其具有一边缘；
引线框架，其具有第一及第二表面及其间的厚度以及多个引线；
坝条，其与所述封装边缘的所述经模制部分分离，所述坝条具有在所述多个引线中的邻接引线之间延伸的横向部分；及
引线框架材料突出部，其从所述坝条朝向所述封装的所述经模制部分的所述边缘向内延伸，其中所述突出部在所述多个引线中的所述邻接引线的中央且与所述邻接引线间隔开。
2.根据权利要求1所述的经模制半导体封装，其中所述引线框架材料突出部从所述坝条朝向所述封装的所述经模制部分向内延伸0.15毫米(mm)。
3.根据权利要求1所述的经模制半导体封装，其中所述引线框架的所述多个引线的宽度为0.368mm且所述引线的间距为0.965mm。
4.根据权利要求3所述的经模制半导体封装，其中所述引线框架的所述突出部的宽度为0.3mm。
5.根据权利要求1所述的经模制半导体封装，其中所述引线框架的所述多个引线的所述宽度为0.368mm且所述引线的所述间距为1.93mm。
6.根据权利要求5所述的经模制半导体封装，其中所述引线框架的所述突出部的所述宽度为1.25mm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/087,781 US20150144389A1 (en) | 2013-11-22 | 2013-11-22 | Method of minimizing mold flash during dambar cut |
| US14/087,781 | 2013-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104659009A true CN104659009A (zh) | 2015-05-27 |
Family
ID=53181675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410668264.4A Pending CN104659009A (zh) | 2013-11-22 | 2014-11-20 | 经模制半导体封装 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150144389A1 (zh) |
| CN (1) | CN104659009A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11569152B2 (en) | 2019-01-23 | 2023-01-31 | Texas Instruments Incorporated | Electronic device with lead pitch gap |
| US11264310B2 (en) | 2020-06-04 | 2022-03-01 | Texas Instruments Incorporated | Spring bar leadframe, method and packaged electronic device with zero draft angle |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW199235B (en) * | 1991-05-27 | 1993-02-01 | Hitachi Seisakusyo Kk | Method to enclose semiconductor devices in resin and semiconductor apparatuses |
| US5197183A (en) * | 1991-11-05 | 1993-03-30 | Lsi Logic Corporation | Modified lead frame for reducing wire wash in transfer molding of IC packages |
| US5592020A (en) * | 1993-04-16 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor device with smaller package having leads with alternating offset projections |
| KR0145768B1 (ko) * | 1994-08-16 | 1998-08-01 | 김광호 | 리드 프레임과 그를 이용한 반도체 패키지 제조방법 |
| US6215174B1 (en) * | 1997-01-20 | 2001-04-10 | Matsushita Electronics Corporation | Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame |
| US6100598A (en) * | 1997-03-06 | 2000-08-08 | Nippon Steel Semiconductor Corporation | Sealed semiconductor device with positional deviation between upper and lower molds |
| JP5380244B2 (ja) * | 2009-10-22 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5319571B2 (ja) * | 2010-02-12 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-11-22 US US14/087,781 patent/US20150144389A1/en not_active Abandoned
-
2014
- 2014-11-20 CN CN201410668264.4A patent/CN104659009A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20150144389A1 (en) | 2015-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664647B2 (en) | Semiconductor device and a method of manufacturing the same | |
| TWI578479B (zh) | 引線架 | |
| JP2013517624A5 (zh) | ||
| CN104659009A (zh) | 经模制半导体封装 | |
| CN102082099B (zh) | 引脚外露的半导体封装的工艺方法 | |
| CN104681528B (zh) | 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备 | |
| CN105097755A (zh) | 单体化封装的方法和引线框 | |
| CN209851448U (zh) | 一种方便去溢料的包封模具结构 | |
| CN106796931B (zh) | 引线框、半导体装置的制造方法 | |
| JP2580740B2 (ja) | リードフレーム | |
| JPS6347270B2 (zh) | ||
| CN109904081B (zh) | 基于idf引线框架的半导体产品的封装方法 | |
| KR100646495B1 (ko) | 리드프레임 및 이를 봉지하기 위한 몰드 | |
| JPH1079463A (ja) | 半導体装置製造用切断装置 | |
| JPS6331128A (ja) | 樹脂かす除去方法 | |
| JPS59150459A (ja) | リ−ドフレ−ム | |
| CN204108084U (zh) | 一种切除半导体封装单元引脚连接部位框架的模具单元 | |
| CN204315562U (zh) | 一种多芯片封装结构 | |
| US8664753B2 (en) | Semiconductor device with protruding component portion and method of packaging | |
| JPS635539A (ja) | 半導体装置の樹脂封止装置 | |
| KR20090001103U (ko) | 반도체 소자 패키징용 몰딩구조 | |
| JPH11135698A (ja) | 半導体装置の製造方法および半導体装置製造用切断装置 | |
| JPS55157235A (en) | Manufacture of semiconductor integrated circuit | |
| KR20060021743A (ko) | 리이드 프레임과, 리이드 프레임을 구비한 반도체 팩키지및, 반도체 팩키지의 제조 방법 | |
| KR960039317A (ko) | 반도체 패키지의 리드포밍방법 및 포밍방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150527 |
|
| WD01 | Invention patent application deemed withdrawn after publication |