CN103456644B - 模制封装中集成电路管芯封装用的引线框架及其准备方法 - Google Patents

模制封装中集成电路管芯封装用的引线框架及其准备方法 Download PDF

Info

Publication number
CN103456644B
CN103456644B CN201310208556.5A CN201310208556A CN103456644B CN 103456644 B CN103456644 B CN 103456644B CN 201310208556 A CN201310208556 A CN 201310208556A CN 103456644 B CN103456644 B CN 103456644B
Authority
CN
China
Prior art keywords
pipe core
core welding
welding disc
lead frame
molded package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310208556.5A
Other languages
English (en)
Other versions
CN103456644A (zh
Inventor
吴宗益
陈祈克
张宗文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103456644A publication Critical patent/CN103456644A/zh
Application granted granted Critical
Publication of CN103456644B publication Critical patent/CN103456644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/1418—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being deformed or preformed, e.g. by the injection pressure
    • B29C45/14221—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being deformed or preformed, e.g. by the injection pressure by tools, e.g. cutting means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C2045/1486—Details, accessories and auxiliary operations
    • B29C2045/14868—Pretreatment of the insert, e.g. etching, cleaning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0025—Preventing defects on the moulded article, e.g. weld lines, shrinkage marks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

公开了用于制备在模制封装中集成电路(IC)管芯封装用的引线框架的方法的实施例，其中模制封装具有外露的管芯焊盘。在一个实施例中，一种方法包括制备具有管芯焊盘的引线框架，其中管芯焊盘具有顶面、底面和外周边缘。然后对管芯焊盘进行平坦化，以使得管芯焊盘的外周边缘处可能存在的毛刺变平，其中对管芯焊盘进行平坦化包括在管芯焊盘的外周边缘处在管芯焊盘中嵌入工具标记，所述工具标记包括绕外周边缘在所有位置处平行于外周边缘延伸的一系列峰和谷。还公开了模制封装中IC管芯封装用的引线框架的实施例。

Description

模制封装中集成电路管芯封装用的引线框架及其准备方法
技术领域
本申请涉及集成电路领域，更具体地，涉及一种模制(molded)封装中集成电路管芯(die)封装用的引线框架及这种引线框架的准备方法。
背景技术
存在多种技术来将集成电路(IC)管芯封装为便于使用的封装IC器件。一些技术涉及将IC管芯包封在模制料和管芯焊盘之间。另外，一些基于模制的封装技术结合有外露的管芯焊盘，或者称作E-焊盘，其中管芯焊盘的一侧并未被模制件覆盖，从而管芯焊盘露于外部环境中。带有外露管芯焊盘的封装IC器件可以用来从封装IC器件散热。
在将IC器件封装为带有外露管芯焊盘的模制封装时，模制工艺易于遭受如下问题：模制料渗出到原本应保持露于外部环境且没有模制料的管芯焊盘上。模制料渗出(或者经常称作“模溢流”)可能降低外露管芯焊盘散热的能力。
发明内容
公开了用于准备模制封装中集成电路(IC)管芯封装用的引线框架的方法的实施例，其中模制封装具有外露的管芯焊盘。在一个实施例中，一种方法包括制备具有管芯焊盘的引线框架，其中管芯焊盘具有顶面、底面和外周边缘。然后对管芯焊盘进行平坦化，以使得管芯焊盘的外周边缘处可能存在的毛刺变平，其中对管芯焊盘进行平坦化包括在管芯焊盘的外周边缘处在管芯焊盘中嵌入工具标记，所述工具标记包括绕外周边缘在所有位置处平行于外周边缘延伸的一系列峰和谷。
还公开了模制封装中IC管芯封装用的引线框架的实施例。在一个实施例中，一种引线框架包括：管芯焊盘，具有顶面、底面和外周边缘；以及围绕管芯焊盘的导电引线。管芯焊盘在管芯焊盘的外周边缘处包括管芯焊盘中的工具标记，所述工具标记具有绕外周边缘在所有位置处平行于外周边缘延伸的一系列峰和谷。
根据以下结合附图的详细描述，本发明实施例的其他方面和优点将变得清楚，附图根据本发明原理的示例而示出。
附图说明
图1示出了包括十二个引线框架模块的引线框架条。
图2示出了图1中引线框架模块之一的放大顶视图，
图3示出了将粘滞模制料注入到引线框架模块的所需区域中的过程。
图4A-4E是图示粘滞的模制料120通过入口流入引线框架模块的时间顺序图。
图5A示出了在毛刺向上突出的情况下，图2的管芯焊盘沿截面5A-5A截取的侧切图。
图5B示出了在毛刺向下突出的情况下，图2的管芯焊盘沿截面5A-5A截取的侧切图。
图6示出了在IC管芯已经附接到管芯焊盘之后图5A的管芯焊盘的侧视图。
图7示出了由模具结构形成的模制腔内的管芯焊盘和IC管芯。
图8示出了在外露管芯焊盘的表面上已经形成模溢流的情况下，在模制工艺之后外露管芯焊盘的背侧。
图9A和9B示出了可以应用于管芯焊盘以消除毛刺的平坦化操作。
图10A-10C示出了具有工具标记的管芯焊盘的顶视图和侧切图，在工具标记中峰和谷彼此平行延伸。
图11A-11C示出了具有工具标记的管芯焊盘的顶视图和侧切图，在工具标记中峰和谷绕外周边缘在所有位置处均平行于外周边缘延伸。
图12A和12B示出了模制阶段之前和之后的管芯焊盘，其中管芯焊盘具有如参照图10A-10C所述的按常规方式取向的工具标记。
图13A和13B示出了模制阶段之前和之后的管芯焊盘，其中管芯焊盘具有如参照图11A-11C所述的根据本发明实施例取向的工具标记。
图14是用于将IC管芯封装为带有外露管芯焊盘的模制封装的方法的处理流程图。
图15针对用来执行封装工艺的操作的工具和/或设备，示出了用于封装IC器件的工艺流程的一部分。
贯穿说明书，相似的附图标记可以用来标识相似的元件。
具体实施方式
应易于理解，在此一般性描述以及附图中图示的实施例的组成可以按照多种不同配置来进行设置和设计。因此，以下对如附图中所示的多个实施例的更为详细的描述不是要限制本公开的范围，而仅仅是多个实施例的代表。尽管在附图中呈现了实施例的多个方面，但是附图不一定是按比例绘制的，除非明确指出。
在不脱离本发明的精神或实质特性的前提下，本发明可以实现为其他具体形式。所描述的实施例在各方面均应被认为仅仅是示意性的，而不是限制性的。因此，本发明的范围由所附权利要求而不是由在此的详细描述来表示。在权利要求等同物的含义和范围内所有改变应包括在权利要求的范围内。
贯穿本说明书对特征、优点或类似表述的提及并不意味着可以利用本发明实现的所有这些特征和优点应该处于本发明的任一单独实施例中。事实上，提及特征和优点的表述应理解为意味着结合一实施例描述的具体特征、优点或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书对特征和优点以及类似表述的讨论可以但并非一定针对相同的实施例。
另外，所描述的本发明的特征、优点和特性可以在一个或多个实施例中以任意合适的方式组合。本领域技术人员根据在此的描述，将认识到无需具体实施例中的一个或多个具体特征或优点，也能实施本发明。在其他情况下，可以在某些实施例中认识到可能并非存在于本发明所有实施例中的额外特征和优点。
贯穿本说明书对“一个实施例”、“(一)实施例”或类似表述的提及意味着结合所指实施例描述的具体特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在(一)实施例中”或类似表述可以但并非一定都针对相同的实施例。
图1示出了包括十二个引线框架模块102的引线框架条100。在一实施例中，引线框架条由导电材料如铜或铜合金的薄板制成。引线框架模块包括导电引线和管芯焊盘，并且导电引线通过将引线图案冲压(stamping)到导电板中来制造。每一引线框架模块的管芯焊盘可以与引线一样通过相同的冲压工艺而由相同的导电材料板制成。在另一实施例中，管芯焊盘由单独的导电材料板制成，并且通过支撑杆而附接于引线框架模块的中部。一般而言，制造带有这种引线框架模块的引线框架条的技术在IC封装领域是公知的。
图2示出了图1中的引线框架模块102之一的放大顶视图。具体地，图2示出了导电引线104、管芯焊盘106以及将管芯焊盘固定到引线框架模块其余部分的支撑杆108。
在基于模制的封装工艺中，一旦IC管芯已经被附接到管芯焊盘106，则例如通过加热，使模制料成为粘滞状态，并将其注入模具结构内以包封IC管芯和导电引线的一部分，同时使管芯焊盘的底面露于周围环境。图3示出了粘滞的模制料进入引线框架模块的所需区域中的流动(如流动线110所示)。在图3的实施例中，模具结构112包括入口114和排气口116，其中粘滞的模制来通过入口114注入，在模制料流入引线框架的所需区域时空气通过排气口116排出。
图4A-4E是图示粘滞的模制料120通过入口流入引线框架模块的时间顺序图。在图4A-4D中，粘滞的模制料尚未完全填充引线框架102的所需区域(如流动线110所示)，而在图4E中，粘滞的模制料已经完全填充引线框架的所需区域。图4A-4E从引线框架模块的所谓背侧或底侧示出了模制料的流动。如图4A-4E所示，管芯焊盘106的底侧保持没有制模料，且露于周围环境，从而形成外露管芯焊盘或E-焊盘。
再参考图1和2，管芯焊盘106经常在引线框架条100中并非是完全平坦的。例如，通过冲压制造的管芯焊盘经常在边缘处具有毛刺。毛刺可以是管芯焊盘的边缘中由于冲压工艺中引线框架材料的撕裂而导致的凸起部分，有时这也称作“撕裂毛刺”。取决于管芯焊盘的冲压方式或者附接在引线框架模块内的方式，管芯焊盘的毛刺可以向上突出，例如向着管芯焊盘的正侧或顶侧，或者毛刺可以向下突出，例如向着管芯焊盘的背侧或底侧。
图5A示出了在毛刺向上突出，例如向着管芯焊盘的正侧或顶侧130的情况下，图2的管芯焊盘106沿截面5A截取的侧切图。图5B示出了在毛刺向下突出，例如向着管芯焊盘的背侧或底侧132的情况下，图2的管芯焊盘沿截面5A截取的侧切图。图5A和5B相对于模具结构的平坦部分示出了管芯焊盘，其重要性在下面说明。
现在，参照图6和7，描述使用图1和2的引线框架模块102将IC管芯封装为基于模制的封装的工艺。图6示出了在已将IC管芯140附接到管芯焊盘之后图5A的管芯焊盘106的侧视图。如图6所示，毛刺的向上突出使得在管芯焊盘和模具结构之间存在间隙。这种间隙在图6中以强调的位置142示出。尽管为了清楚起见并没有示出引线框架模块的其他部分，但是在该阶段存在引线框架的其他部分，包括导电引线和支撑杆。
图7示出了由模具结构148形成的模制腔146内的管芯焊盘106和IC管芯140。一旦处于模制腔中，则将粘滞的制模料注入模制腔中，以包封IC管芯和引线框架模块的一部分，如图4A-4E所示。尽管希望模制料120不渗出到管芯焊盘的底面132上，但是由于毛刺导致的间隙的存在使得一些模制料渗出到管芯焊盘的底面上。这种模制渗出导致在管芯焊盘的底面上形成模溢流。图8示出了在外露管芯焊盘的表面上已经形成模溢流150的情况下，在模制工艺之后外露管芯焊盘106的背侧。在外露管芯焊盘或E-焊盘封装中，希望在外露管芯焊盘上形成的模溢流的量最小化。
已经采用来减少模溢流形成的一种技术是平坦化工艺，旨在通过使向上和/或向下突出变平坦来消除毛刺。在一实施例中，平坦化工艺，也称作“捶打(spanking)”，利用冲模(die)和冲头(punch)来平坦毛刺。图9A和9B示出了可以应用于管芯焊盘以消除毛刺的平坦化操作。具体地，图9A和9B示出了位于管芯焊盘106的外周边缘处的捶打冲模152和捶打冲头154，其中图9A示出了在捶打之前的管芯焊盘，而图9B示出了在捶打之后的管芯焊盘。捶打工艺本身涉及向捶打冲头加力以向下驱动捶打冲头到管芯焊盘和和相应的捶打冲模的顶部上。捶打冲头的力量使得管芯焊盘的边缘变平，并消除毛刺，如图9B所示。另外，如图9A和9B所示，捶打冲头和捶打冲模包括表面特征158，例如峰160和谷162，其使工具标记或特征166的相应图案嵌入到管芯焊盘的顶面130和底面132中。如图9B所示，嵌入在管芯焊盘的顶面和底面处的特征是一系列的峰168和谷170。
在常规的捶打操作中，冲模工具，包括捶打冲模152和捶打冲头154，被配置为使得这一系列的峰160和谷162都彼此平行延伸。以这种方式配置的冲模工具将相应的一系列峰168和谷170嵌入到管芯焊盘106的顶面和底面中。利用常规配置的冲模工具来捶打的管芯焊盘在图10A-10C中示出。图10A是捶打之后管芯焊盘的顶视图，其示出了工具标记166的彼此平行的所有峰和谷。如图10A所示，在管芯焊盘的顶部边缘和底部边缘处，峰和谷平行于相应的外周边缘延伸，而在管芯焊盘的左侧边缘和右侧边缘处，峰和谷垂直于相应的外周边缘延伸。图10A还示出了通道箭头174，其表示在模制工艺期间模制料可能在管芯焊盘和模具结构之间渗漏的方向。
图10B示出了图10A的管芯焊盘106在截面10B处的侧切图，其示出了平行于相应的外周边缘延伸的一系列峰168和谷170。如图10B所示，在管芯焊盘的底面132处，管芯焊盘106和模具结构148之间的间隙(如果存在的话)较小。这是因为工具标记的峰168与管芯焊盘的底面132共面。在一实施例中，如果峰在底面平面的0.005-0.01mm内，则工具标记的峰与管芯焊盘的底面共面。
图10C示出了图10A的管芯焊盘106在与谷170的底部相对应的位置处的截面10C处的侧切图。因为峰168和谷170都彼此平行，所以在管芯焊盘的左侧和右侧边缘处峰和谷垂直于相应的外周边缘、且平行于模制料可能在管芯焊盘和模具结构之间渗漏的方向延伸。峰和谷的垂直取向使得管芯焊盘的一些部分位于管芯焊盘的顶面130限定的平面之下且位于管芯焊盘的底面132限定的平面之上，如图10C中的强调位置180所示。例如，谷可以在谷170的底部和管芯焊盘106的相应顶面130或底面132的平面之间建立0.005-0.01mm之间的间隙182。如以上参照图7-8所述，管芯焊盘的底面和模具结构之间的间隙可以导致模渗漏并导致最终不期望的模溢流。
根据本发明的实施例，对管芯焊盘进行平坦化，使得管芯焊盘的外周边缘处的工具标记具有一系列峰和谷，这些峰和谷绕管芯焊盘的外周边缘在所有位置处均平行于管芯焊盘的外周边缘延伸。对工具标记的取向进行调整，使得峰和谷绕外周边缘在所有位置处平行于外周边缘延伸，这阻止了模制料的渗漏，并最终降低了在管芯焊盘的外露面处模溢流的形成。
图11A-11C示出了管芯焊盘206的顶视图和侧切图，管芯焊盘206具有工具标记166，其中峰168和谷170绕管芯焊盘的外周边缘在所有位置处均平行于管芯焊盘的外周边缘延伸。参照图11A，在矩形管芯焊盘206的所有四条边处，工具标记的峰和谷均平行于相应的边缘延伸。图11B是管芯焊盘206在截面图11B处的侧切图。图11A中管芯焊盘在截面11B处的侧切图看起来类似于图10B中的侧切图。也即，因为顶侧和底侧外周边缘处的一系列峰和谷平行于相应的外周边缘延伸，所以在模制操作期间管芯焊盘的底面和模具结构之间的间隙(如果存在的话)较小。与图10A-10C的管芯焊盘不同，图11A-11C的管芯焊盘并没有垂直于相应外周边缘延伸的任何工具标记，这会导致如图10C所示的间隙。在一实施例中，管芯焊盘为约5.6mm×5.6mm，且工具标记为4.6mm长×0.1mm宽。在一实施例中，工具标记的长度应至少是管芯焊盘的每一条边的长度的80％，且工具标记为约0.05-0.15mm宽。在其他实施例中，管芯焊盘例如可以是4.6mm×4.6mm、6.6mm×6.6mm或8.6mm×8.6mm。
具体地，图11C是管芯焊盘206在截面11C处的侧切图，其示出了其中一系列峰168和谷170平行于相应外周边缘延伸的工具标记。如图11C所示，在管芯焊盘的底面132处，管芯焊盘206和模具结构148之间的间隙(如果存在的话)较小。这是因为工具标记的峰与管芯焊盘的底面共面。在一实施例中，如果峰在底面平面的0.005-0.01mm内，则工具标记的峰与管芯焊盘的底面共面。
对工具标记的上述取向进行的实验评估已经表明在管芯焊盘的外露表面处模溢流的形成已经大大降低。例如，已经发现，在5.6mm×5.6mm的管芯焊盘的实施例中，模溢流的形成降低约36-44％。参照图12A-13B描述可归功于工具标记新取向的模溢流降低。
图12A示出了具有如以上参照图10A-10C所述的按常规方式取向的工具标记166的管芯焊盘106。具体地，图12A示出了模制工艺之前管芯焊盘的背面底侧132或外露侧，而图12B示出了模制工艺之后管芯焊盘的相同视图。如图12B所示，在管芯焊盘的四周已经形成模溢流150。具体地，在竖直方向，在顶侧和底侧边缘处已经形成从管芯焊盘的上边缘起多达1.22mm的模溢流；且在水平方向，在左侧和右侧边缘处已经形成从管芯焊盘的右边缘起多达1.14mm的模溢流。在这种情况下，在外露管芯焊盘的总表面积的大约63％上形成模溢流。
图13A示出了具有如以上参照图11A-11C所述的根据本发明实施例取向的工具标记166的管芯焊盘206。具体地，图13A示出了模制工艺之前管芯焊盘的背面底侧132或外露侧，而图13B示出了模制工艺之后管芯焊盘的相同视图。如图13B所示，模溢流仍然在管芯焊盘的外周边缘处形成，但是比图12B的情形要少得多。具体地，在竖直方向，在顶侧和底侧边缘处已经形成从管芯焊盘的上边缘起达0.78mm的模溢流；且在左侧和右侧边缘处已经形成从管芯焊盘的右边缘起达0.62mm的模溢流。将图12A-13B所示的两种情况相比，模溢流在管芯焊盘的顶侧边缘处降低多达36％，且在管芯焊盘的右侧边缘处降低多达44％。另外，管芯焊盘被模溢流覆盖的总体表面积降低多达44％。
图14是用于将IC管芯封装为带有外露管芯焊盘的模制封装的方法的处理流程图。方框220和222表示在制备用于将IC管芯封装为模制封装的引线框架时所涉及的步骤。具体地，在方框220，制备具有管芯焊盘的引线框架。在一实施例中，管芯焊盘具有顶面、底面和外周边缘。引线框架可以通过从导电材料板中冲压出引线框架结构来制备。如上所述，冲压可能使管芯焊盘带有毛刺，这种毛刺会加剧模溢流的形成。在方框222，对管芯焊盘进行平坦化，以使毛刺变平。具体地，平坦化涉及对管芯焊盘进行捶打，这在管芯焊盘的外周边缘处将工具标记嵌入到管芯焊盘中，其中工具标记包括绕外周边缘在所有位置处平行于外周边缘延伸的一系列峰和谷。一旦制备了用于IC封装的引线框架，则在方框224，在管芯焊盘的顶面处将IC管芯附接至管芯焊盘。例如，管芯焊盘通过环氧粘结剂来粘附。在方框226，向管芯和引线框架的一部分应用模制料，以包封管芯以及引线框架的该部分。在一实施例中，通过加热使模制料成为粘滞状态，然后将粘滞的模制料注入引线框架和IC管芯所处的模具结构内。在一实施例中，导电引线的一部分被模制料包封，且导电引线的一部分保持露于外部环境。外露的引线和相应的模制料在图4A-4E中示出。一旦应用了模制料，则在方框228，可以进行各种制模后处理。例如，制模后处理操作包括模固化、导电引线电镀和器件分割。模制后处理操作与以上参照图10A-10C、12A和12B描述的对常规引线框架执行的模制后处理操作类似或相同。
参照图14描述的操作典型地使用工具和/或设备来执行。图15针对用来执行封装工艺的操作的工具和/或设备，示出了用于封装IC器件的工艺流程的一部分。冲压机240用于从导电材料板中冲压出引线框架模块。例如，冲压机用来制造如图1所示的引线框架条。在制造了引线框架之后，使用捶打工具242来平坦化管芯焊盘。在一实施例中，捶打工具包括至少一个捶打冲模和至少一个捶打冲头，如参照图9A和9B所述。捶打工具可以配置为平坦化管芯焊盘，且从而通过同时对管芯焊盘的所有四条外周边进行捶打来嵌入工具标记。在另一实施例中，捶打工具配置为一次捶打仅两条边，例如同时捶打两条相对的外周边。在又一实施例中，捶打工具配置为一次捶打仅一条外周边。
管芯附接工具244用于将IC管芯附接到引线框架条的管芯焊盘。管芯附接操作在IC器件封装领域是已知的。模制工具246用来将模制件应用于引线框架模块和附件的IC管芯。模制工具包括用于绕引线框架形成每一模制件的模具结构以及用于将粘滞的模制料送入模具结构的模制料传送系统。在一实施例中，模制工具配置为对多个引线框架模块并行进行制模，如本领域公知的那样。使用各种模制后处理工具(未示出)来实现模制后处理，如固化、电镀和/或分割。
尽管由捶打工具嵌入的特征是一系列峰和谷，但是由捶打工具嵌入的特征可以是具有方向性特性的其他特征，这种方向性特性影响模溢流的形成。例如，工具标记的物理特征防止模制流渗出到外露管芯焊盘上。
在以上描述中，提供了多个实施例的具体细节。然而，一些实施例可以利用并非所有这些具体细节来实施。在其他情况下，为简洁和清楚起见，对某些方法、过程、部件、结构和/或功能进行描述的详尽程度只是使得能够实现本发明的各种实施例。
虽然以一定的顺序示出和描述了方法的操作，但是每种方法中操作的顺序可以改变，从而一些操作可以按相反顺序执行，或者一些操作可以至少部分地与其他操作同时执行。在另一实施例中，不同操作的指令或子指令可以按间歇或/或交替的方式实现。
虽然已经描述和示意了本发明的具体实施例，但是本发明不限于如此描述和示意的部件的具体形式或设置。本发明的范围应由所附权利要求及其等同物来限定。

Claims (19)

1.一种用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中所述模制封装具有外露的管芯焊盘，该方法包括：
制备具有管芯焊盘的引线框架，其中管芯焊盘具有顶面、底面和外周边缘；以及
对管芯焊盘进行平坦化，以使得管芯焊盘的外周边缘处可能存在的毛刺变平，其中对管芯焊盘进行平坦化包括在管芯焊盘的外周边缘处在管芯焊盘中嵌入工具标记，所述工具标记包括在绕外周边缘的所有位置处平行于外周边缘延伸的一系列峰和谷。
2.根据权利要求1所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，对管芯焊盘进行平坦化包括在捶打冲模和捶打冲头之间捶打管芯焊盘，其中捶打冲模和捶打冲头具有在管芯焊盘的外周边缘处嵌入所述峰和谷的特征。
3.根据权利要求1所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，管芯焊盘中的峰与管芯焊盘的底面共面。
4.根据权利要求1所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，管芯焊盘为矩形形状，且所述峰和谷平行于管芯焊盘的四条边延伸。
5.根据权利要求4所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，工具标记一次嵌入到管芯焊盘的一条边中。
6.根据权利要求4所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，工具标记一次嵌入到管芯焊盘的彼此相对的两条边中。
7.根据权利要求4所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，工具标记同时嵌入到管芯焊盘的所有四条边中。
8.根据权利要求1所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，工具标记在管芯焊盘的外周边缘处为0.05-0.15毫米宽。
9.根据权利要求1所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，还包括：
将IC管芯附接到管芯焊盘的顶面；以及
施加模制料，以包封管芯和引线框架除了管芯焊盘底面之外的部分。
10.一种用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中所述模制封装具有外露的管芯焊盘，该方法包括：
制备具有管芯焊盘的引线框架，其中管芯焊盘为矩形形状，并具有顶面、底面和四个外周边缘；以及
对管芯焊盘进行平坦化，以使得管芯焊盘的四个外周边缘处可能存在的毛刺变平，其中对管芯焊盘进行平坦化包括在管芯焊盘的四个外周边缘处在管芯焊盘中嵌入工具标记，其中每一外周边缘处的工具标记包括平行于相应外周边缘延伸的一系列峰和谷。
11.根据权利要求10所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，对管芯焊盘进行平坦化包括在捶打冲模和捶打冲头之间捶打管芯焊盘，其中捶打冲模和捶打冲头具有在管芯焊盘的四个外周边缘处嵌入所述峰和谷的特征。
12.根据权利要求10所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，管芯焊盘的底面处的峰与管芯焊盘的底面共面。
13.根据权利要求10所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，其中，工具标记嵌入在管芯焊盘的顶面和底面中。
14.根据权利要求10所述的用于准备模制封装中集成电路IC管芯封装用的引线框架的方法，还包括：
将IC管芯附接到管芯焊盘的顶面；以及
施加模制料，以包封管芯和引线框架除了管芯焊盘底面之外的部分。
15.一种模制封装中集成电路IC管芯封装用的引线框架，该引线框架包括：
管芯焊盘，具有顶面、底面和外周边缘；以及
围绕所述管芯焊盘的导电引线，
其中，管芯焊盘在管芯焊盘的外周边缘处包括管芯焊盘中的工具标记，所述工具标记具有在绕外周边缘的所有位置处平行于外周边缘延伸的一系列峰和谷。
16.根据权利要求15所述的模制封装中集成电路IC管芯封装用的引线框架，其中，在平坦化操作期间工具标记被嵌入到管芯焊盘中。
17.根据权利要求15所述的模制封装中集成电路IC管芯封装用的引线框架，其中，管芯焊盘中的峰与管芯焊盘的底面共面。
18.根据权利要求15所述的模制封装中集成电路IC管芯封装用的引线框架，其中，管芯焊盘为矩形形状，且所述峰和谷平行于管芯焊盘的四条边延伸。
19.根据权利要求15所述的模制封装中集成电路IC管芯封装用的引线框架，其中，工具标记在管芯焊盘的四个外周边缘处为0.05-0.15毫米宽。
CN201310208556.5A 2012-06-01 2013-05-30 模制封装中集成电路管芯封装用的引线框架及其准备方法 Active CN103456644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/486,357 US8956920B2 (en) 2012-06-01 2012-06-01 Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
US13/486,357 2012-06-01

Publications (2)

Publication Number Publication Date
CN103456644A CN103456644A (zh) 2013-12-18
CN103456644B true CN103456644B (zh) 2016-05-04

Family

ID=49668868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310208556.5A Active CN103456644B (zh) 2012-06-01 2013-05-30 模制封装中集成电路管芯封装用的引线框架及其准备方法

Country Status (2)

Country Link
US (1) US8956920B2 (zh)
CN (1) CN103456644B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5940257B2 (ja) * 2011-08-01 2016-06-29 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
KR20170055787A (ko) * 2015-11-12 2017-05-22 삼성전자주식회사 반도체 패키지 제조용 몰딩 장치 및 이를 이용한 반도체 패키지의 몰딩 방법
US9741643B2 (en) 2016-01-22 2017-08-22 Texas Instruments Incorporated Leadframe strip with vertically offset die attach pads between adjacent vertical leadframe columns
JP6899226B2 (ja) * 2017-01-31 2021-07-07 ローム株式会社 半導体装置
JP6917816B2 (ja) * 2017-07-19 2021-08-11 アルプスアルパイン株式会社 樹脂製成形部材および樹脂製成形部材を備えた位置検出装置
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US5019746A (en) 1989-12-04 1991-05-28 Hewlett-Packard Company Prefabricated wire leadframe for optoelectronic devices
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
TW393748B (en) * 1997-08-22 2000-06-11 Enomoto Kk Manufacturing of semiconductor devices and semiconductor lead frame
US6294100B1 (en) 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
WO2002017391A2 (en) * 2000-08-18 2002-02-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007521656A (ja) * 2003-06-25 2007-08-02 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
US6852574B1 (en) 2003-08-11 2005-02-08 Semiconductor Components Industries, L.L.C. Method of forming a leadframe for a semiconductor package
US20080308952A1 (en) 2005-07-28 2008-12-18 Infineon Technologies Ag Method for Reliably Positioning Solder on a Die Pad for Attaching a Semiconductor Chip to the Die Pad and Molding Die for Solder Dispensing Apparatus
US7399658B2 (en) 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US7572675B2 (en) 2006-01-24 2009-08-11 Asm Technology Singapore Pte Ltd. Mold flash removal process for electronic devices
US7566966B2 (en) 2007-09-05 2009-07-28 Stats Chippac Ltd. Integrated circuit package-on-package system with anti-mold flash feature
US20090315159A1 (en) 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法
CN102224586B (zh) * 2008-09-25 2013-12-11 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
JP5940257B2 (ja) * 2011-08-01 2016-06-29 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
US20130319744A1 (en) 2013-12-05
US8956920B2 (en) 2015-02-17
CN103456644A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN103456644B (zh) 模制封装中集成电路管芯封装用的引线框架及其准备方法
CN100576477C (zh) 形成引脚模块阵列封装的方法
CN101355042B (zh) 具有暴露金属管芯座的薄塑料无引线封装
US5635220A (en) Molding die for sealing semiconductor device with reduced resin burrs
CN104347786B (zh) 引线框、带树脂引线框、树脂封装体、发光装置以及树脂封装体的制造方法
CN103531493A (zh) 半导体器件封装及其制作方法
CN103227115B (zh) 引线框及其制造方法和半导体装置及其制造方法
CN105261605B (zh) 引线框架、半导体装置以及引线框架的制造方法
CN101385139B (zh) 基于引线框架的半导体封装件中或与之相关的改进及其制造方法
CN101208788A (zh) 具有牢固固定的散热器的半导体装置
JP2010021374A (ja) 半導体パッケージ
CN104425426A (zh) 压力传感器装置及装配方法
JP3634757B2 (ja) リードフレーム
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
CN210006719U (zh) 一种密集型引线框架
CN104681528B (zh) 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
CN109904077B (zh) 多管脚半导体产品的封装方法
CN103325746B (zh) 半导体封装及其形成方法
CN102054716A (zh) 导线架条的封胶方法与封胶结构
CN105090898A (zh) Led光源灯丝支架及led光源灯丝的制造方法
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
EP3876268A1 (en) Mold flow control structure for a leadframe matrix
CN105575822B (zh) 一种半导体引线框架正面燕尾槽冲压方法
US20150144389A1 (en) Method of minimizing mold flash during dambar cut
JP2005347769A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant