TW201541566A - 扁平無引腳封裝及其製造方法 - Google Patents

扁平無引腳封裝及其製造方法 Download PDF

Info

Publication number
TW201541566A
TW201541566A TW103114138A TW103114138A TW201541566A TW 201541566 A TW201541566 A TW 201541566A TW 103114138 A TW103114138 A TW 103114138A TW 103114138 A TW103114138 A TW 103114138A TW 201541566 A TW201541566 A TW 201541566A
Authority
TW
Taiwan
Prior art keywords
connection
package
wafer holder
connection pad
connection pads
Prior art date
Application number
TW103114138A
Other languages
English (en)
Other versions
TWI550784B (zh
Inventor
Chi-Jin Shih
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW103114138A priority Critical patent/TWI550784B/zh
Priority to CN201410283515.7A priority patent/CN105006454A/zh
Priority to US14/619,257 priority patent/US9318422B2/en
Publication of TW201541566A publication Critical patent/TW201541566A/zh
Application granted granted Critical
Publication of TWI550784B publication Critical patent/TWI550784B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種扁平無引腳封裝，包括：一封裝材料，具有一封裝下表面。一晶片座，配置於封裝材料中並鄰近封裝下表面，其中晶片座之周緣具有多個晶片座延伸部，晶片座延伸部之下表面暴露於封裝下表面。一晶片，固定於晶片座上。多個第一連接墊，位於封裝材料的周邊，第一連接墊與晶片電性連接，第一連接墊的下表面暴露於封裝下表面。多個第二連接墊，位於晶片座與第一連接墊之間，第二連接墊與晶片電性連接，其中每一第二連接墊具有一第二連接墊延伸部分別對應晶片座延伸部之其中之一，第二連接墊與第二連接墊延伸部的下表面暴露於封裝下表面。

Description

扁平無引腳封裝及其製造方法
本發明係有關於一種扁平無引腳封裝及其製造方法，特別是有關於一種可以增加接點的扁平無引腳封裝及其製造方法。
扁平無引腳封裝(Dual/Quad Flat No-Lead,DFN/QFN)，由於具有成本低，可以應用於印刷電路板的表面焊接技術(Surface Mount Technology,SMT)，而且厚度較薄，所以被廣泛應用於許多半導體晶片的封裝中。然而，由於扁平無引腳封裝的連接墊(contacts)皆配置於封裝外圍的四周，而受限於表面焊接技術的能力，連接墊的間距有一定之限制，因此在特定封裝面積下，連接墊的數量並無法有效增加。換言之，連接墊愈多時封裝面積則須越大，所以限制了扁平無引腳封裝在高引腳數封裝的應用。
然而隨著輕薄短小的產品需求，能夠於有限的空間中達到最大的效能，一直是半導體封裝研發的目標，因此如何能在不影響封裝面積/體積的條件下，提高封裝的連接墊數量，已成為本領域的重要課題。
本發明的觀點之一，為提供一種扁平無引腳封裝，可以在不增加封裝面積下，增加連接墊的數量。
本發明的另一觀點，為提供一種扁平無引腳封裝的製造方 法，可以在不改變製程，不增加製程步驟下，提高連接墊的數量。
根據本發明之一實施例，提供一種扁平無引腳封裝，包括：一封裝材料，具有一封裝下表面。一晶片座，配置於封裝材料中，並鄰近封裝下表面，其中晶片座之周緣具有多個晶片座延伸部，晶片座延伸部遠離晶片座的一端之下表面暴露於封裝下表面。一晶片，配置於封裝材料中，且固定於晶片座上。多個第一連接墊，配置於封裝材料中並位於封裝材料的周邊，第一連接墊與晶片電性連接，第一連接墊的下表面暴露於封裝下表面。多個第二連接墊，配置於封裝材料中，並位於晶片座與第一連接墊之間，第二連接墊與晶片電性連接，其中每一第二連接墊具有一第二連接墊延伸部分別對應晶片座延伸部之其中之一，第二連接墊與第二連接墊延伸部的下表面暴露於封裝下表面。
在本發明的某些實施例中，晶片座延伸部及第二連接墊延伸部相對於封裝下表面的厚度小於晶片座與第二連接墊相對於封裝下表面的厚度。第一連接墊中至少其中之一具有一第一連接墊延伸部，朝向晶片座延伸，並且遠離封裝下表面彎折，且第一連接墊係經由第一連接墊延伸部與晶片電性連接。
在本發明的某些實施例中，晶片座與第二連接墊之間更包括至少一溝槽，溝槽暴露出晶片座延伸部遠離晶片座的一端以及第二連接墊延伸部靠近晶片座的一端。溝槽係選自於由切割、蝕刻、沖壓及其組合所組成之族群中的一種方法形成，且更包括一絕緣材料填充於溝槽中。
在本發明的某些實施例中，每一第二連接墊之周緣，至少一部份相對於封裝下表面的厚度小於第二連接墊相對於封裝下表面的厚度。
在本發明的某些實施例中，多個第三連接墊配置於封裝材料中，並位於晶片座與第二連接墊之間，第三連接墊與晶片電性連接，其中每一第三連接墊具有至少二第三連接墊延伸部，第三連接墊延伸部分別對應晶片座延伸部之其中之一與第二連接墊延伸部之其中之一，第三連接墊及第三連接墊延伸部的下表面暴露於封裝下表面。第三連接墊延伸部相對於封裝下表面的厚度小於第三連接墊相對於封裝下表面的厚度。
在本發明的某些實施例中，至少二相鄰且分別以第二連接墊延伸部對應晶片座延伸部之其中之一的第二連接墊與晶片座的距離不相同。其中任二相鄰且分別以第二連接墊延伸部對應晶片座延伸部之其中之一的第二連接墊彼此交錯排列。
在本發明的某些實施例中，至少一第四連接墊配置於封裝材料中，至少一第四連接墊位於晶片座與第一連接墊之間並與晶片電性連接，其中至少一第四連接墊具有一第四連接墊延伸部對應第二連接墊之其中之一，至少一第四連接墊及第四連接墊延伸部的下表面暴露於封裝下表面。
根據本發明之另一實施例，提供一種扁平無引腳封裝之製造方法，包括：提供一導線架，包括一晶片座、多個第一連接墊以及多個第二連接墊，第一連接墊配置於晶片座的周邊，第二連接墊配置於晶片座與第一連接墊之間，其中每一第二連接墊分別以一第一連接部連接晶片座之側邊。設置一晶片於晶片座上，晶片分別電性連接至第一連接墊與第二連接墊。形成一封裝材料，覆蓋導線架與晶片，其中封裝材料暴露出第一連接墊與第二連接墊之下表面。局部移除第一連接部，使第二連接墊與晶片 座彼此分離，且晶片座具有多個晶片座延伸部，每一第二連接墊具有一第二連接墊延伸部分別對應晶片座延伸部之其中之一，封裝材料暴露出第二連接墊延伸部的下表面。
在本發明的某些實施例中，第二連接墊延伸部、晶片座延伸部與第二連接墊具有共同之下表面，且第二連接墊延伸部與晶片座延伸部的厚度小於第二連接墊的厚度。
在本發明的某些實施例中，第一連接墊中至少其中之一具有一第一連接墊延伸部，朝向晶片座延伸，並且遠離封裝材料之下表面彎折，且第一連接墊經由第一連接墊延伸部與晶片電性連接。
在本發明的某些實施例中，局部移除第一連接部之步驟係選自於由切割、蝕刻、沖壓及其組合所組成之族群中的一種方法。
在本發明的某些實施例中，導線架更包括多個第三連接墊，位於晶片座與第二連接墊之間，其中每一第三連接墊分別以第一連接部之其中之一連接第二連接墊之其中之一與晶片座之側邊。於局部移除第一連接部之步驟後，第三連接墊與第二連接墊及晶片座彼此分離，使得每一第三連接墊具有至少二第三連接墊延伸部分別對應晶片座延伸部之其中之一及第二連接墊延伸部之其中之一。第三連接墊與晶片電性連接，且封裝材料暴露出第三連接墊及第三連接墊延伸部的下表面。
在本發明的某些實施例中，第三連接墊延伸部相對於封裝下表面的厚度小於第三連接墊相對於封裝下表面的厚度。
在本發明的某些實施例中，至少二相鄰且分別以第一連接部連接晶片座之側邊的第二連接墊與晶片座的距離不相同。任二相鄰且分別 以第一連接部連接晶片座之側邊的第二連接墊彼此交錯排列。
在本發明的某些實施例中，局部移除第一連接部之步驟，同時移除部分封裝材料，且移除之深度不大於第二連接墊的厚度。
在本發明的某些實施例中，導線架更包括至少一第四連接墊，位於晶片座與第一連接墊之間，其中至少一第四連接墊以一第二連接部連接第二連接墊之其中之一，局部移除第一連接部之步驟的同時亦局部移除第二連接部，使至少一第四連接墊與第二連接墊之其中之一彼此分離，且至少一第四連接墊具有一第四連接墊延伸部對應第二連接墊之其中之一，至少一第四連接墊與晶片電性連接，且封裝材料暴露出至少一第四連接墊及第四連接墊延伸部的下表面。
藉由本發明的扁平無引腳封裝，可以在不增加封裝面積下，增加連接墊的數量，配置在周緣連接墊與晶片座之間。且藉由本發明的扁平無引腳封裝的製造方法，可以在不改變製程，不增加製程步驟下，提高連接墊的數量。
100‧‧‧扁平無引腳封裝
102‧‧‧封裝材料
102A‧‧‧封裝下表面
104‧‧‧晶片座
106‧‧‧晶片座延伸部
106A、114A、122A‧‧‧下表面
118‧‧‧溝槽
120‧‧‧第三連接墊
122‧‧‧第三連接墊延伸部
124‧‧‧銲線
126‧‧‧第四連接墊
128‧‧‧第四連接墊延伸部
110A、112A、120A‧‧‧下表面
108‧‧‧晶片
110‧‧‧第一連接墊
112‧‧‧第二連接墊
114‧‧‧第二連接墊延伸部
116‧‧‧第一連接墊延伸部
130‧‧‧區域
200‧‧‧導線架
202‧‧‧第一連接部
204‧‧‧第二連接部
206‧‧‧絕緣材料
圖一繪示根據本發明之一實施例，一種扁平無引腳封裝的剖面示意圖。
圖一A繪示根據本發明之一實施例，一種扁平無引腳封裝的仰視示意圖，其中圖一為圖一A中I-I線段之剖視圖。
圖二至圖六繪示根據本發明之另一實施例，一種扁平無引腳封裝製造方法中，各步驟的剖面示意圖。
圖二A繪示根據本發明之另一實施例，一種扁平無引腳封裝 製造方法中對應圖二的俯視示意圖。
關於本發明的優點，精神與特徵，將以實施例並參照所附圖式，進行詳細說明與討論。值得注意的是，為了讓本發明能更容易理解，後附的圖式僅為示意圖，相關尺寸並非以實際比例繪示。
為了讓本發明的優點，精神與特徵可以更容易且明確地了解，後續將以實施例並參照所附圖式進行詳述與討論。值得注意的是，這些實施例僅為本發明代表性的實施例，其中所舉例的特定方法、裝置、條件、材質等並非用以限定本發明或對應的實施例。
請參照圖一，其繪示根據本發明之一實施例，一種扁平無引腳封裝的剖面示意圖。根據本發明之一實施例，本發明之扁平無引腳封裝100，其主體包括封裝材料102，比如為環氧樹脂(epoxy)，或是陶瓷(ceramic)等，封裝材料102具有一封裝下表面102A。晶片座104配置於封裝材料102中，並鄰近封裝下表面102A，較佳是暴露於封裝下表面102A，以利晶片108之散熱。其中晶片座104之周緣具有多個晶片座延伸部106，晶片座延伸部106遠離晶片座104的一端之下表面106A暴露於封裝下表面102A。晶片108配置於封裝材料102中，且固定於晶片座104上，晶片108比如透過一晶片黏合膠(die attachment epoxy)或一黏合膜(die attachment film)，貼合於晶片座104上(未繪示)。而這層黏著材料可以具有導電性，以提供晶片接地之用，或者可以具有導熱性，使得晶片108可以藉由晶片座104進行散熱。多個第一連接墊110配置於封裝材料102中並位於封裝材料102的周邊，第一連接墊110與晶片108電性連接，比如以銲線124電性連接，第一連接墊110的下表 面110A暴露於封裝下表面102A。另外，多個第二連接墊112配置於封裝材料102中，並位於晶片座104與第一連接墊110之間，第二連接墊112比如透過銲線124與晶片108電性連接。其中每一第二連接墊112具有一第二連接墊延伸部114分別對應晶片座延伸部106之其中之一，亦即第二連接墊112係自晶片座104經由晶片座延伸部106及第二連接墊延伸部114延伸而來。第二連接墊112與第二連接墊延伸部114的下表面112A，114A暴露於封裝下表面102A。
如前所述，在本發明的某些實施例中，第二連接墊112係自晶片座104延伸而來，而第二連接墊112與晶片座104之間的連接，會經由局部移除的步驟(詳述於後文)而切斷，因而形成晶片座延伸部106及第二連接墊延伸部114。而為了便於局部移除的步驟，第二連接墊112與晶片座104之間的連接會預先進行半蝕刻(half etch)，使得晶片座延伸部106及第二連接墊延伸部114相對於封裝下表面102A的厚度小於晶片座104與第二連接墊112相對於封裝下表面102A的厚度(如圖一所示)。而配置於封裝材料102周邊的第一連接墊110具有第一連接墊延伸部116，朝向晶片座104延伸，並且遠離封裝下表面102A彎折，也就是如圖一所示，第一連接墊延伸部116向上彎折，且第一連接墊110係經由第一連接墊延伸部116與晶片108電性連接。值得一提的是，第一連接墊延伸部116的彎折設計，主要是針對第二連接墊112與晶片座104之間的連接進行局部移除時，比如利用切割(sawing)的方式，可以預防切割到第一連接墊延伸部116。因此，並非每一個第一連接墊110的末端都需要彎折，而是位於切割線上的第一連接墊110的末端較佳地是進行彎折。另外，第一連接墊延伸部116除了用彎折的方式形成外，也可以利 用半蝕刻的方式，也就是朝向遠離封裝下表面102A的方向蝕刻一預定厚度而形成。
另外，從晶片座延伸出連接墊的方式，並不限於上述的的方式，晶片座延伸出的多個連接墊，較佳地是彼此交錯配置。而在導線架的設計上，晶片座的周緣可以延伸出多個具有二個以上串聯的連接墊。但值得一提的是，不管連接墊之間的串聯，或者連接墊與晶片座的連接，本發明的特徵之一在於，這些連接在製造導線架的製程中較佳地是進行一半蝕刻的步驟，朝向封裝的底部(下表面)方向蝕刻，使得晶片座與連接墊之間及連接墊之間的連接部分的厚度小於連接墊的厚度。如此之設計，將有利於後續將這些連接部分局部移除的步驟，避免局部移除的範圍過深，尤其是用切割或沖壓的方法，可以避免損傷銲線或其他連接墊，提高產品的良率。在本發明的某些實施例中，至少二相鄰且分別以第二連接墊延伸部114對應晶片座延伸部106之其中之一的第二連接墊112與晶片座104的距離不相同，也就是說，其中任二相鄰且分別以第二連接墊延伸部114對應晶片座延伸部106之其中之一的第二連接墊112彼此交錯排列。
如上所述，在本發明的某些實施例中，第二連接墊112之周緣，不管與晶片座104連接或者與另一連接墊連接的部分，也就是第二連接墊延伸部114，至少一部分相對於封裝下表面102A的厚度小於第二連接墊112相對於封裝下表面102A的厚度。此外，在圖一的實施例中，第二連接墊112係與第三連接墊120串聯，再連接晶片座104。換句話說，晶片座104延伸出串聯的第二連接墊112與第三連接墊120。第三連接墊120配置於封裝材料102中，並位於晶片座104與第二連接墊112之間，第三連接墊120與晶片 108比如透過銲線124電性連接。其中每一第三連接墊120具有至少二個第三連接墊延伸部122，第三連接墊延伸部122分別對應晶片座延伸部106之其中之一與第二連接墊延伸部114之其中之一，第三連接墊120及第三連接墊延伸部122的下表面120A、122A暴露於封裝下表面102A。然而，第三連接墊延伸部122相對於封裝下表面102A之厚度小於第三連接墊120相對於封裝下表面102A的厚度。
此外，請參照圖一A，其繪示根據本發明之一實施例，一種扁平無引腳封裝的仰視示意圖，其中圖一為圖一A中I-I線段之剖視圖。至少一第二連接墊112可進一步與一第四連接墊126串聯。第四連接墊126配置於封裝材料102中，並位於晶片座104與第一連接墊110之間，第四連接墊126與晶片108電性連接。其中第四連接墊126具有一第四連接墊延伸部128對應與其串聯的第二連接墊112，於本實施例中，第四連接墊延伸部128與對應的第二連接墊112之第二連接墊延伸部114垂直，但本發明並不以此為限。第四連接墊126及第四連接墊延伸部128的下表面暴露於封裝下表面102A。
在本發明的某些實施例中，晶片座104與第二連接墊112之間更包括至少一溝槽118，如圖一所示，在晶片座104與第三連接墊120之間，以及第二連接墊112與第三連接墊120之間分別具有溝槽118。溝槽118暴露出晶片座延伸部106遠離晶片座104的一端以及第二連接墊延伸部114靠近晶片座104的一端。同時也暴露出第三連接墊延伸部122遠離第三連接墊120的一端。相同地，第二連接墊112與第四連接墊126之間也可具有溝槽118，溝槽118暴露出第四連接墊延伸部128遠離第四連接墊126的一端。溝槽118係選自於由切割、蝕刻、沖壓及其組合所組成之族群中的一種方法，去除部 分封裝材料102以及晶片座104、第二連接墊112與第三連接墊120彼此連接的部分而形成。熟習此技藝者應知，溝槽118可以填入一絕緣材料(未繪示)。
如上所述，藉由本發明的扁平無引腳封裝，可以在不增加封裝面積下，增加連接墊的數量。亦即在封裝周緣的第一連接墊110與晶片座104之間，可以配置多個第二連接墊112、第三連接墊120及第四連接墊126，提高連接墊數量，且不會增加封裝的面積。
請參照圖二至圖六，其繪示根據本發明之另一實施例，一種扁平無引腳封裝之製造方法中，各步驟的剖面示意圖。請同時參照圖二及圖二A，根據本發明之另一實施例，一種扁平無引腳封裝之製造方法，包括：首先提供一導線架200，導線架200包括一晶片座104、多個第一連接墊110、多個第二連接墊112及多個第三連接墊120。第一連接墊110配置於晶片座104的周邊，且第一連接墊110中至少其中之一具有第一連接墊延伸部116，朝向晶片座104延伸，並且如圖二所示第一連接墊延伸部116向上彎折。而第二連接墊112與第三連接墊120配置於晶片座104與第一連接墊110之間，其中第二連接墊112與第三連接墊120分別以一第一連接部202彼此連接，且連接至晶片座104之側邊。在導線架200中從晶片座104延伸出連接墊的方式，並不限於上述的的方式，晶片座104延伸出的多個連接墊，較佳地是彼此交錯配置，而在導線架200的設計上，晶片座104的周緣可以延伸出多個具有二個以上串聯的連接墊。此外，如圖二A中的區域130所示，導線架200可更包括至少一第四連接墊126，位於晶片座104與第一連接墊110之間，其中至少一第四連接墊126以一第二連接部204連接第二連接墊112之其中之一。但值得一提的是，不管連接墊之間的串聯，或者連接墊與晶片座104之 間的第一連接部202，本發明的特徵之一在於，這些連接部202、204在製造導線架200的製程中較佳地是進行一半蝕刻(half etch)的步驟，朝向下表面方向蝕刻，使得晶片座104與連接墊之間及連接墊彼此之間的連接部202、204的厚度小於連接墊的厚度。在本發明的某些實施例中，較佳的是，導線架200中二相鄰的第二連接墊112或二相鄰的第三連接墊120與晶片座104的距離不相同，也就是說，其中任二相鄰的第二連接墊112或任二相鄰的第三連接墊120彼此交錯排列。
請參照圖三，接著將一晶片108固定於晶片座104上，比如透過一晶片黏合膠(die attachment epoxy)或一黏合膜(die attachment film)，將晶片108貼合於晶片座104上(未繪示)。而這層黏著材料可以具有導電性，以提供晶片接地之用，或者可以具有導熱性，使得晶片108可以藉由晶片座104進行散熱。然後進行一打線製程(wire bonding)，藉由銲線124，將晶片108分別電性連接至第一連接墊110、第二連接墊112與第三連接墊120。其中銲線124較佳地是連接至第一連接墊110之第一連接墊延伸部116。此外，雖然圖未繪示，但晶片108亦可藉由銲線124電性連接至第四連接墊126。
請參照圖四，形成一封裝材料102，覆蓋導線架200、晶片108及銲線124。其中封裝材料102的封裝下表面102A暴露出第一連接墊110、第二連接墊112與第三連接墊120之下表面110A、112A、120A。此外，封裝材料102較佳地是暴露出晶片座104的下表面，以利晶片108之散熱。由圖四可知，封裝材料102的封裝下表面102A同時也暴露出連接於第二連接墊112、第三連接墊120與晶片座104之間的第一連接部202之下表面。相同地，雖然圖未繪示，封裝材料102的封裝下表面102A亦暴露出第四連接墊126與連接 於第二連接墊112與第四連接墊126之間的第二連接部204之下表面。
請參照圖五，接著進行局部移除第一連接部(圖四之202)及第二連接部(圖二A之204)，使第二連接墊112、第三連接墊120、第四連接墊126與晶片座104之間彼此分離，且晶片座104周緣形成多個晶片座延伸部106，每一第二連接墊112具有第二連接墊延伸部114分別對應晶片座延伸部106之其中之一，第三連接墊120具有至少二個第三連接墊延伸部122，每一第三連接墊延伸部122分別對應晶片座延伸部106之其中之一與第二連接墊延伸部114之其中之一，第四連接墊126具有一第四連接墊延伸部(圖一A之128)對應第二連接墊112，雖然圖五中未繪示，但於本實施例中，第四連接墊延伸部128與對應的第二連接墊112之第二連接墊延伸部114垂直，但本發明並不以此為限。第二連接墊墊延伸部114及第三連接墊延伸部122的下表面114A、122A暴露於封裝下表面102A。第四連接墊延伸部128的下表面亦暴露於封裝下表面102A。晶片座延伸部106及第二連接墊延伸部114相對於封裝下表面102A的厚度小於晶片座104與第二連接墊112相對於封裝下表面102A的厚度，第三連接墊延伸部122相對於封裝下表面102A的厚度小於第三連接墊120相對於封裝下表面102A的厚度，第四連接墊延伸部128相對於封裝下表面102A的厚度亦小於第四連接墊126相對於封裝下表面102A的厚度。局部移除連接部202、204之步驟可以是切割、蝕刻、沖壓或其組合的一種方法。如前所述，本發明連接部202、204具有較小厚度之設計，有利於局部移除的步驟，避免局部移除的範圍過深，尤其是用切割或沖壓的方法，可以避免損傷銲線或其他連接墊，提高產品的良率。而局部移除的目的是在於將第二連接墊112、第三連接墊120、第四連接墊126與晶片座104 之間彼此分離，所以只要將連接部202、204斷開即可，而晶片座延伸部106、第二連接墊延伸部114、第三連接墊延伸部122及第四連接墊延伸部128均為局部移除步驟後的殘留。然而熟習該技藝者應知，此局部移除的步驟在適當的製程條件下，也有可能沒有留下殘留，或者只有部分區域有殘留，或者僅有留下毛邊，然而這些情況都應在本發明的保護範圍內，縱使僅留下些許的毛邊都可以視為一種延伸部。如前所述，此局部移除連接部202、204之步驟中，會同時移除部分封裝材料102，局部移除的目的是在於將第二連接墊112、第三連接墊120、第四連接墊126與晶片座104之間彼此分離，所以移除深度只要大於連接部202、204的厚度，且移除之深度可以不大於第二連接墊112、第三連接墊120及/或第四連接墊126的厚度。
經過局部移除步驟後，晶片座104、第二連接墊112、第三連接墊120及第四連接墊126之間會形成溝槽118，也就是如圖五所示，在晶片座104與第三連接墊120之間，以及第二連接墊112與第三連接墊120之間分別具有溝槽118。溝槽118暴露出晶片座延伸部106遠離晶片座104的一端以及第二連接墊延伸部114靠近晶片座104的一端。同時也暴露出第三連接墊延伸部122遠離第三連接墊120的一端。雖然圖未繪示，但溝槽118亦暴露出第四連接墊延伸部128遠離第四連接墊126的一端。
請參照圖六，為了增加晶片座104、第二連接墊112、第三連接墊120及第四連接墊126之間的電性隔離，以及保護暴露出的晶片座延伸部106、第二連接墊延伸部114、第三連接墊延伸部122及第四連接墊延伸部128，或者維持美觀，溝槽118可以選擇性填入一絕緣材料206。然而，熟習該技藝者應知，此步驟為選擇性的，可以依照實際狀況而省略，並不影響 本發明的精神與範圍。
如上所述，藉由本發明的扁平無引腳封裝的製造方法，可以在不增加封裝面積下，增加連接墊的數量。亦即在周緣的第一連接墊110與晶片座104之間，可以配置多個第二連接墊112、第三連接墊120及第四連接墊126，提高連接墊數量，且不會增加封裝的面積。而且藉由連接部厚度縮減的設計，及第一連接墊延伸部向上折彎的設計，可以確保製程的良率，提高產品品質。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本創作之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧扁平無引腳封裝
102‧‧‧封裝材料
102A‧‧‧封裝下表面
104‧‧‧晶片座
106‧‧‧晶片座延伸部
106A、114A、122A‧‧‧下表面
110A、112A、120A‧‧‧下表面
108‧‧‧晶片
110‧‧‧第一連接墊
112‧‧‧第二連接墊
114‧‧‧第二連接墊延伸部
116‧‧‧第一連接墊延伸部
118‧‧‧溝槽
120‧‧‧第三連接墊
122‧‧‧第三連接墊延伸部
124‧‧‧銲線

Claims (22)

  1. 一種扁平無引腳封裝，包括：一封裝材料，具有一封裝下表面；一晶片座，配置於該封裝材料中，並鄰近該封裝下表面，其中該晶片座之周緣具有多個晶片座延伸部，該些晶片座延伸部遠離該晶片座的一端之下表面暴露於該封裝下表面；一晶片，配置於該封裝材料中，且固定於該晶片座上；多個第一連接墊，配置於該封裝材料中並位於該封裝材料的周邊，該些第一連接墊與該晶片電性連接，該些第一連接墊的下表面暴露於該封裝下表面；以及多個第二連接墊，配置於該封裝材料中，並位於該晶片座與該些第一連接墊之間，該些第二連接墊與該晶片電性連接，其中每一該些第二連接墊具有一第二連接墊延伸部分別對應該些晶片座延伸部之其中之一，該些第二連接墊與該些第二連接墊延伸部的下表面暴露於該封裝下表面。
  2. 如請求項1所述之扁平無引腳封裝，其中該些晶片座延伸部及該些第二連接墊延伸部相對於該封裝下表面的厚度小於該晶片座與該些第二連接墊相對於該封裝下表面的厚度。
  3. 如請求項1所述之扁平無引腳封裝，其中該些第一連接墊中至少其中之一具有一第一連接墊延伸部，朝向該晶片座延伸，並且遠離該封裝下表面彎折，且該第一連接墊係經由該第一連接墊延伸部與該晶片電性連接。
  4. 如請求項1所述之扁平無引腳封裝，其中該晶片座與該些第二連接墊之間更包括至少一溝槽，該溝槽暴露出該些晶片座延伸部遠離該晶片座的該 端以及該些第二連接墊延伸部靠近該晶片座的一端。
  5. 如請求項4所述之扁平無引腳封裝，其中該溝槽係選自於由切割、蝕刻、沖壓及其組合所組成之族群中的一種方法形成。
  6. 如請求項4所述之扁平無引腳封裝，更包括一絕緣材料填充於該溝槽中。
  7. 如請求項1所述之扁平無引腳封裝，其中每一該些第二連接墊之周緣，至少一部分相對於該封裝下表面的厚度小於該些第二連接墊相對於該封裝下表面的厚度。
  8. 如請求項1所述之扁平無引腳封裝，更包括多個第三連接墊配置於該封裝材料中，並位於該晶片座與該些第二連接墊之間，該些第三連接墊與該晶片電性連接，其中每一該些第三連接墊具有至少二第三連接墊延伸部，該些第三連接墊延伸部分別對應該些晶片座延伸部之其中之一與該些第二連接墊延伸部之其中之一，該些第三連接墊及該些第三連接墊延伸部的下表面暴露於該封裝下表面。
  9. 如請求項8所述之扁平無引腳封裝，其中該些第三連接墊延伸部相對於該封裝下表面的厚度小於該些第三連接墊相對於該封裝下表面的厚度。
  10. 如請求項1所述之扁平無引腳封裝，其中至少二相鄰且分別以該些第二連接墊延伸部對應該些晶片座延伸部之其中之一的該些第二連接墊與該晶片座的距離不相同。
  11. 如請求項10所述之扁平無引腳封裝，其中任二相鄰且分別以該些第二連接墊延伸部對應該些晶片座延伸部之其中之一的該些第二連接墊彼此交錯排列。
  12. 如請求項1所述之扁平無引腳封裝，更包括至少一第四連接墊配置於該封 裝材料中，該至少一第四連接墊位於該晶片座與該些第一連接墊之間並與該晶片電性連接，其中該至少一第四連接墊具有一第四連接墊延伸部對應該些第二連接墊之其中之一，該至少一第四連接墊及該第四連接墊延伸部的下表面暴露於該封裝下表面。
  13. 一種扁平無引腳封裝之製造方法，包括：提供一導線架，包括一晶片座、多個第一連接墊以及多個第二連接墊，該些第一連接墊配置於該晶片座的周邊，該些第二連接墊配置於該晶片座與該些第一連接墊之間，其中每一該些第二連接墊分別以一第一連接部連接該晶片座之側邊；設置一晶片於該晶片座上，該晶片分別電性連接至該些第一連接墊與該些第二連接墊；形成一封裝材料，覆蓋該導線架與該晶片，其中該封裝材料暴露出該些第一連接墊與該些第二連接墊之下表面；以及局部移除該些第一連接部，使該些第二連接墊與該晶片座彼此分離，且該晶片座具有多個晶片座延伸部，每一該些第二連接墊具有一第二連接墊延伸部分別對應該些晶片座延伸部之其中之一，該封裝材料暴露出該些第二連接墊延伸部的下表面。
  14. 如請求項13所述之扁平無引腳封裝之製造方法，其中該些第二連接墊延伸部、該些晶片座延伸部與該些第二連接墊具有共同之下表面，且該些第二連接墊延伸部與該些晶片座延伸部的厚度小於該些第二連接墊的厚度。
  15. 如請求項13所述之扁平無引腳封裝之製造方法，其中該些第一連接墊中 至少其中之一具有一第一連接墊延伸部，朝向該晶片座延伸，並且遠離該封裝材料之下表面彎折，且該第一連接墊經由該第一連接墊延伸部與該晶片電性連接。
  16. 如請求項13所述之扁平無引腳封裝之製造方法，其中該局部移除該些第一連接部之步驟係選自於由切割、蝕刻、沖壓及其組合所組成之族群中的一種方法。
  17. 如請求項13所述之扁平無引腳封裝之製造方法，其中該導線架更包括多個第三連接墊，位於該晶片座與該些第二連接墊之間，其中每一該些第三連接墊分別以該些第一連接部之其中之一連接該些第二連接墊之其中之一與該晶片座之側邊，於該局部移除該些第一連接部之步驟後，該些第三連接墊與該些第二連接墊及該晶片座彼此分離，使得每一該些第三連接墊具有至少二第三連接墊延伸部分別對應該些晶片座延伸部之其中之一及該些第二連接墊延伸部之其中之一，該些第三連接墊與該晶片電性連接，且該封裝材料暴露出該些第三連接墊及該些第三連接墊延伸部的下表面。
  18. 如請求項17所述之扁平無引腳封裝之製造方法，其中該些第三連接墊延伸部相對於該封裝下表面的厚度小於該些第三連接墊相對於該封裝下表面的厚度。
  19. 如請求項13所述之扁平無引腳封裝之製造方法，其中至少二相鄰且分別以該些第一連接部連接該晶片座之側邊的該些第二連接墊與該晶片座的距離不相同。
  20. 如請求項19所述之扁平無引腳封裝之製造方法，其中任二相鄰且分別以 該些第一連接部連接該晶片座之側邊的該些第二連接墊彼此交錯排列。
  21. 如請求項13所述之扁平無引腳封裝之製造方法，其中該局部移除該些第一連接部之步驟，同時移除部分該封裝材料，且移除之深度不大於該些第二連接墊的厚度。
  22. 如請求項13所述之扁平無引腳封裝之製造方法，其中該導線架更包括至少一第四連接墊，位於該晶片座與該些第一連接墊之間，其中該至少一第四連接墊以一第二連接部連接該些第二連接墊之其中之一，該局部移除該些第一連接部之步驟的同時亦局部移除該第二連接部，使該至少一第四連接墊與該些第二連接墊之其中之一彼此分離，且該至少一第四連接墊具有一第四連接墊延伸部對應該些第二連接墊之其中之一，該至少一第四連接墊與該晶片電性連接，且該封裝材料暴露出該至少一第四連接墊及該第四連接墊延伸部的下表面。
TW103114138A 2014-04-18 2014-04-18 扁平無引腳封裝及其製造方法 TWI550784B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103114138A TWI550784B (zh) 2014-04-18 2014-04-18 扁平無引腳封裝及其製造方法
CN201410283515.7A CN105006454A (zh) 2014-04-18 2014-06-23 扁平无引脚封装及其制造方法
US14/619,257 US9318422B2 (en) 2014-04-18 2015-02-11 Flat no-lead package and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103114138A TWI550784B (zh) 2014-04-18 2014-04-18 扁平無引腳封裝及其製造方法

Publications (2)

Publication Number Publication Date
TW201541566A true TW201541566A (zh) 2015-11-01
TWI550784B TWI550784B (zh) 2016-09-21

Family

ID=54322635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114138A TWI550784B (zh) 2014-04-18 2014-04-18 扁平無引腳封裝及其製造方法

Country Status (3)

Country Link
US (1) US9318422B2 (zh)
CN (1) CN105006454A (zh)
TW (1) TWI550784B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847281B2 (en) * 2015-06-30 2017-12-19 Stmicroelectronics, Inc. Leadframe package with stable extended leads
CN105355619B (zh) * 2015-12-03 2018-11-02 日月光封装测试(上海)有限公司 导线框架条
CN105470232A (zh) * 2015-12-30 2016-04-06 宁波康强电子股份有限公司 一种预包封引线框架的制造方法
ITUA20163031A1 (it) * 2016-04-29 2017-10-29 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento
US11222790B2 (en) * 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7087462B1 (en) * 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
TW200810044A (en) * 2006-08-04 2008-02-16 Advanced Semiconductor Eng Non-lead leadframe and package therewith
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
US8492883B2 (en) * 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
TWI368983B (en) * 2008-04-29 2012-07-21 Advanced Semiconductor Eng Integrated circuit package and manufacturing method thereof
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
CN102222657B (zh) * 2011-06-30 2013-12-04 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
TWI462238B (zh) * 2011-08-11 2014-11-21 Chipmos Technologies Inc 無外引腳封裝結構
CN102629599B (zh) * 2012-04-06 2014-09-03 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法

Also Published As

Publication number Publication date
TWI550784B (zh) 2016-09-21
US9318422B2 (en) 2016-04-19
CN105006454A (zh) 2015-10-28
US20150303133A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US9412684B2 (en) Top exposed semiconductor chip package
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
TWI550784B (zh) 扁平無引腳封裝及其製造方法
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2009500841A (ja) 半導体デバイス
TWI634634B (zh) 半導體裝置及其製造方法
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
JP2007305671A (ja) リードフレーム及びそれを用いた半導体装置
CN112133694B (zh) 半导体封装和电子系统
JP2008218469A (ja) 半導体装置の製造方法
US9620438B2 (en) Electronic device with heat dissipater
JP6677616B2 (ja) 半導体装置の製造方法
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
US9397029B1 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
US9972561B2 (en) QFN package with grooved leads
TWI382503B (zh) 四方扁平無引腳封裝
JP6909630B2 (ja) 半導体装置
KR20140141246A (ko) 적층형 반도체 패키지 및 반도체다이
TWI462238B (zh) 無外引腳封裝結構
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
JP2014135384A (ja) リードフレーム
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법