CN105355619B - 导线框架条 - Google Patents

导线框架条 Download PDF

Info

Publication number
CN105355619B
CN105355619B CN201510881213.4A CN201510881213A CN105355619B CN 105355619 B CN105355619 B CN 105355619B CN 201510881213 A CN201510881213 A CN 201510881213A CN 105355619 B CN105355619 B CN 105355619B
Authority
CN
China
Prior art keywords
lead frame
several
pin
chip carrier
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510881213.4A
Other languages
English (en)
Other versions
CN105355619A (zh
Inventor
穆新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rirong semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN201510881213.4A priority Critical patent/CN105355619B/zh
Publication of CN105355619A publication Critical patent/CN105355619A/zh
Application granted granted Critical
Publication of CN105355619B publication Critical patent/CN105355619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明是关于导线框架条。本发明的一实施例提供一用于扁平无引脚封装的导线框架条，其上设置呈阵列排布的若干导线框单元。该若干导线框单元中的每一者包含：芯片座、延伸于该芯片座的四侧的若干引脚，以及连接该引脚的若干引脚连接部。该芯片座具有经配置以承载芯片的上表面及与该上表面相对的下表面。其中，该若干导线框单元中相邻两者的引脚连接部之间具有镂空部。本发明实施例所提供的导线框架条可有效避免引脚间的桥接现象。

Description

导线框架条
技术领域
本发明是关于半导体封装领域技术，特别是关于半导体封装领域中导线框架(lead frame)条。
背景技术
随着电子技术和半导体封装技术的发展，市场一直期待电子产品尺寸越来越小。愈小的尺寸意味着集成电路的引脚间间距也愈小才能满足需求。然而由于铜的良好延展性,在制造导线框架条时其会随着切割方向延伸出铜刺。目前已发现对于引脚间距小于等于0.5mm的无引脚封装，如方形扁平无引脚封装(QFN，Quad Flat No-lead Package)产品会存在从一只引脚上生出的铜刺延伸到另外一只引脚上，即桥接的情况。桥接的引脚会使后期的封装产品存在短路的风险，因而无法满足封装的质量要求。
综上，现有的导线框架条需进一步改进才能满足市场对小尺寸半导体封装产品的需求。
发明内容
本发明的目的之一在于提供一种导线框架条，其可有效避免引脚间的桥接现象，从而提高引脚间距进一步缩小的空间。
根据本发明的一实施例，一用于扁平无引脚封装的导线框架条上设置呈阵列排布的若干导线框单元；该若干导线框单元中的每一者包含：芯片座、延伸于该芯片座的四侧的若干引脚，以及连接该引脚的若干引脚连接部。该芯片座具有经配置以承载芯片的上表面及与该上表面相对的下表面。该若干导线框单元中相邻两者的引脚连接部之间具有镂空部。
在本发明的一实施例中，该若干引脚连接部进一步连接于相邻两导线框单元的相应侧引脚间。在本发明的另一实施例中，该若干引脚连接部连接于该若干引脚及该芯片座之间。该若干导线框单元中相邻两者的相应侧引脚是与对方芯片座连接。该若干导线框单元中相邻两者的相应侧引脚连接部是交错排列的。该若干导线框单元中相邻两者的相应侧引脚亦是交错排列的。该若干导线框单元中一导线框单元的一侧引脚较其相邻导线框单元中相应侧引脚远离该导线框单元的芯片座。在本发明的又一实施例中，该若干导线框单元中每一者的每一侧引脚间距小于或等于0.5mm。该若干引脚中每一者的上表面至少局部是半蚀刻的。该若干导线框单元中每一者具有塑封区域，该若干导线框单元中相邻两者的塑封区域彼此偏移一距离。
本发明实施例提供的导线框架条，通过镂空甚至直接省略相邻导线框单元间相应侧引脚的连接条，以期减少残铜量从而有效避免相邻引脚间的“桥接”现象，进而提高产品良率。
附图说明
图1所示是根据本发明一实施例的导线框架条的平面示意图
图2所示是图1中一导线框单元的局部俯视示意图
图3所示是图2中两相邻导线框单元间对应侧的引脚及其连接部的局部示意图
图4是根据本发明另一实施例的导线框架条的局部仰视示意图
图5是对图4中导线框架条进行切割而分离不同导线框单元的仰视示意图
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
图1所示是根据本发明一实施例的导线框架条10的平面示意图。图2所示是图1中一导线框单元20的局部俯视示意图。
如图1所示，对于部分类型的半导体封装体，如包括QFN在内的扁平无外引脚类型的封装体，其使用的导线框架条10包含若干排成阵列的若干导线框单元20。
进一步的，根据图2，每一导线框单元20包含：芯片座22以及延伸于该芯片座22四侧的若干引脚24，其中每一侧引脚间距小于或等于0.5mm。当然在其它实施例中，引脚24间间距也可大于0.5mm。芯片座22具有经配置以承载芯片12的上表面220及与该上表面220相对的下表面222(参见图3)。该若干导线框单元20中相邻两者的相应侧引脚24由引脚连接部26连接，该引脚连接部26局部镂空。该镂空部28可通过蚀刻工艺实现。
图3所示是图2中两相邻导线框单元20间对应侧的引脚24及其连接部26的局部示意图，其中划线部分表示该部分经半蚀刻处理。为更清楚的进行说明，对不同导线框单元20的引脚24与引脚连接部26作了区分标识。其中一侧的引脚24及引脚连接部26属于一导线框单元20，分别标识为241a-241e、261a-261e；而另一侧的引脚24及引脚连接部26属于另一导线框单元20，分别标识为242a-242e、262a-262e。具体的，在本实施例中，每一对相应引脚241a与242a、241b与242b、241c与242c、241d与242d、241e与242e的引脚连接部261a与262a、261b与262b、261c与262c、261d与262d、261e与262e延伸结合在一起，然相互之间具有镂空部28。镂空部28可减少引脚24间的残铜量，从而尽可能避免在切割导线框架条10时造成的铜刺，进而使得本发明的导线框架条10可适用于引脚间距小于或等于0.5mm的封装要求，实现封装体的进一步小型化。
当然，在其它实施例中镂空部28可设置于其它部位而非图示的正中，如偏向其中某一侧的导线框单元20，不一而足。例如，在另一实施例中，相邻两对相应引脚24的引脚连接部26的结合部分具有镂空部28，如引脚对241a、242a与引脚对241b与242b之间的引脚连接部26结合部分、引脚对241b、242b与引脚对241c与242c之间的引脚连接部26结合部分、引脚对241c、242c与引脚对241d与242d之间的引脚连接部26结合部分、引脚对241d、242d与引脚对241e与242e之间的引脚连接部26部分。
在根据本发明的一实施例中，为更多的减少残铜量，还可在每一引脚24的上表面220上至少作局部半蚀刻。而根据本发明的一些实施例，镂空部28的设计甚至使得相邻两对相应引脚26的引脚连接部26间没有结合部分。
图4是根据本发明另一实施例的导线框架条40的局部仰视示意图，而图5是对图4中导线框架条40进行切割而分离不同导线框单元50的仰视示意图，其中划线部分表示该部分经半蚀刻处理。
结合图4、5，类似的，该导线框架条40包含排成阵列的若干导线框单元50，适用于包括QFN在内的扁平无外引脚类型的封装体。每一导线框单元50包含：芯片座52以及延伸于该芯片座52四侧的若干引脚54，其中每一侧引脚间距可设置为小于或等于0.5mm。芯片座52具有经配置以承载芯片(未示出)的上表面(未示出)及与该上表面相对的下表面522。该若干导线框单元50中相邻两者的相应侧引脚54是藉由引脚连接部56与对方芯片座52连接，该引脚连接部56自对方芯片座52延伸而出。该若干导线框单元50中相邻两者的相应侧引脚54之间具有镂空部58且交错排列，从而可省略掉不同导线框单元50的引脚54间的连接部。
具体的，在本实施例中，可以图4、5中两个相邻导线框单元501、502为例，其中一导线框单元501的一侧引脚541是由自另一导线框单元502的芯片座522的相应侧延伸而出的引脚连接部561延伸；而自该另一导线框单元502的相应侧引脚542是自该导线框单元501的芯片座521的相应侧延伸而出引脚连接部562延伸。本实施例中，导线框单元501的一侧引脚541较其相邻导线框单元502中相应侧的引脚542远离该导线框单元501的芯片座521；相应的导线框单元502的一侧引脚542较其相邻导线框单元501中相应侧的引脚541远离该导线框单元502的芯片座522。如图4、5所示，该示例的两个相邻导线框单元501、502的配置结构同样适用于其它导线框单元50。
本实施例的导线框架条40同样可满足引脚54间距小于或等于0.5mm的封装要求，或对引脚54的上表面至少作局部半蚀刻来进一步减少残铜量。
此外，在本实施例中，该若干导线框单元50中相邻者的封胶区域51彼此偏移一距离，亦成交错排列。
综上，本发明实施例提供的导线框架条通过镂空而大幅度减少残铜量,降低单颗封装体成型时所产生的桥接风险。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (7)

1.一种用于扁平无引脚封装的导线框架条，其上设置呈阵列排布的若干导线框单元；所述若干导线框单元中的每一者包含：
芯片座，具有经配置以承载芯片的上表面及与所述上表面相对的下表面；以及
若干引脚，延伸于所述芯片座的四侧；
若干引脚连接部，其连接于所述若干引脚及所述芯片座之间；
其中，所述若干导线框单元中相邻两者的引脚连接部之间具有镂空部，且所述若干导线框单元中相邻两者的相应侧引脚是与对方芯片座连接。
2.如权利要求1所述的导线框架条，其中所述若干导线框单元中相邻两者的相应侧引脚连接部是交错排列的。
3.如权利要求1所述的导线框架条，其中所述若干导线框单元中相邻两者的相应侧引脚是交错排列的。
4.权利要求1所述的导线框架条，其中所述若干导线框单元中一导线框单元的一侧引脚较其相邻导线框单元中相应侧引脚远离该导线框单元的芯片座。
5.如权利要求1所述的导线框架条，其中所述若干导线框单元中每一者的每一侧引脚间距小于或等于0.5mm。
6.如权利要求1所述的导线框架条，其中所述若干引脚中每一者的上表面至少局部是半蚀刻的。
7.如权利要求1所述的导线框架条，其中所述若干导线框单元中每一者具有塑封区域，所述若干导线框单元中相邻两者的塑封区域彼此偏移一距离。
CN201510881213.4A 2015-12-03 2015-12-03 导线框架条 Active CN105355619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510881213.4A CN105355619B (zh) 2015-12-03 2015-12-03 导线框架条

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510881213.4A CN105355619B (zh) 2015-12-03 2015-12-03 导线框架条

Publications (2)

Publication Number Publication Date
CN105355619A CN105355619A (zh) 2016-02-24
CN105355619B true CN105355619B (zh) 2018-11-02

Family

ID=55331558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510881213.4A Active CN105355619B (zh) 2015-12-03 2015-12-03 导线框架条

Country Status (1)

Country Link
CN (1) CN105355619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628977A (zh) * 2021-06-21 2021-11-09 江西万年芯微电子有限公司 一种框架与铜片器件封装设计方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框
CN203134784U (zh) * 2012-12-28 2013-08-14 日月光封装测试(上海)有限公司 半导体封装用导线架条
CN105006454A (zh) * 2014-04-18 2015-10-28 南茂科技股份有限公司 扁平无引脚封装及其制造方法
CN205159315U (zh) * 2015-12-03 2016-04-13 日月光封装测试(上海)有限公司 导线框架条

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框
CN203134784U (zh) * 2012-12-28 2013-08-14 日月光封装测试(上海)有限公司 半导体封装用导线架条
CN105006454A (zh) * 2014-04-18 2015-10-28 南茂科技股份有限公司 扁平无引脚封装及其制造方法
CN205159315U (zh) * 2015-12-03 2016-04-13 日月光封装测试(上海)有限公司 导线框架条

Also Published As

Publication number Publication date
CN105355619A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
US9595503B2 (en) Dual lead frame semiconductor package and method of manufacture
CN103155136B (zh) Ic封装件的分离
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
US9947614B2 (en) Packaged semiconductor device having bent leads and method for forming
CN104241238B (zh) 基于引线框的半导体管芯封装
CN104779234A (zh) 抑制爬电现象的半导体器件及制备方法
CN104505375A (zh) 半导体封装结构
CN105355619B (zh) 导线框架条
CN108878384A (zh) 集成电路封装中基岛悬空的引线框结构
CN205159315U (zh) 导线框架条
US9324643B1 (en) Integrated circuit device having exposed contact pads and leads supporting the integrated circuit die and method of forming the device
CN208819862U (zh) 集成电路封装中基岛悬空的引线框结构
CN103311210B (zh) 用于组装半导体器件的引线框
CN205789946U (zh) 导线架预成形体及导线架封装结构
CN203721712U (zh) 用于半导体封装的导线框架条
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN203812871U (zh) 多芯片dip封装结构
CN205984972U (zh) 一种引线框架结构
CN204361086U (zh) 导线框架条及使用该导线框架条的半导体封装体
CN108615715A (zh) 半导体封装件及其使用的导线框架条
US9337240B1 (en) Integrated circuit package with a universal lead frame
CN103715162B (zh) 用于半导体封装的导线框架条
CN103715163B (zh) 引线框架及半导体封装
CN209298109U (zh) 一种高密度idf预切筋引线框架结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201231

Address after: No. 669, GuoShouJing Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee after: Rirong semiconductor (Shanghai) Co.,Ltd.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669

Patentee before: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.

TR01 Transfer of patent right