CN108615715A - 半导体封装件及其使用的导线框架条 - Google Patents
半导体封装件及其使用的导线框架条 Download PDFInfo
- Publication number
- CN108615715A CN108615715A CN201810757035.8A CN201810757035A CN108615715A CN 108615715 A CN108615715 A CN 108615715A CN 201810757035 A CN201810757035 A CN 201810757035A CN 108615715 A CN108615715 A CN 108615715A
- Authority
- CN
- China
- Prior art keywords
- chip
- chip mat
- lead frame
- drainage trough
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000005538 encapsulation Methods 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 2
- 239000004033 plastic Substances 0.000 abstract description 22
- 238000004806 packaging method and process Methods 0.000 abstract description 19
- 238000001746 injection moulding Methods 0.000 description 9
- 239000004568 cement Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明是关于半导体封装件及其使用的导线框架条。根据本发明一实施例的半导体封装件包含：芯片垫、若干引脚、集成电路元件及绝缘壳体。该芯片垫的上表面设有贴片区及至少一引流槽，该至少一引流槽位于贴片区外侧。该若干引脚设置于芯片垫的外围。该集成电路元件设置于贴片区内。该绝缘壳体遮蔽该芯片垫、若干引脚及集成电路元件。本发明实施例提供的半导体封装件及其使用的导线框架条，相较于现有技术可以有效排出模流回包造成的气泡，从而极大改善塑封后绝缘壳体内的空洞状况。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及半导体封装件及其使用的导线框架条。
背景技术
在半导体封装件，例如小外形集成电路封装(SOIC，Small Outline IntegratedCircuit Package)的塑封过程中，待封装的结构有可能造成注塑模具的上下模流不平衡，进而导致在模具的排气端发生模流回包现象。模流回包会在所形成的塑封体内部引起孔洞，造成塑封胶与待封装的结构发生分层。尤其是当待封装的结构有地线设计时，模流回包引起的空洞还会造成焊线断裂，进而导致半导体封装件无法工作。
针对这一问题，业内一直在寻求简便、有效的方法予以解决。
发明内容
本发明的目的之一在于提供半导体封装件及其使用的导线框架条，该半导体封装件及其使用的导线框架条可避免注塑过程中模流回包引起的空洞，保证产品的性能稳定。
根据本发明的一实施例，一半导体封装件包含：芯片垫、若干引脚、集成电路元件及绝缘壳体。该芯片垫的上表面设有贴片区及至少一引流槽，该至少一引流槽位于贴片区外侧。该若干引脚设置于芯片垫的外围。该集成电路元件设置于贴片区内。该绝缘壳体遮蔽该芯片垫、若干引脚及集成电路元件。
根据本发明的另一实施例，该至少一引流槽位于该芯片垫的引脚稀少侧，该引脚稀少侧对应的引脚数比该芯片垫的其它侧少。该至少一引流槽可延伸至芯片垫的外缘。该半导体封装件可为小外形集成电路封装。
本发明的实施例还提供一导线框架条，其包括呈阵列排布的若干封装单元，及连接该若干封装单元中的相邻者的若干连接条。其中每一封装单元包括：芯片垫，该芯片垫的上表面设有贴片区及至少一引流槽，该至少一引流槽位于该贴片区外侧；以及若干引脚，设置于该芯片垫的外围。
根据本发明的一实施例，每一封装单元可进一步包含连接该芯片垫至该若干连接条中相应者的连接杆，该至少一引流槽位于该芯片垫的连接杆稀少侧，该连接杆稀少侧对应的连接杆数比该芯片垫的其它侧少。
本发明实施例提供的半导体封装件及导线框架条通过设置引流槽的方式可有效排出模流回包造成的气泡，从而避免塑封后绝缘壳体内的空洞，有效保证半导体封装件的塑封质量。
附图说明
附图1所示是根据本发明一实施例的导线框架条的俯视示意图
图2至图5演示了根据本发明一实施例的半导体封装件的塑封过程
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
塑封是半导体封装制程中的重要一环，而模流平衡则是决定塑封质量的一项重要因素。在塑封过程中，一些半导体封装件，尤其是SOIC半导体封装件，由于结构的缘故，常会导致模具的上下模流不平衡。上下模流不平衡进而会导致在模具排气端形成的绝缘壳体内存在孔洞，造成半导体封装件的性能缺陷。可通过降低所要塑封的集成电路元件的厚度、调整导线框架的设计或调整制程参数来解决这一问题。然而这些方法并不是对所有的半导体封装件都行之有效。
本发明实施例提供了可解决上述问题的新颖方案。根据本发明的一实施例，一半导体封装件包含：芯片垫、若干引脚、集成电路元件及绝缘壳体。该芯片垫的上表面设有贴片区及至少一引流槽，该至少一引流槽位于贴片区外侧。该若干引脚设置于芯片垫的外围。该集成电路元件设置于贴片区内。该绝缘壳体遮蔽该芯片垫、若干引脚及集成电路元件。
本发明的实施例还提供一导线框架条，其包括呈阵列排布的若干封装单元，及连接该若干封装单元中的相邻者的若干连接条。其中每一封装单元包括：芯片垫，该芯片垫的上表面设有贴片区及至少一引流槽，该至少一引流槽位于该贴片区外侧；以及若干引脚，设置于该芯片垫的外围。
本发明实施例提供的半导体封装件及导线框架条通过在导线框架，如芯片垫上设置至少一引流槽，可在注塑过程中有效地将气泡导引出，从而即使在发生模流回包时也可大幅度改善所形成的绝缘壳体中的气泡情况。
附图1所示是根据本发明一实施例的导线框架条100的俯视示意图。如本领域技术人员所理解的，在实际生产中，每一条导线框架条100都包含若干呈阵列排布的封装单元12，该若干封装单元12中的相邻者由若干连接条14连接。本说明书中为清楚、简洁起见，图1仅示出了其中的一个封装单元12。
如图1所示，该封装单元12包括芯片垫120，该芯片垫120由连接杆122连接至连接条14。该芯片垫120的上表面设有贴片区124及至少一引流槽126，该至少一引流槽126位于该贴片区124外侧。该封装单元12还可包含若干引脚128，该若干引脚128可设置于该芯片垫120的外围。
该至少一引流槽126的数量、位置和形状等具体设计可依据封装单元12的结构不同而不同。较佳的，该至少一引流槽126设置于封装单元12的潜在的模流回包区。该模流回包区可位于封装单元12在流道的排气端130处的结构稀疏处，例如连接杆122和/或引脚128稀疏处。不同的导线框架条100可能有不同的流道设计，其结构稀疏处也不尽相同，但本领域技术人员可在设计时完全确定可能的模流回包区。此处不赘述。
本实施例中，该至少一引流槽126为三条平行设置的凹槽，设置于封装单元12的连接杆122与引脚128稀疏处，即图中的右侧。各引流槽126可延伸至芯片垫120的边缘。在其它实施例中，可视封装单元120的导线框架设计而将该至少一引流槽126设置为更多或更少的数量，形状也可有不同变化，例如为两条蛇形延伸的引流槽126。
图2至图5演示了根据本发明一实施例的半导体封装件300的塑封过程，该半导体封装件300可使用根据本发明实施例的导线框架条100制造，例如图1所示实施例的导线框架条100。类似的，图2至图5中为清楚、简洁起见仅示出了其中相邻的一个封装单元12。其中图2是待塑封的封装单元12在注塑初期的侧视示意图，塑胶34由注胶口(未示出)刚刚流入该封装单元12；图3是待塑封的封装单元12在注塑中期的侧视示意图，但塑胶34还未到达排气端130(参考图1)；图4是待塑封的封装单元12在注塑中期的侧视示意图，塑胶34已到达排气端130；图5是注塑完成后的半导体封装件300的侧视图。
如图2至5所示，该半导体封装件300在塑封前的制造过程已完成，例如贴片、打线等。相应的，该待塑封的封装单元12包含芯片垫120及安装于该芯片垫120上的集成电路元件30。具体的，该芯片垫120位于流道的排气端130处设置有至少一引流槽126，该集成电路元件30可设置于芯片垫120的贴片区124(参考图1)内。
注塑开始后，塑胶34，例如环氧树脂等沿流道方向A流动，从注胶口逐渐覆盖待塑封的封装单元12，例如位于芯片垫120上的集成电路元件30。当塑胶34流动至该至少一引流槽126位置时，注塑中产生的气泡36会由引流槽126导引而在塑胶34与导线框架条100，例如位于排气端130的芯片垫部分完全结合前排出，从而可有效避免在形成的绝缘壳体38内存在的气泡。另一方面，由于开槽后，芯片垫120的开槽位置处变的粗糙，可有效增加导线框架条100与塑胶34的结合性。
如图5所示，注塑后形成的半导体封装件300包含芯片垫120、若干引脚128、集成电路元件30及绝缘壳体28。该芯片垫120的上表面设有贴片区124(参见图1)及至少一引流槽126，该至少一引流槽126位于贴片区124外侧。该若干引脚128设置于芯片垫120的外围。该集成电路元件30设置于贴片区124内。如本领域技术人员所能理解的，尽管本说明书实施例仅示出一个集成电路元件30，然在其它实施例中该集成电路元件30可为多个。该绝缘壳体38遮蔽该芯片垫120、若干引脚128及集成电路元件30。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。
Claims (9)
1.一种半导体封装件，其包含：
芯片垫，所述芯片垫的上表面设有贴片区及至少一引流槽，所述至少一引流槽位于所述贴片区外侧；
若干引脚，设置于所述芯片垫的外围；
集成电路元件，设置于所述贴片区内；以及
绝缘壳体，遮蔽所述芯片垫、所述若干引脚及所述集成电路元件。
2.如权利要求1所述的半导体封装件，其中所述至少一引流槽位于所述芯片垫的引脚稀少侧，所述引脚稀少侧对应的引脚数比所述芯片垫的其它侧少。
3.如权利要求1所述的半导体封装件，其中所述半导体封装件为小外形集成电路封装。
4.如权利要求1所述的半导体封装件，其中所述至少一引流槽延伸至所述芯片垫的外缘。
5.一种导线框架条，其包括：
呈阵列排布的若干封装单元，其中每一封装单元包括：
芯片垫，所述芯片垫的上表面设有贴片区及至少一引流槽，所述至少一引流槽位于所述贴片区外侧；以及
若干引脚，设置于所述芯片垫的外围；以及
若干连接条，连接所述若干封装单元中的相邻者。
6.如权利要求5所述的导线框架条，其中所述至少一引流槽位于所述芯片垫的引脚稀少侧，所述引脚稀少侧对应的引脚数比所述芯片垫的其它侧少。
7.如权利要求5所述的导线框架条，其中所述导线框架条经配置以用于小外形集成电路封装。
8.如权利要求5所述的导线框架条，其中所述每一封装单元进一步包含连接所述芯片垫至所述若干连接条中相应者的连接杆，所述至少一引流槽位于所述芯片垫的连接杆稀少侧，所述连接杆稀少侧对应的连接杆数比所述芯片垫的其它侧少。
9.如权利要求5所述的导线框架条，其中所述至少一引流槽延伸至所述芯片垫的外缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810757035.8A CN108615715A (zh) | 2018-07-11 | 2018-07-11 | 半导体封装件及其使用的导线框架条 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810757035.8A CN108615715A (zh) | 2018-07-11 | 2018-07-11 | 半导体封装件及其使用的导线框架条 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108615715A true CN108615715A (zh) | 2018-10-02 |
Family
ID=63666285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810757035.8A Pending CN108615715A (zh) | 2018-07-11 | 2018-07-11 | 半导体封装件及其使用的导线框架条 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108615715A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109413841A (zh) * | 2018-11-12 | 2019-03-01 | 珠海欧比特电子有限公司 | 一种用于三维立体封装的叠层pcb结构 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0347991A2 (en) * | 1988-06-22 | 1989-12-27 | Koninklijke Philips Electronics N.V. | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
| JPH11101928A (ja) * | 1997-03-21 | 1999-04-13 | Toshiba Corp | 光部品実装装置及びその製造方法 |
| US20030001289A1 (en) * | 2001-06-29 | 2003-01-02 | Matsushita Electric Industrial Co., Ltd. | Resin-sealed semiconductor device and manufacturing method thereof |
| TW200511538A (en) * | 2003-09-15 | 2005-03-16 | Siliconware Precision Industries Co Ltd | Heat dissipating structure and semiconductor package with the heat dissipating structure |
| CN1601713A (zh) * | 2003-09-24 | 2005-03-30 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| CN1808713A (zh) * | 2005-01-20 | 2006-07-26 | 矽品精密工业股份有限公司 | 导线架式半导体封装件及其导线架 |
| KR20060099906A (ko) * | 2005-03-15 | 2006-09-20 | 삼성전자주식회사 | 공기 배출 수단을 갖는 리드 프레임 |
| TW200950010A (en) * | 2008-05-29 | 2009-12-01 | Powertech Technology Inc | Universal substrate for semiconductor packages and the package |
| KR20100046587A (ko) * | 2008-10-27 | 2010-05-07 | 삼성테크윈 주식회사 | 반도체 패키지 |
| CN204216033U (zh) * | 2014-12-05 | 2015-03-18 | 苏州日月新半导体有限公司 | 引线框架、半导体封装体 |
| CN104465596A (zh) * | 2014-12-05 | 2015-03-25 | 苏州日月新半导体有限公司 | 引线框架、半导体封装体及其制造方法 |
| CN104505379A (zh) * | 2014-12-19 | 2015-04-08 | 日月光封装测试(上海)有限公司 | 导线框架条及使用该导线框架条的半导体封装体 |
| CN106611754A (zh) * | 2015-10-22 | 2017-05-03 | 义隆电子股份有限公司 | 电子元件模块、集成电路封装元件及其导线架 |
| CN206380160U (zh) * | 2016-12-22 | 2017-08-04 | 江西中信华电子工业有限公司 | 加强绝缘强度的led驱动电源线路板及其封装结构 |
| CN208336209U (zh) * | 2018-07-11 | 2019-01-04 | 日月光半导体（昆山）有限公司 | 半导体封装件及其使用的导线框架条 |
-
2018
- 2018-07-11 CN CN201810757035.8A patent/CN108615715A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0347991A2 (en) * | 1988-06-22 | 1989-12-27 | Koninklijke Philips Electronics N.V. | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
| JPH11101928A (ja) * | 1997-03-21 | 1999-04-13 | Toshiba Corp | 光部品実装装置及びその製造方法 |
| US20030001289A1 (en) * | 2001-06-29 | 2003-01-02 | Matsushita Electric Industrial Co., Ltd. | Resin-sealed semiconductor device and manufacturing method thereof |
| TW200511538A (en) * | 2003-09-15 | 2005-03-16 | Siliconware Precision Industries Co Ltd | Heat dissipating structure and semiconductor package with the heat dissipating structure |
| CN1601713A (zh) * | 2003-09-24 | 2005-03-30 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| CN1808713A (zh) * | 2005-01-20 | 2006-07-26 | 矽品精密工业股份有限公司 | 导线架式半导体封装件及其导线架 |
| KR20060099906A (ko) * | 2005-03-15 | 2006-09-20 | 삼성전자주식회사 | 공기 배출 수단을 갖는 리드 프레임 |
| TW200950010A (en) * | 2008-05-29 | 2009-12-01 | Powertech Technology Inc | Universal substrate for semiconductor packages and the package |
| KR20100046587A (ko) * | 2008-10-27 | 2010-05-07 | 삼성테크윈 주식회사 | 반도체 패키지 |
| CN204216033U (zh) * | 2014-12-05 | 2015-03-18 | 苏州日月新半导体有限公司 | 引线框架、半导体封装体 |
| CN104465596A (zh) * | 2014-12-05 | 2015-03-25 | 苏州日月新半导体有限公司 | 引线框架、半导体封装体及其制造方法 |
| CN104505379A (zh) * | 2014-12-19 | 2015-04-08 | 日月光封装测试(上海)有限公司 | 导线框架条及使用该导线框架条的半导体封装体 |
| CN106611754A (zh) * | 2015-10-22 | 2017-05-03 | 义隆电子股份有限公司 | 电子元件模块、集成电路封装元件及其导线架 |
| CN206380160U (zh) * | 2016-12-22 | 2017-08-04 | 江西中信华电子工业有限公司 | 加强绝缘强度的led驱动电源线路板及其封装结构 |
| CN208336209U (zh) * | 2018-07-11 | 2019-01-04 | 日月光半导体（昆山）有限公司 | 半导体封装件及其使用的导线框架条 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109413841A (zh) * | 2018-11-12 | 2019-03-01 | 珠海欧比特电子有限公司 | 一种用于三维立体封装的叠层pcb结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101086972B (zh) | 用于mlp高密度包装的多排暴露引线 | |
| CN105514078B (zh) | 图案化的引线框架 | |
| US20080029856A1 (en) | Leadframe and non-lead package therewith | |
| CN108615715A (zh) | 半导体封装件及其使用的导线框架条 | |
| CN208336209U (zh) | 半导体封装件及其使用的导线框架条 | |
| US9324643B1 (en) | Integrated circuit device having exposed contact pads and leads supporting the integrated circuit die and method of forming the device | |
| CN208336207U (zh) | 一种双基岛引线框架及其sot33-5l封装件 | |
| US20130071505A1 (en) | Molding device for semiconductor chip package | |
| JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| TW201308548A (zh) | 小基板多晶片記憶體封裝構造 | |
| EP3840040A1 (en) | A leadframe for semiconductor devices, corresponding semiconductor product and method | |
| US20050062139A1 (en) | Reinforced die pad support structure | |
| CN202434503U (zh) | 一种dip10集成电路器件及引线框、引线框矩阵 | |
| CN206040633U (zh) | 预成形封装导线架 | |
| CN205376512U (zh) | 导线架及四方扁平无外引脚封装结构 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN212967687U (zh) | 引线框架 | |
| US20030098503A1 (en) | Frame for semiconductor package | |
| CN105355619B (zh) | 导线框架条 | |
| CN109360813A (zh) | 一种空腔结构的rf射频产品封装结构及封装方法 | |
| CN220821554U (zh) | 复杂引脚集成电路的封装结构 | |
| CN103130173B (zh) | 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构 | |
| CN217641396U (zh) | 一种微型led芯片封装结构 | |
| US20230361008A1 (en) | Electronic device with high draft angle package structure | |
| KR101209472B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 215341 No. 497, Huangpujiang South Road, Qiandeng Town, Kunshan City, Suzhou City, Jiangsu Province Applicant after: Riyuexin semiconductor (Kunshan) Co.,Ltd. Address before: No.373, Songnan Road, Qiandeng Town, Kunshan City, Suzhou City, Jiangsu Province Applicant before: ADVANCED SEMICONDUCTOR ENGINEERING (KUNSHAN) Ltd. |
|
| CB02 | Change of applicant information |