CN212967687U - 引线框架 - Google Patents
引线框架 Download PDFInfo
- Publication number
- CN212967687U CN212967687U CN202022343585.0U CN202022343585U CN212967687U CN 212967687 U CN212967687 U CN 212967687U CN 202022343585 U CN202022343585 U CN 202022343585U CN 212967687 U CN212967687 U CN 212967687U
- Authority
- CN
- China
- Prior art keywords
- leg
- side edge
- integrated circuit
- carrier tray
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本申请实施例涉及一种引线框架。根据本申请的一实施例,一引线框架包括支撑架、承载盘、第一管腿、承载盘横筋及管腿横筋;其中该支撑架具有第一侧边及与该第一侧边相对的第二侧边,且具有第三侧边及与该第三侧边相对的第四侧边;其中该承载盘具有靠近该第一侧边的第一端及靠近该第二侧边的第二端;其中该第一管腿自该承载盘的该第一端延伸至该第一侧边;其中该承载盘横筋连接至该承载盘的该第二端,且该承载盘横筋从该第三侧边延伸至该第四侧边;且该管腿横筋位于该第一侧边及该承载盘的该第一端之间,且该管腿横筋从该第三侧边延伸至该第四侧边。
Description
技术领域
本申请涉及集成电路封装技术,特别是涉及集成电路封装技术所使用的引线框架。
背景技术
集成电路的封装是半导体元件制造过程中的重要步骤。所谓封装是指将半导体元件(如光学元件、微机电元件等的核心结构)集成在一起形成集成电路,并以封装材料壳体等罩盖该集成电路而加以固定及保护,从而稳定地承担机械支撑与信号输出或输入的功能。其中,引线框架封装产品具有封装可靠、散热性能高和封装产品尺寸大幅缩小等优点。
集成电路的封装过程中,尤其是引线框架的封装过程中,由于绝缘封装材料往往会溢出到集成电路封装体以外的区域,例如溢出到导电的端子引脚、外部散热区域等,该外溢的封装材料会导致集成电路封装体以外的区域的功能受损,例如会破坏端子引脚的导电性能、以及外部散热区域的散热性能等。此外,在封装过程中,封装材料的封装区域不能得到有效的限定,往往会导致所得到的集成电路封装体的封装尺寸大小超过预期,使得封装体成品的良率大打折扣。
本领域技术人员为了克服以上封装材料外溢的问题,通常采用额外的清除工艺去除溢出到集成电路封装体以外的区域上的封装材料,例如喷砂等处理工艺。然而,该额外的喷砂等清除外溢封装材料的工艺不仅需要增加工序,延长了制程周期,而且,前述清除工艺并不能保证完全清除外溢封装材料,更有甚者,该额外的清除工艺会有破坏集成电路封装体的结构及功能的风险。
综上,现有的集成电路封装技术中涉及引线框架的封装工艺仍需进一步的改良。
实用新型内容
本申请的实施例的目的之一在于提供一种引线框架,其能够经配置以有效避免现有封装技术中所不期待的封装材料外溢的情况,同时能够进一步有效控制封装材料所封装的区域,确保了产品的合适尺寸,提高了产品的良率,并且相应避免了现有技术中后续的清除外溢封装材料的工序,进而节约了制程周期,相应节约了生产成本,因而可满足更高的集成电路封装要求。
本申请的一实施例提供了一种引线框架,该引线框架包括支撑架、承载盘、第一管腿、承载盘横筋及管腿横筋;其中该支撑架具有第一侧边及与该第一侧边相对的第二侧边,且具有第三侧边及与该第三侧边相对的第四侧边;其中该承载盘具有靠近该第一侧边的第一端及靠近该第二侧边的第二端;其中该第一管腿自该承载盘的该第一端延伸至该第一侧边;其中该承载盘横筋连接至该承载盘的该第二端,且该承载盘横筋从该第三侧边延伸至该第四侧边;且其中该管腿横筋位于该第一侧边及该承载盘的该第一端之间,且该管腿横筋从该第三侧边延伸至该第四侧边。
根据本申请的一实施例,其中该引线框架进一步包括第二管腿,其从该第一侧边沿着与该第一管腿的延伸方向相同的方向延伸,并经配置通过该管腿横筋与该第一管腿电连接。在本申请的一实施例中,该支撑架、该承载盘横筋与该管腿横筋的厚度相同。在本申请的一实施例中,该支撑架、该承载盘、该第一管腿、该承载盘横筋与该管腿横筋是一体形成的。在本申请的一实施例中,该支撑架、该承载盘、该第一管腿、该第二管腿、该承载盘横筋与该管腿横筋是一体形成的。在本申请的一实施例中,该支撑架、该承载盘、该第一管腿、该承载盘横筋与该管腿横筋的材料是铜。
本申请实施例提供的集成电路封装技术相对于现有技术不但节约了制程周期及生产成本,还提高了产品的良率,可满足更高的集成电路封装要求。
附图说明
在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地,下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言,在不需要创造性劳动的前提下,依然可以根据这些附图中所例示的结构来获得其他实施例的附图。应注意,各种结构可能未按比例绘制,且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
图1是根据一实施例使用一示例性集成电路封装过程中待封装的引线框架的俯视结构示意图。
图2是根据一实施例使用的一示例性集成电路封装过程中待封装的集成电路装置的俯视结构示意图。
图3是根据一实施例使用的一示例性集成电路封装过程中经封装的集成电路装置的俯视结构示意图。
图4是根据图3所示的实施例使用的示例性集成电路封装过程中经封装的集成电路装置的截面结构示意图。
图5是根据一实施例使用的一示例性集成电路封装过程中的集成电路封装体的俯视结构示意图。
具体实施方式
本申请实施例提供了一种用于集成电路封装技术的引线框架,特别是藉由引线框架上设置的横筋来限定封装材料的封装区域,以防止该封装材料外溢。为了更好的说明本申请的引线框架的有益效果及技术优势,下文中将结合本申请的实施例以及说明书附图来对其作进一步说明。
在本申请说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本实用新型的限制。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本申请以特定的方向建构或操作。
在具体实施方式及权利要求书中,由术语“中的一种”或其他相似术语所连接的项目的列表可意味着所列项目中的任一者。例如,如果列出项目A及B,那么短语“A及B中的一者”意味着仅A或仅B。在另一实例中,如果列出项目A、B及C,那么短语“A、B及C中的一者”意味着仅A;仅B;或仅C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
再者,为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。除非经特别指定或限定之外,“第一”、“第二”、“第三”等等不意欲描述对应组件。
例如,根据本申请的一些实施例关于一种引线框架,该引线框架包括支撑架、承载盘、第一管腿、承载盘横筋及管腿横筋;其中该支撑架具有第一侧边及与该第一侧边相对的第二侧边,且具有第三侧边及与该第三侧边相对的第四侧边;其中该承载盘具有靠近该第一侧边的第一端及靠近该第二侧边的第二端;其中该第一管腿自该承载盘的该第一端延伸至该第一侧边;其中该承载盘横筋连接至该承载盘的该第二端,且该承载盘横筋从该第三侧边延伸至该第四侧边;且其中该管腿横筋位于该第一侧边及该承载盘的该第一端之间,且该管腿横筋从该第三侧边延伸至该第四侧边。
以下实施例将结合封装流程说明演示本申请实施例集成电路装置的封装的具体结构。
图1是根据一实施例使用一示例性集成电路封装过程中待封装的引线框架的俯视结构示意图。请注意实际生产中若干集成电路封装体是同时生成的,例如提供一引线框架条,其上设有若干待封装的封装单元,每一封装单元对应待封装完成的集成电路封装体。然而,为图示清楚简洁起见,本说明书附图仅例示单一或两个集成电路封装体的形成过程。
具体的,在一些实施例中,提供一种引线框架,其上设有若干待封装的封装单元。在一些实施例中,如图1所示,引线框架10包括支撑架101、承载盘102、第一管腿103、承载盘横筋104以及管腿横筋105,其中该支撑架101具有第一侧边1011及与该第一侧边相对的第二侧边1012,还具有第三侧边1013及与该第三侧边相对的第四侧边1014。应理解,虽然如图1所示,该支撑架101设有呈行分布的待封装的封装单元,然而,在实际生产中,该支撑架101能够设有呈阵列分布的待封装的封装单元,而不受其限制。
在一些实施例中,该承载盘102具有靠近该第一侧边1011的第一端1021及靠近该第二侧边1012的第二端1022。
在一些实施例中,该第一管腿103自该承载盘102的该第一端1021延伸至该第一侧边1011。在本申请的一些实施例中,如图1所示,该第一管腿103的数目为1个;然而应理解,该第一管腿103的数目适于生产需求,而不受本申请所载实施例的限制。
在一些实施例中,该承载盘横筋104连接至该承载盘102的该第二端1022,且该承载盘横筋104从该第三侧边1013延伸至该第四侧边1014;并且该管腿横筋105位于该第一侧边1011及该承载盘102的该第一端1021之间,且该管腿横筋105从该第三侧边1013延伸至该第四侧边1014。在本申请的一些实施例中,如图1所示,该承载盘横筋104及该管腿横筋105均为水平设置且具有平齐边缘,且均与第一侧边1011及第二侧边1012平行,然而应理解,该承载盘横筋104及该管腿横筋105的形状、宽度及分别与承载盘102的第一端1021及第二端1022的距离均能够适于生产需求,而不受本申请所载实施例的限制。
在一些实施例中,支撑架101、承载盘横筋104与管腿横筋105的厚度相同。
在一些实施例中,如图1所示,该引线框架10进一步包括第二管腿106,其从该第一侧边1011沿着与该第一管腿103的延伸方向相同的方向延伸,并经配置通过该管腿横筋105与该第一管腿103电连接。在本申请的一些实施例中,如图1所示,该第二管腿106不与承载盘102直接连接。在本申请的一些实施例中,如图1所示,该第二管腿106的数目为2个,然而应理解,该第二管腿106的数目适于生产需求,而不受本申请所载实施例的限制。
在一些实施例中,该引线框架10的材料优选为具有高导电性及优良散热性的材料,例如,铜或铜合金。
在一些实施例中,该引线框架10的制成方式优选为高效且能够使得材料厚度均匀且材料成分分布均匀的方式,例如,采用一体式冲压设计。应理解,该引线框架10具体所包括的结构适于生产需求,而不受本申请所载实施例的限制,例如,是否具有第二管腿及各类管腿的具体数量都适于生产需求而设置。
图2是根据一实施例使用的一示例性集成电路封装过程中待封装的集成电路装置的俯视结构示意图。藉由一黏结胶110(请参考图4)将至少一半导体元件107固定于待封装的集成电路装置11(鉴于集成电路装置在封装流程中变化,此处标号亦作相应调整,下同)的承载盘102上。在本申请的一些实施例中,该黏结胶110的材料优选为具有高导电性及优良散热性的材料,例如,锡、铜或银等混合物,从而将半导体元件107的工作热量高效地传导到承载盘102上。
在一些实施例中,如图2所示,该半导体元件107的功能面(相对于固定于承载盘102上的一面)上可设置有多个端子区域。在一些实施例中,该半导体元件107的不同端子区域通过导线108与相应的第二管腿106电连接,并且该半导体元件107的端子区域还可以直接藉由导电的黏结胶110与第一管腿103电连接,具体的电连接方式根据实际需要设置。在封装工艺的后续工艺中,该第一管腿103及该第二管腿106由于分别与该半导体元件107的不同端子区域电连接,从而作为封装体的不同功能的端子引脚。在一些实施例中,如图2所示,该导线108及第二管腿106的数目为2个,然而应理解,该导线108及第二管腿106的数目适于生产需求,而不受本申请所载实施例的限制。在一些实施例中,该半导体元件107可以为半导体芯片或经封装的元件等。在一些实施例中,该半导体元件107可以为晶体管、整理器或其他可在中高电压工作的半导体元件。
图3是根据一实施例使用的一示例性集成电路封装过程中经封装的集成电路装置的俯视结构示意图。藉由封装材料109包封集成电路装置12的封装单元而形成待切割的封装体20。在一些实施例中,封装材料109可以是均匀的单一绝缘材料或混合绝缘材料,例如可以选自但不限于:酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-based resin)或其他适当的封装材料中的一种或多种。
在另一些实施例中,封装材料109可以是包覆材料和填充材料的组合结构,其中包覆材料可以选自但不限于:酚醛基树脂、环氧基树脂、硅基树脂或其他适当的封装材料中的一种或多种;其中填充材料优选为成本较低,填充性高,绝缘性能优的材料,例如粉状的二氧化硅(SiO2)。
在一些实施例中,可利用多种封装技术形成该封装体20,例如但不限于压缩成型(compression molding)、注射成型(injection molding)、转注成型(transfer molding)或其他适当的封装技术。
在一些实施例中,如图3所示,待切割的封装体20的封装宽度为D1,承载盘横筋104及管腿横筋105之间的距离为D2,其中D1小于或等于D2。承载盘横筋104及管腿横筋105之间限定的宽度D2是用于形成封装体20的封装材料109的最大封装宽度。承载盘横筋104及管腿横筋105能够有效地拦截封装材料109,防止其外溢到宽度D2限定的以外的区域,从而能够避免封装材料109污染经后续制程以作为封装体的端子引脚的第一管腿103和第二管腿106,进而不会破坏其导电性能;还能够避免封装材料109污染承载盘102中未被封装的部分,进而不会破坏其导电性能和/或散热性能。同时,承载盘横筋104及管腿横筋105之间限定的宽度D2可以经过工作人员的设定,以使得最终的封装成品的尺寸适于生产需求,保证了封装体成品的高良率,进而能够满足更高的集成电路封装要求。例如,可以通过减小承载盘横筋104及管腿横筋105之间限定的宽度D2,而在无需改变集成电路封装制程中的其他结构的基础上,就可以适当将封装体成品的宽度限定在较小的尺寸。
图3示出了切割截面X1。图4是根据图3所示的实施例使用的示例性集成电路封装过程中经封装的集成电路装置的截面结构示意图。具体而言,图4示出了图3中待切割的封装体20沿切割截面X1切割的截面结构示意图。
在一些实施例中,如图4所示,该承载盘102并未完全被封装材料109包覆,在如图3所示的经封装的集成电路装置12的表面上,该封装材料109完全包裹半导体元件107、导线108以及黏结胶110,并部分包裹承载盘102、第一管腿103和第二管腿106,该承载盘102的另一表面暴露在封装材料109外部,从而起到更好地散热的作用,尤其是在半导体元件107为高功率器件时,该承载盘102的传导器件工作时产生的热量的优势更为明显。此外,暴露在封装材料109外部的承载盘102的部分还可以藉由导电的黏结胶110与半导体元件107进行电连接,因此,该承载盘102的另一表面还可以经配置以作为该半导体元件107的一个端子导通部,具体取决于该半导体元件107的端子设置方式。应理解,该封装材料109具体包覆的集成电路装置12的哪些结构部分适于生产需求,而不受本申请所载实施例的限制,例如,在一些实施例中,封装材料109能够包裹半导体元件107、导线108、黏结胶110、承载盘102、第一管腿103及第二管腿106等部分,而不受本申请所载实施例的限制。
图5是根据一实施例使用的一示例性集成电路封装过程中的集成电路封装体的俯视结构示意图。
本申请的一些实施例中,如图5所示,经过对如图3所示的集成电路装置12进行以下制程工艺中的一或多种步骤得到经切割的封装体30:去除承载盘横筋104、去除管腿横筋105、弯折第一管腿103及第二管腿106、以及切割第一管腿103及第二管腿106以使得封装体20与支撑架101的侧边分离。应理解,具体实施前述制程工艺中的哪一种或多种步骤,适于生产需求,而不受本申请所载实施例的限制。
在本说明书通篇中对“本申请一实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此,短语“本申请一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。此外,可以任何适合方式来组合任何特定实施例的该特定特征、结构或特性与一或多个其它实施例。应理解,本文中所描述及图解说明的实施例的其它变化及修改鉴于本文中的教示是可能的且将被视为本申请的精神及范围的部分。
本申请的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此,本申请的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本申请的替换及修饰,并为本专利申请权利要求书所涵盖。
Claims (6)
1.一种引线框架,其特征在于,所述引线框架包括:
支撑架,其具有第一侧边及与所述第一侧边相对的第二侧边,且具有第三侧边及与所述第三侧边相对的第四侧边;
承载盘,其具有靠近所述第一侧边的第一端及靠近所述第二侧边的第二端;
第一管腿,其自所述承载盘的所述第一端延伸至所述第一侧边;
承载盘横筋,其连接至所述承载盘的所述第二端,且所述承载盘横筋从所述第三侧边延伸至所述第四侧边;及
管腿横筋,其位于所述第一侧边及所述承载盘的所述第一端之间,且所述管腿横筋从所述第三侧边延伸至所述第四侧边。
2.根据权利要求1所述的引线框架,其特征在于,所述引线框架进一步包括:第二管腿,其从所述第一侧边沿着与所述第一管腿的延伸方向相同的方向延伸,并经配置通过所述管腿横筋与所述第一管腿电连接。
3.根据权利要求1所述的引线框架,其特征在于,所述支撑架、所述承载盘横筋与所述管腿横筋的厚度相同。
4.根据权利要求1所述的引线框架,其特征在于,所述支撑架、所述承载盘、所述第一管腿、所述承载盘横筋与所述管腿横筋是一体形成的。
5.根据权利要求2所述的引线框架,其特征在于,所述支撑架、所述承载盘、所述第一管腿、所述第二管腿、所述承载盘横筋与所述管腿横筋是一体形成的。
6.根据权利要求1所述的引线框架,其特征在于,所述支撑架、所述承载盘、所述第一管腿、所述承载盘横筋与所述管腿横筋的材料是铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022343585.0U CN212967687U (zh) | 2020-10-20 | 2020-10-20 | 引线框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022343585.0U CN212967687U (zh) | 2020-10-20 | 2020-10-20 | 引线框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212967687U true CN212967687U (zh) | 2021-04-13 |
Family
ID=75372595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022343585.0U Active CN212967687U (zh) | 2020-10-20 | 2020-10-20 | 引线框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212967687U (zh) |
-
2020
- 2020-10-20 CN CN202022343585.0U patent/CN212967687U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102280418B (zh) | 带有散热装置的半导体封装 | |
JP6261309B2 (ja) | パワーモジュール | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US8368192B1 (en) | Multi-chip memory package with a small substrate | |
CN107039368B (zh) | 树脂密封型半导体装置 | |
US20130249071A1 (en) | Semiconductor device and method of assembling same | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
JP6668393B2 (ja) | ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージ | |
US9318422B2 (en) | Flat no-lead package and the manufacturing method thereof | |
US8003443B2 (en) | Non-leaded integrated circuit package system with multiple ground sites | |
US8901722B2 (en) | Semiconductor device with integral heat sink | |
US20220045025A1 (en) | Semiconductor package structure and manufacturing method thereof | |
US9000570B2 (en) | Semiconductor device with corner tie bars | |
KR200489837Y1 (ko) | 예비성형된 범용 리드 프레임 장치 | |
US9799613B1 (en) | Lead frame device | |
CN212967687U (zh) | 引线框架 | |
US20090236705A1 (en) | Apparatus and method for series connection of two die or chips in single electronics package | |
CN107342276B (zh) | 半导体器件及相应方法 | |
US9257311B2 (en) | Method of fabricating a semiconductor package with heat dissipating structure having a deformed supporting portion | |
US8853840B2 (en) | Semiconductor package with inner and outer leads | |
CN202549841U (zh) | 半导体模块 | |
CN202839586U (zh) | 一种采用弹性装置的无外引脚扁平半导体封装结构 | |
JP2005353713A (ja) | 半導体装置 | |
CN212967688U (zh) | 半导体封装结构 | |
US9449901B1 (en) | Lead frame with deflecting tie bar for IC package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 264205 No. 16-1, Hainan Road, North District, comprehensive bonded zone, Weihai Economic and Technological Development Zone, Shandong Province Patentee after: Riyuexin semiconductor (Weihai) Co.,Ltd. Address before: No.16-1, Hainan Road, export processing zone, Weihai Economic Development Zone, Weihai City, Shandong Province 264205 Patentee before: RIYUEGUANG SEMICONDUCTOR(WEIHAI) Co.,Ltd. |
|
CP03 | Change of name, title or address |