CN205376512U - 导线架及四方扁平无外引脚封装结构 - Google Patents
导线架及四方扁平无外引脚封装结构 Download PDFInfo
- Publication number
- CN205376512U CN205376512U CN201620093650.XU CN201620093650U CN205376512U CN 205376512 U CN205376512 U CN 205376512U CN 201620093650 U CN201620093650 U CN 201620093650U CN 205376512 U CN205376512 U CN 205376512U
- Authority
- CN
- China
- Prior art keywords
- wafer
- lead frame
- wafer seat
- lead
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种引脚具有支撑结构的导线架，利用在导线架的引脚部的端缘形成一支撑部以支撑该引脚部，并同时在导线架的间隙形成一成形胶层，除了可避免引脚部因长度较长或悬空所导致的引脚部变形或凹塌的问题，还可维持导线架整体结构的稳定性。此外，本实用新型还提供一种含有该导线架的四方扁平无外引脚(QFN)封装结构。
Description
技术领域
本实用新型涉及一种导线架及封装结构，特别是涉及一种引脚具有支撑结构的导线架，及一种使用该导线架的四方扁平无外引脚(QFN)封装结构。
背景技术
四方扁平无外引脚(QFN，quadflatno-lead)封装结构，因为没有向外延伸的引脚，因此，可大幅减小封装尺寸。此外，因为QFN具有较短的讯号传递路径及较快的讯号传递速度，因此，也更适用于高速及高频的电子产品。
参阅图1，图1是一般常见的QFN封装结构，包含一导线架11、一晶片12、多条导线13，及一封装层14，该导线架11包括一框座111、一晶片座112，及多条自该框座111朝向该晶片座112延伸的引脚113，其中该框座111与该晶片座112成一间隙间隔，且所述引脚113也与该晶片座112不相接触。该晶片12设置于该晶片座112上，并通过所述导线13与所述引脚113电连接，该封装层14则覆盖该框座111及晶片12，并填置于该框座111及晶片座112之间的间隙。
然而，由于晶片的尺寸随着半导体制程的进步而逐渐缩小，使得该晶片12与所述引脚113之间的间距逐渐增加，因此，用于电连接该晶片12与所述引脚113的导线13的长度也会增加，而导线13的长度增加会导致信号传输效率衰减，此外，较长的导线13也容易产生崩塌、变形或是偏移的问题。为了避免此问题，有利用将所述引脚113长度延伸的方式，以避免所述导线13长度过长的缺点。然而，因为所述引脚113为悬空延伸，因此长度过长也容易会因为支撑性不足而变形，或是在封装过程产生位移或凹塌的问题。
发明内容
本实用新型的目的在于提供一种引脚具有支撑结构的导线架。
本实用新型该导线架，包含一个框座、一个晶片座、多条引脚，及一成形胶层。
该框座具有一上表面，及一个自该上表面向下延伸的内围面。
该内围面围绕该晶片座并与该晶片座成一间距相隔，且该框座的上表面与该晶片座的顶面齐平。
所述引脚分别自该框座的上表面朝向该晶片座延伸，该每一条引脚具有一自该内围面的上表面朝向该晶片座延伸并与该晶片座成一间隙间隔的引脚部，及一自该引脚部邻近该晶片座的位置向下延伸且与该晶片座不相接触的支撑部，且其中，该引脚部与该支撑部为由相同材料所构成。
该成形胶层形成于该框座与该晶片座之间的间隙。
本实用新型所述该导线架，还包含一覆盖该支撑部反向该引脚部的表面的绝缘层。
本实用新型所述该导线架，该绝缘层选自防焊绝缘材料。
本实用新型所述该导线架，该框座与该晶片座的高度实质相同，该引脚部与该支撑部的垂直高度总和与该晶片座的高度实质相同。
本实用新型所述该导线架，该框座、该晶片座及所述引脚为由相同材料所构成。
本实用新型所述该导线架，该支撑部是自该引脚部邻近该晶片座的端缘向下延伸。
本实用新型所述该导线架，该成形胶层的材料为环氧树脂，该成形胶层不覆盖该框座上表面、晶片座顶面及所述引脚的上表面。
本实用新型的另一目的在于提供一种四方扁平无外引脚封装结构，包含一个导线架，及一个晶片单元。
该导线架如前所述，包括该框座、该晶片座、所述引脚，及该成形胶层。
该晶片单元具有一设置于该导线架的晶片座的顶面的晶片，及多条分别电连接该晶片与所述引脚部的导线。
本实用新型所述四方扁平无外引脚封装结构，还包含一覆盖该晶片及该导线架表面的封装层。
本实用新型的有益的效果在于：利用在导线架的引脚部的端缘形成该支撑部以支撑该引脚部，因此可避免引脚部因长度较长或悬空所导致的引脚部变形或凹塌的问题，并利用预形成该成形胶层维持导线架整体结构的稳定性，而可更便于后段封装制程使用。
附图说明
图1是现有四方扁平无外引脚(QFN)封装结构的一示意图；
图2是本实用新型该导线架的实施例的一示意图；
图3是说明本实用新型该实施例的一制作流程示意图；及
图4是说明利用本实用新型该实施例封装而得的四方扁平无外引脚(QFN)封装结构的一示意图。
具体实施方式
下面结合附图及实施例对本实用新型进行详细说明。
参阅图2，图2是本实用新型的导线架2的一实施例的剖视示意图。
该导线架2包含一个框座21、一个晶片座22、多条引脚23、一成形胶层24，及一绝缘层25。
该框座21具有一与该晶片座22的顶面齐平的上表面211，及一自该上表面211向下延伸的内围面212。
该晶片座22为配合该内围面212设置，该内围面212围绕该晶片座22并与该晶片座22成一间距相隔。
所述引脚23分别自该框座21朝向该晶片座22延伸。该每一条引脚23具有一自该框座21的上表面211朝向该晶片座22延伸并与该晶片座22成一间隙间隔的引脚部231，及一自该引脚部231邻近该晶片座22的位置向下延伸且与该晶片座22不相接触的支撑部232，且该框座21、晶片座22及所述引脚23为由相同材料所构成。较佳地，该支撑部232是自该引脚部231邻近该晶片座22的端缘向下延伸，而可具有较佳的支撑性。更佳地，该框座21与该晶片座22的高度实质相同，且该引脚部231与该支撑部232的垂直高度总和与该晶片座22的高度实质相同。
该成形胶层24填置于该框座21与该晶片座22之间的间隙且不会覆盖该框座21上表面、晶片座22顶面及所述引脚23的上表面，本实施例中成型胶层24覆盖框座21的内围面212、引脚部231的下表面、支撑部232的周面及晶片座22的周面，使框座21的上、下表面与外围面、引脚部231的上表面、支撑部232反向该引脚部231的表面、晶片座22的顶、底面裸露。
该绝缘层25覆盖该引脚23的支撑部232反向该引脚部231的表面。
本实用新型是利用将该导线架2的引脚23制作成具有该支撑部232的支撑结构，并事先于该框座21与该晶片座22之间的间隙形成该成形胶层24以固定该引脚23。由于该引脚部231有该支撑部232的支撑，而有较佳的支撑性，因此，可避免引脚23变形或塌陷的问题，此外，在灌注形成该成形胶层24时也由于有该支撑部232的固定支撑，而可避免引脚23位移或塌陷的问题；此外，该导线架2也因为该预成形结构，因此有较佳的支撑度，而更易于后段固晶、打线的制程操作。
参阅图3，详细的说，前述该导线架2是先将一可导电的材料，例如铜系合金或铁镍合金等材料构成的基片100，经由蚀刻制程，将该基片100不必要的部分蚀刻移除，令该基片100形成前述具有该晶片座22及对应该晶片座22延伸的多条引脚23的该导线架2。特别的是，于蚀刻形成所述引脚部231时，会控制不将所述引脚部231邻近该晶片座22下方的材料移除，因此，可于单一蚀刻制程的同时形成所述引脚部231及所述支撑部232，而得到一半成品200。
然后，将该半成品200夹设于一模具(图未示)中，用模注方式将一成形胶灌入，其中，该成形胶为选自一般绝缘封装材料，如环氧树脂等，让该成形胶填满该内围面212及该框座21与该晶片座22之间的空隙，且不会覆盖该框座21上、下表面、该晶片座22顶、底面、所述引脚23上表面，及该支撑部232反向该引脚部231的表面，并令该成形胶固化形成该成形胶层24，得到一导线架半成品201。
接着，将该导线架半成品201自该模具中取出，并于该导线架半成品201的该支撑部232露出的表面涂布一层防焊绝缘漆，形成该绝缘层25，便可得到如图2所示的该导线架2。
要说明的是，由于该晶片座22、该支撑部232与该引脚部231是利用蚀刻该基片100，由同一蚀刻制程制得，因此，该框座21、晶片座22及所述引脚23由相同材料所构成，且该支撑部232与该引脚部231的高度总和与该晶片座22的高度实质相同，所以，当将该半成品200夹设于该模具时，该支撑部232可顶抵于模具，有效支撑并固定该引脚部231，因此，可避免灌注成形胶的过程该引脚部231位移或变形塌陷的问题。
而本实用新型的该导线架2则可应用于一般的四方扁平无外引脚封装结构。
参阅图4，详细的说，该四方扁平无外引脚封装结构是利用前述该导线架2，将一晶片31对应黏接于该导线架2的晶片座22的顶面，再利用打线(wirebond)方式，形成多条电连接该晶片31与所述引脚部231的导线32，得到固设于该晶片座22上的晶片单元3，最后再于该晶片单元3(晶片31、导线32)及该导线架2表面覆盖形成一封装层4，便可得到如图4所示的该四方扁平无外引脚封装结构。
要说明的是，当该基片100蚀刻后形成的该导线架2的晶片座22为多个(图未示)时，则可同时进行多个晶片31的固晶、打线、封装，再经切割，也可得到如图4所示的该四方扁平无外引脚封装结构。
综上所述，本实用新型该导线架2是利用单一蚀刻制程而得到具有支撑结构的所述引脚23，并同时在该框座21与该晶片座22之间的间隙预形成该成形胶层24，形成一导线架预成形体。利用该支撑部232支撑并固定该引脚部231，避免该引脚部231因长度较长或悬空所导致的变形或凹塌的问题，并利用该成形胶层24维持该导线架2整体结构的稳定性，而可提升整体的制程良率，所以确实能达成本实用新型的目的。
Claims (9)
1.一种导线架，包含一个框座，一个晶片座，多条引脚，及一层成形胶层；其特征在于：该框座具有一上表面，及一自该上表面向下延伸的内围面，该内围面围绕该晶片座并与该晶片座成一间距相隔，且该框座的上表面与该晶片座的顶面齐平，所述引脚分别自该框座的上表面朝向该晶片座延伸，该每一条引脚具有一与该晶片座成一间隙间隔的引脚部，及一自该引脚部邻近该晶片座的位置向下延伸且与该晶片座不相接触的支撑部，其中，该引脚部与该支撑部为由相同材料所构成，该成形胶层形成于该框座与该晶片座之间的间隙。
2.根据权利要求1所述的导线架，其特征在于：还包含一覆盖该支撑部反向该引脚部的表面的绝缘层。
3.根据权利要求2所述的导线架，其特征在于：该绝缘层选自防焊绝缘材料。
4.根据权利要求1所述的导线架，其特征在于：该框座与该晶片座的高度实质相同，该引脚部与该支撑部的垂直高度总和与该晶片座的高度实质相同。
5.根据权利要求1所述的导线架，其特征在于：该框座、该晶片座及所述引脚为由相同材料所构成。
6.根据权利要求1所述的导线架，其特征在于：该支撑部是自该引脚部邻近该晶片座的端缘向下延伸。
7.根据权利要求1所述的导线架，其特征在于：该成形胶层的材料为环氧树脂，该成形胶层不覆盖该框座上表面、晶片座顶面及所述引脚的上表面。
8.一种四方扁平无外引脚封装结构；其特征在于：包含
一个如权利要求1所述的导线架，及；
一个晶片单元，具有一设置于该导线架的晶片座顶面的晶片，及多条分别电连接该晶片与所述引脚部的导线。
9.根据权利要求8所述的四方扁平无外引脚封装结构，其特征在于：还包含一覆盖该晶片及该导线架表面的封装层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620093650.XU CN205376512U (zh) | 2016-01-29 | 2016-01-29 | 导线架及四方扁平无外引脚封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620093650.XU CN205376512U (zh) | 2016-01-29 | 2016-01-29 | 导线架及四方扁平无外引脚封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205376512U true CN205376512U (zh) | 2016-07-06 |
Family
ID=56263358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620093650.XU Expired - Fee Related CN205376512U (zh) | 2016-01-29 | 2016-01-29 | 导线架及四方扁平无外引脚封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205376512U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975337A (zh) * | 2022-06-02 | 2022-08-30 | 江苏长电科技股份有限公司 | 引线框架、半导体器件及封装工艺 |
-
2016
- 2016-01-29 CN CN201620093650.XU patent/CN205376512U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975337A (zh) * | 2022-06-02 | 2022-08-30 | 江苏长电科技股份有限公司 | 引线框架、半导体器件及封装工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646339B1 (en) | Thin and heat radiant semiconductor package and method for manufacturing | |
| JP2019515509A5 (zh) | ||
| CN105900323B (zh) | 半导体装置以及使用该半导体装置的电力变换装置 | |
| CN101740536A (zh) | 半导体封装 | |
| US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
| KR200489288Y1 (ko) | 리드 프레임 디바이스 및 이 리드 프레임 디바이스를 포함하는 리드 프레임 디바이스 조립체 | |
| US9589928B2 (en) | Combined QFN and QFP semiconductor package | |
| KR200489837Y1 (ko) | 예비성형된 범용 리드 프레임 장치 | |
| KR20170003295U (ko) | 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지 | |
| US20190067172A1 (en) | Packaged semiconductor device and method for forming | |
| CN205376512U (zh) | 导线架及四方扁平无外引脚封装结构 | |
| US9416002B2 (en) | Packaged semiconductor sensor device with lid | |
| CN107342276B (zh) | 半导体器件及相应方法 | |
| US9305898B2 (en) | Semiconductor device with combined power and ground ring structure | |
| US10607926B1 (en) | Preformed lead frame device | |
| US11348863B2 (en) | Semiconductor package having a semiconductor die on a plated conductive layer | |
| KR20130120762A (ko) | 반도체 패키지 및 그 제조방법 | |
| CN205789946U (zh) | 导线架预成形体及导线架封装结构 | |
| US8853840B2 (en) | Semiconductor package with inner and outer leads | |
| CN208923119U (zh) | 一种功率半导体贴片封装结构 | |
| CN102891090A (zh) | 半导体器件及其封装方法 | |
| CN202549841U (zh) | 半导体模块 | |
| CN103130173B (zh) | 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构 | |
| TWM541118U (zh) | 無引腳網格陣列導線架預成形體及導線架封裝結構 | |
| CN212967687U (zh) | 引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160706 Termination date: 20180129 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |