CN105900323B - 半导体装置以及使用该半导体装置的电力变换装置 - Google Patents

半导体装置以及使用该半导体装置的电力变换装置 Download PDF

Info

Publication number
CN105900323B
CN105900323B CN201480072478.3A CN201480072478A CN105900323B CN 105900323 B CN105900323 B CN 105900323B CN 201480072478 A CN201480072478 A CN 201480072478A CN 105900323 B CN105900323 B CN 105900323B
Authority
CN
China
Prior art keywords
lead frame
power semiconductor
power
grid
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480072478.3A
Other languages
English (en)
Other versions
CN105900323A (zh
Inventor
藤野伸
藤野伸一
久米贵史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of CN105900323A publication Critical patent/CN105900323A/zh
Application granted granted Critical
Publication of CN105900323B publication Critical patent/CN105900323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明抑制伴随电力变换装置的大输出化而来的芯片温度的上升，并实现电力变换装置的小型化。本发明的半导体装置具备：构成逆变器电路的上臂的第1功率半导体元件(1a)；构成逆变器电路的下臂的第2功率半导体元件(1c)；向第1功率半导体元件(1a)传达电力的第1引线框架(3)；向第2功率半导体元件(1c)传达电力的第2引线框架(4)；向第1功率半导体元件(1a)传达控制信号的第1栅极引线框架(5)；以及封装第1功率半导体元件(1a)、第2功率半导体元件(1c)、第1引线框架(3)、第2引线框架(4)、第1栅极引线框架(5)的封装构件，上述封装构件上形成有贯通孔，在上述贯通孔的内周面，第1栅极引线框架的一部分外露，且第2引线框架(4)的一部分外露。

Description

半导体装置以及使用该半导体装置的电力变换装置
技术领域
本发明尤其涉及混合动力汽车或电动汽车的电力变换装置、以及使用于电力变换装置的半导体装置。
背景技术
近年来，混合动力汽车、电动汽车等使用的电力变换装置由于燃料费进一步提高，被要求高输出化，正在向大电流化以及低损耗方向发展。又，要求电力变换装置自身小型化。向来借助于构成电力变换装置的半导体元件的配置、半导体元件的连接方法来实现小型化、低热阻化。
在先技术文献
专利文献
专利文献1:日本特开2003－324176号公报
发明内容
发明要解决的课题
本发明的课题是电力变换装置的大输出化带来的芯片温度上升的抑制和电力变换装置的小型化。
解决课题用的手段
一种功率半导体装置，具备：构成逆变器电路上臂的第1功率半导体元件；构成上述逆变器电路的下臂的第2功率半导体元件；向上述第1功率半导体元件传达电力的第1引线框架；向上述第2功率半导体元件传达电力的第2引线框架；向上述第1功率半导体元件传达控制信号的第1栅极引线框架；以及封装上述第1功率半导体元件、上述第2功率半导体元件、上述第1引线框架、上述第2引线框架、以及上述第1栅极引线框架的封装构件，上述封装构件上形成有贯通孔，在上述贯通孔的内周面，上述第1栅极引线框架的一部分外露，且上述第2引线框架的一部分外露。
发明效果
如果采用本发明，则能够提供以下这样的半导体装置：用1个栅极引线框连接多个功率半导体元件，容易实现半导体装置的大电流化和小型化，而且模压成型中的栅极引线框不会变形，生产效率高。
附图说明
图1表示本发明的半导体装置的实施形态的一例。
图2是表示图1的半导体装置的引线框的构成的平面图。
图3是图2的右侧面图。
图4是图1的半导体装置的外观图。
图5是图4是部分放大图。
图6是图5是A－A剖面图。
图7是图5的B―B剖面图。
图8表示图1的半导体装置的等效电路。
图9(a)表示流入图8的等效电路的电流的流线。
图9(b)表示流入图8的等效电路的电流的流线。
图9(c)表示流入图8的等效电路的电流的流线。
图9(d)表示流入图8的等效电路的电流的流线。
图10表示流入图2的半导体装置的电流的流线。
图11是本发明的半导体装置的制造工序的一个工序图。
图12是图11以后的制造工序的一个工序图。
图13是图12的C―C剖面图。
图14是图12的D―D剖面图。
图15是图12以后的制造工序的一个工序图。
图16是图4的背面图。
图17表示本发明的半导体装置的冷却结构的实施形态的一例。
图18表示本发明的电力变换装置的实施形态的一例。
图19是图18的E―E剖面图。
图20是图18的F―F剖面图。
图21表示本发明的半导体装置的另一实施形态的一例。
具体实施方式
以下参照图面对本发明的半导体装置以及电力变换装置的实施形态进行说明。还有，各图中对同一要素赋予同一符号，省略重复说明。
下面参照图1～9对本发明的实施形态进行说明。
图1表示本发明的半导体装置40的实施形态的一例。半导体装置40具备由绝缘栅双极型晶体管(以下记为IGBT)与二极管(以下记为SFD)构成的逆变器电路。又，半导体装置40具备连接IGBT芯片1a、1b、1c、1d与SFD芯片2a、2b、2c、2d的第1引线框架3、第2引线框架4、第1栅极引线框架5、第2栅极引线框架6、第3引线框架13。
IGBT芯片1a、1b及SFD芯片2a、2b排成1列连接在第1引线框架3上。IGBT芯片1c、1d及SFD芯片2c、2d排成1列连接在第2引线框架4上。在这里，在第1引线框架3及第2引线框架4中，将与IGBT芯片及SFD芯片的配置方向平行的方向定义为该引线框架的长边方向。又，在上述引线框架的芯片安装平面上，将与上述引线框的长边方向正交的方向定义为短边方向。
第1引线框架3被配置为使该第1引线框架3的长边方向与第2引线框架4的长边方向相互平行。在第1引线框架3上，将IGBT芯片1a与IGBT芯片1b相邻配置，将SFD芯片2a与SFD芯片2b相邻配置。在第2引线框架4上，将IGBT芯片1c与IGBT芯片1d相邻配置，将SFD芯片2c与SFD芯片2d相邻配置。又，配置于第1引线框架3的IGBT芯片1a、1b与第2引线框架4上配置的SFD芯片2c、2d沿着第2引线框架4的短边方向配置。第2引线框架4上配置的IGBT芯片1c、1d与第1引线框架3上配置的SFD芯片2a、2b沿着第1引线框架3的短边方向配置。又，第3引线框架13与第1引线框架3相邻配置。
第1栅极引线框架5配置于第1引线框架3与第2引线框架4之间。第1栅极引线框架5被配置为使得该第1栅极引线框架5的长边方向与第1引线框架3的长边方向平行。第1栅极引线框架5被配置于第1引线框架3上安装的IGBT芯片1a、1b与第2引线框架4上安装的SFD芯片2c、2d之间的空间。
第2栅极引线框架6被配置于第1引线框架3与第2引线框架4之间。第2栅极引线框架6被配置为使得该第2栅极引线框架6的长边方向与第1引线框架3的长边方向平行。第2栅极引线框架6被配置于第1引线框架3上安装的SFD芯片2a、2b与第2引线框架4上安装的IGBT芯片1c、1d之间的空间。
IGBT芯片1a的栅极通过铝线14A连接于第1栅极引线框架5。IGBT芯片1a的射极通过铝线14b连接于第1射极引线10。IGBT芯片1b的栅极通过铝线14c连接于第1栅极引线框架5。
IGBT芯片1c的栅极通过铝线14d连接于第2栅极引线框架6。IGBT芯片1c的射极通过铝线14e连接于第2射极引线12。IGBT芯片1d的栅极通过铝线14f连接于第2栅极引线框架6。
第1引线框架3具有与该第1引线框架3形成为一体的第1集电极引线9。第2引线框架4具有与该第2引线框架4形成为一体的第2集电极引线11。
半导体装置40具有热敏电阻15。关于热敏电阻15，将该热敏电阻15的传感部配置于第1引线框架3上的IGBT芯片1a附近。热敏电阻15通过引脚连接于热敏电阻引线7、8。
第1引线框架3在通过第2栅极引线框架6且与第1引线框架3的长边方向平行的假想直线上，形成有与第2栅极引线框架6重叠的区域。在该領域，形成有向第2栅极引线框架6突出的部分。
同样，第2引线框架4在通过第1栅极引线框架5且与第2引线框架4的长边方向平行的假想直线上，形成有与第1栅极引线框架5重叠的区域。在该区域，形成有向第1栅极引线框架5突出的部分。详细情况将在下面利用图5叙述。
图2是表示图1的半导体装置的引线框架的构成的平面图。图2表示在图1所示的状态下，再将第5引线框架18与第4引线框架17连接的状态。
第4引线框架17夹着IGBT芯片1a、1b及SFD芯片2a、2b而与第1引线框架3相对配置。IGBT芯片1a、1b及SFD芯片2a、2b各自的一个面与第1引线框架3连接，且各自的另一面与第4引线框架17连接。又，第4引线框架17的一端通过焊锡20连接于第2引线框架4。
第5引线框架18夹着IGBT芯片1c、1d及SFD芯片2c、2d而与第2引线框架4相对配置。IGBT芯片1c、1d及SFD芯片2c、2d各自的一个面连接于第2引线框架4，且各自的另一面连接于第5引线框架18。又，第5引线框架18的一端通过焊锡19连接于第3引线框架13。
图3表示图2所示的半导体装置40的侧视图。图示的IGBT芯片1c、1d及SFD芯片2c、2d通过焊锡21连接于第2引线框架4及第5引线框架18。
如图3所示，在第2引线框架4上，在长边方向的大致中央部形成有凹部22。夹着凹部22，IGBT芯片1c、1d与SFD芯片2c、2d分别配置于相反侧。虽未图示，但在第1引线框架3、第1栅极引线框架5、第2栅极引线框架6上也同样形成有凹部22。凹部22借助于拉拔加工等方法形成。
图4是半导体装置40的外观图。半导体装置40利用压模23封装。关于第1引线框架3及第3引线框架13，该引线框架的一部分突出到压模23的外部，形成电连接用的母线(busbar)25。同样，关于第2引线框架4，该第2引线框架的一部分突出到压模23的外部，形成电连接用的母线26。母线26沿着引线框架的长边方向形成，且向与母线25相反的方向突出。又，栅极销(gate pin)27也与母线25、26一样，从压模23沿着引线框架的长边方向突出地形成。栅极销27作为第1栅极引线框架5、第2栅极引线框架6、热敏电阻引线7、8、第1集电极引线9、第1射极引线10、第2集电极引线11、第2射极引线12的一部分形成。
压模23在半导体装置40的大致中央形成有贯通孔24。下面利用图5～图7对该贯通孔24进行说明。
图5是图4的部分放大图。贯通孔24形成为，通过第2栅极引线框架6，且在与第1引线框架3的长边方向平行的假想直线上跨越第1引线框架3与第2栅极引线框架6之间。又，贯通孔24形成为，通过第1栅极引线框架5，且在与第2引线框架4的长边方向平行的假想直线上跨越第2引线框架4与第1栅极引线框架5之间。
第2栅极引线框架6沿着第1引线框架3的长边方向向着贯通孔24形成细前端，该前端形成切断面28。第1引线框架3沿着该第1引线框架3的长边方向向着贯通孔24形成细前端，该前端形成切断面29。第1栅极引线框架5沿着第2引线框架4的长边方向向着贯通孔24形成细前端，该前端形成切断面30。第2引线框架4沿着该第2引线框架4的长边方向向着贯通孔24形成细前端，该前端形成切断面31。
第2栅极引线框架6的切断面28与第1引线框架3的切断面29相对。第1栅极引线框架5的切断面30与第2引线框架4的切断面31相对。各引线框架的切断面28、29、30、31形成于与贯通孔24的沿面相同的面上。
图6是图5的A―A剖面图。图7是图5的B―B剖面图。如图所示，第1引线框架4及第2栅极引线框架5向着贯通孔24形成细前端，该前端形成切断面。贯通孔24在各引线框的形成有凹部22的区域的大致中央部形成。又，形成压模23到凹部22的内侧为止。也就是说，从压模23外露的引线框架，其板厚比配置有芯片的部分薄。
图8表示半导体装置40的等效电路。第1引线框架3为正电位P，第4引线框架17和第2引线框架4为中间电位AC，第3引线框架13和第5引线框架18为负电位N。IGBT芯片1a、1b、1c、1d通过使栅极电位相对于集电极电位改变而实现接通/断开。IGBT芯片1a、1b的射极电位为中间电位AC，IGBT芯片1c、1d的射极电位为负电位N。
在以上说明的半导体装置中，第1栅极引线框架5与第2栅极引线框架6被配置于第1引线框架3与第2引线框架4之间，而且，第1栅极引线框架5与第2栅极引线框架6邻接于IGBT1a、1b、1c、1d。借助于此，能够将IGBT1a、1b的栅极连接于第1栅极引线框架5，且将IGBT1c、1d的栅极连接于第2栅极引线框架6。也就是说，能够将多个IGBT芯片的栅极信号电连接于一根引线框架。例如IGBT芯片枚数为3枚、4枚的情况下，也能够如上所述，将IGBT芯片排成一列，用1个引线框架电连接。因此，即使是并联连接的芯片数增加，也不需要增加栅极信号用的引线框架，能够抑制伴随芯片枚数增加而发生的尺寸增大。
又，在上臂侧的IGBT芯片1a、1b以及SFD芯片2a、2b与下臂侧的IGBT芯片1c、1d以及SFD芯片2c、2d之间设置有第1栅极引线框架5和第2栅极引线框架6，因此上臂与下臂的芯片间的热干扰被抑制。又，IGBT芯片1a、1b、1c、1d与SFD芯片2a、2b、2c、2d之间也设置有凹部22，因此热干涉同样得到抑制。这样就使得芯片发热时的芯片温度上升变小。
又，通过将良好的热传导材料铜板使用于第1引线框架3与第2引线框架6，使得芯片在第1引线框架5和第2引线框架6上产生的热量容易散开。又，各臂的芯片枚数为IGBT芯片2枚、SFD芯片2枚，由于有多枚，因此第1引线框架5和第2引线框架6的热容量大。因而芯片温度不会急剧上升。
又，如图5所示，第1引线框架3的切断面29与第2栅极引线框架6的切断面28被设置于相对的位置上，第2引线框架4的切断面31与第1栅极引线框架5的切断面30被设置于相对的位置上。这是因为在分别连接的状态下利用压模23实施了模压成型，借助于模压成型后的切断加工而将连接部切断了的缘故。即，在模压成型时将第1栅极引线框架5和第2栅极引线框架的前端连接固定于第1引线框架3和第2引线框架4。于是，能够抑制模压成型时的成型压力造成的栅极引线框架的变形。
又，贯通孔24如图6所示形成为，在引线框架的切断面之间较窄，此外的其他区域较宽。换句话说，引线框架的切断部并非形成为只是切断面从压模23外露，而是形成为该引线框的一部分从压模23的外侧贯通孔突出。通过这样使切断的引线框架的一部分突出地形成贯通孔，在模压成型后的第1栅极引线框架5与第2栅极引线框架6的连接部的切断加工中，可以利用模具等从上下按压切断连接部。因此，加工性能良好，生产效率高。又，切断加工造成的切断面28、29、30、31的变形不会造成压模23变形。
图9表示流入图8的等效电路的电流的流线。图9(a)表示电流交互地向IGBT芯片1a、1b与SFD芯片2c、2d流动的状态。电流相应于IGBT芯片1a、1b的接通/断开而变为I1与I2。图9(b)表示电流交互地向IGBT芯片1c、1d与SFD芯片2a、2b流动的状态。电流相应于IGBT芯片1c、1d的接通/断开而变成I3与I4。图9(c)表示在图9(a)中IGBT芯片1a、1b接通时产生的恢复电流I5。图9(d)表示在图9(b)中IGBT芯片1c、1d接通时产生的恢复电流I6。
图10表示流入半导体装置40的电流的流线。电流I1、I3通过第1引线框架3、第4引线框架17、第2引线框架4在正电位P与中间电位AC之间流动。电流I2、I4通过第2引线框架4、第5引线框架18、第3引线框架13在中间电位AC与负电位N之间流动。电流I5、I6通过第1引线框架3、第4引线框架17、第2引线框架4、第5引线框架18、第3引线框架13在正电位P与负电位N之间流动。
以上说明的半导体装置中，电流I1～I6不管通过哪一个芯片，电流流线的长度也都相等。例如，不管电流I1通过IGBT芯片1a和IGBT芯片1b中的哪一个，电流I1的流线的长度都相等。借助于此，并联连接的芯片、例如IGBT芯片1a与1b、SFD芯片1a与1b中流动的电流的路径长度都分别相等，芯片间的电流失衡得以抑制。这样，即使是并联连接的芯片枚数进一步增加，也能够得到相同的效果。
又，电流I5、I6在半导体装置40中涡旋状流动。借助于此，在涡旋中心产生与半导体装置40垂直的磁场，磁场在相邻配置的金属构件上引起涡流。作为相邻配置的金属构件，例如列举下面所述的冷却片(图17的冷却片42)。由于该涡流抵消磁场的效果，电流路径的电感减小，恢复电流产生的电涌电压减小。
又，电流I1与I2、电流I3与I4，如上所述交互地变化流动，但各自的流线，像例如第1引线框架3与第2引线框架4并列邻接那样相邻。借助于此，能够利用电流变化时产生的磁场变化减小互感。从而，减小IGBT芯片断开时产生的电涌电压。
如上所述，IGBT芯片1a、1b的射极电位为中间电位AC，第2引线框架4与第4引线框架17为相同电位。而IGBT芯片1a、1b的栅极信号流过第1栅极引线框架5。第1栅极引线框架5如图2所示，与第2引线框架3并列邻接，而且部分与第4引线框架17重叠。从而，栅极信号被射极电位所包围，不受电涌电压、外部来的噪声的影响，耐噪声性能好。同样，IGBT芯片1c、1d的射极电位是负电位N，第3引线框架13与第5引线框架18为相同电位。对此，IGBT芯片1c、1d的栅极信号流过第2栅极引线框架6。第2栅极引线框架5的一部分与第3引线框架13并列邻接，而且一部分与第5引线框架18重叠。从而，栅极信号被射极电位包围，不受电涌电压、外部来的噪声影响，抗噪声性能好。
下面参照图11～14对本发明的半导体装置的制造方法进行说明。
图11表示本发明的半导体装置40的制造工序。第1引线框架3与第3引线框架13、第2栅极引线框架6、各引线11、12用连接杆32和34连接。同样，第2引线框架4、第1栅极引线框架5和各引线7、8、9、10用连接杆33和35连接。又，第1引线框架3与第2栅极引线框架6用连接部36连接。第2引线框架4与第1栅极引线框架5用连接部37连接。
图12表示图11的制造工序之后的制造工序。关于半导体装置40，其压模23是模压成型的。在模压成型中，以连接杆32～35与连接部36、37连接的状态模压成型。压模23形成于连接杆34与连接杆35间的区域。
图13是图12的C―C剖面的剖面图。图14是图12的D－D剖面的剖面图。第2引线框架4与第1栅极引线框架5利用连接部37连接。又，压模连接部38以与连接部37相同的形状存在。
图15表示图12的制造工序之后的制造工序。贯通孔24利用切断加工方法形成。借助于切断加工去除连接部36、37与压模连接部38。
其后，连接杆32、33、34、35利用切断加工方法去除，再利用弯曲加工方法形成母线25、26和栅极销27(参照图4)。
在以上说明的半导体装置的制造方法中，模压成型时残存连接杆32～35和连接部36、37，形成全部引线与引线框架连接的状态。从而，引线和引线框架的刚性比各引线-引线框架分离的状态下的刚性高。
又，连接杆与连接部利用模压成型用的模具固定，由此能够进一步提高引线与引线框架的刚性。由此，模压成型压力不会使引线和引线框架变形，而且残存的连接杆与连接部、模压成型形成的压模连接部可以在模压成型后通过切断加工去除。从而，能够以从模压成型到切断加工的连续的工序进行制造，生产效率高。
下面参照图16～17对本发明的半导体装置的冷却结构进行说明。
图16是从与图4相反的一侧的视点观察半导体装置40得到的背面图。第1引线框架3与第2引线框架4、第3引线框架13、第1栅极引线框架5与第2栅极引线框架6，在与压模23的表面相同的平面上具有从压模23外露的冷却面。又，在凹部22上形成有压模23，在其内侧设置有贯通孔24。
图17表示本发明的半导体装置的冷却结构的一例。半导体装置40利用具有散热性的绝缘性粘接片41粘接于冷却片42。半导体装置40并列配置有三个，分别承担3相交流电的U相、V相、W相。冷却片42具备通过锻造成型而形成的叶片43。
以上说明的半导体装置的冷却结构中，图16所示的半导体装置40的冷却面利用绝缘性粘接片41粘接于冷却片42。又，关于半导体装置40的背面，虽然第1引线框架3与第2引线框架4、第3引线框架13、第1栅极引线框架5与第2栅极引线框架6作为冷却面外露，但是其外缘由压模23包围着。由此，引线框架外缘的角部不会损伤绝缘性粘接片41，绝缘可靠性高。
又，如上所述，对贯通孔24进行切断加工时切断面28～31的变形造成的压模23的变形得到抑制，因此半导体装置40的冷却面容易确保平面度，与绝缘性粘接片41的紧贴性良好。因此，在绝缘性粘接片的接合界面上，空隙、剥离的发生得以抑制，能够抑制在接合界面的热传导性的下降，且接合可靠性高。
冷却片42与叶片43用例如高热传导性的铝合金构成。绝缘粘接片41利用例如环氧树脂与高热传导性填料构成。因此，绝缘性粘接片41的热传导性比冷却片42和叶片43以及第1引线框架3和第2引线框架4都低。由此，IGBT芯片1a、1b、1c、1d与SFD芯片2a、2b、2c、2d产生的热利用第1引线框架3和第2引线框架4扩散，通过绝缘性粘接片41传达到冷却片42。从而，从芯片到引线框架间的热容量大，能够抑制芯片的急剧温升。
又，绝缘粘接片41由于与冷却片42直接接合，因此从绝缘粘接片41到叶片43中流动的致冷剂为止的热阻小。由此，从芯片到致冷剂为止的总热阻小，芯片的温升小。
又，多个半导体装置40沿着半导体装置40的短边方向配置。这时叶片43中流动的致冷剂沿着半导体装置40的长边方向流动。也就是说，叶片43中流动的致冷剂向IGBT芯片1a、1b、SFD芯片2c、2d并列的方向流动。由于致冷剂这样流动，致冷剂的因芯片产生的热造成的温度上升、例如U相半导体装置40中温度上升了的致冷剂不会流入V相以及W相半导体装置40。因此，即使是采用空气、油等热容量小的致冷剂，也不会受到致冷剂温度变化的影响，芯片的温度偏差小。
下面参照图18～19对本发明的电力变换装置的实施形态进行说明。。
图18表示本发明的电力变换装置60的实施形态的一例。本实施形态的电力变换装置60具有与U、V、W三相对应的3个半导体装置40。3个半导体装置40沿各半导体装置40的短边方向邻接配置。各半导体装置40以母线25向着同一方向的方式配置。
半导体装置40利用绝缘粘接片41粘接于冷却片42。冷却片42用高热传导性的铝合金形成。外壳50以将多个半导体装置40围起的方式固定于冷却片42。外壳50利用绝缘性树脂材料形成。外壳50具备兼任N母线44、P母线45、W母线46、V母线47、U母线48的固定和绝缘的支架部。外壳50具备N母线44、P母线45、W母线46、V母线47、U母线48的外部连接用的端子台52。外壳50具备用于固定控制装置的毂(boss)51，该控制装置用于控制半导体装置40。
N母线44与各半导体装置40具备的母线25中、与第3引线框架13连接的母线电连接。P母线45与各半导体装置40具备的母线25中、与第1引线框架3连接的母线电连接。P母线45以与N母线44相向且平行的方式配置。N母线44及P母线45固定于外壳50。
U母线48与U相的半导体装置40的母线26电连接。V母线47与V相的半导体装置40的母线26电连接。W母线46与W相的半导体装置40的母线26电连接。
在与U相的半导体装置40相邻的地方，配置有使电力变换装置60的整流用电容器放电用的放电电阻49。U相的半导体装置40保留图11所示的连接杆34、35的一部分，放电电阻49与该连接杆电连接。
图19是图18的E―E剖面的剖面图。还有，为避免附图复杂化，对表示剖面结构的一部分构件没有图示出剖面线。半导体装置40被配置于与冷却片42粘接的外壳50内。又，配置在外壳50内的半导体装置40利用绝缘性封装材料54封装。半导体装置40的母线25、26及栅极销27如图4所示，从压模23开始沿着引线框架的长边方向突出，然后如图19所示，在封装材料54内弯曲，然后从封装材料54突出。
外壳50具有借助于模压成型而形成为一体的销子53。销子53与母线25、26上形成的孔嵌合，起对母线25、26进行定位的作用。又，外壳50具有借助于模压成型形成的孔，配置有螺母57。螺母57用于母线25、N母线44和电力变换装置60的整流用电容器的固定。
母线26通过焊接与W母线46连接。在夹着半导体装置40与冷却片42相对的区域内，用毂(boss)51(参照图18)将控制装置55固定于外壳50。控制装置55通过焊锡56与栅极销27电连接。N母线44与P母线45被配置于母线25与螺母57之间。N母线44沿着半导体装置40的短边方向延伸，且向与螺母57连接的连接部弯曲。
图20是图19的F―F剖面的剖面图。贯通孔24中也充填有封装材料54。封装材料54以覆盖第2引线框架4及第1栅极引线框架5的贯通孔24侧的突出部的方式形成。
在以上说明的电力变换装置中，半导体装置40的母线25、26与栅极销27用封装材料54封装，贯通孔24也同样用封装材料54封装。由此，各母线间和各栅极销间的绝缘、母线以及栅极销与冷却片间、贯通孔内的各引线框架与各栅极引线框架间利用封装材料54绝缘。从而，绝缘可靠性好。
又，在封装材料54内，各栅极销、母线间的绝缘距离、以及贯通孔内的栅极引线框架、引线框架间的绝缘距离比空间绝缘距离短。从而，半导体装置的母线与栅极销突出的边的长度短，而且贯通孔小。
绝缘性粘接片41和半导体装置40一样用封装材料54封装。因此，绝缘性粘接片不会受环境影响而劣化，例如不会因吸湿而导致粘接力下降，可靠性高。封装材料54虽然以液态充填于外壳50并固化，但是通过在充填前将冷却片42与外壳50粘接，封装材料54不会流出，能够将UVW相的半导体装置40与放电电阻49同时封装，因此生产效率高。
关于N母线44与P母线45、UVW相半导体装置40间的电流，例如有电流从U相半导体装置40的母线25通过N母线44往V相半导体装置40的母线25流动的情况下，该电流以母线25与N母线44的螺母57的固定点为起点逆向流动。对此，由于N母线44与母线25平行地延伸而且重叠，因此流往母线的电流是相向的。而且，由于N母线44与P母线45在外壳50内重叠，因此N母线与P母线的电感小。借助于此，电力变换装置60的整流用电容器连接于U、V、W相所有的母线25上，即使是在例如其连接场所、U相母线25和V相母线25上整流用电容器的电感不同的情况下，各半导体装置40也能够使电流通过N母线与P母线，从电感最低的连接场所、或电感最低的多个连接部位流出流入。从而，能消除电感的偏差，而且降低电涌电压。
外壳50借助于模压成型一体地形成兼任N母线44、P母线45、W母线46、V母线47、U母线48的绝缘与固定的支架部、这些母线的端子台52、控制装置55的固定用的毂51、螺母57的固定孔、销子53、封装材料54的护罩，生产效率高，能够将各构件做得小。又，半导体装置40利用销子53确定固定位置，将N母线44、P母线45、W母线46、V母线47、U母线48也固定于外壳50的支架部，控制装置也固定于毂51。于是，母线25、26与N母线44、P母线45、W母线46、V母线47、U母线48的连接部的位置偏离、栅极销27与控制装置55的连接部的位置偏离小，生产效率高。
近年来混合动力汽车、电动汽车等用的电力变换装置由于燃料费进一步提高，追求高输出化，大电流化以及低损耗化正在取得进展。伴随这种情况，当然要求芯片的冷却性能有所提高，也有必要使开关速度高速化、抑制因高速化产生的电涌电压。而且也不允许伴随大电流化而增大尺寸。针对这些要求，根据本发明的构成，将第1栅极引线框架5与第2栅极引线框架6配置于第1引线框架3与第2引线框架4之间，而且邻接IGBT1a、1b、1c、1d。
又，在贯通孔24中，第1引线框架3和第2栅极引线框架6的切断面28和29，与第2引线框架4和第1栅极引线框架5的切断面30和31，被设置于相对的位置，以分别连接的状态利用压模23模压成型，通过模压成型后的切断加工切断连接部。根据以上所述，可以将IGBT1a、1b的栅极信号电连接于第1栅极引线框架5，将IGBT1c、1d的栅极信号电连接于第2栅极引线框架6，将多枚芯片的栅极信号电连接于一个引线框架，例如芯片枚数为3枚、4枚的情况下，也可以通过将芯片排成一列，来用一个引线框架进行电连接。从而，容易配置多枚芯片，能够实现大电流化，不会因大电流化而加大尺寸。而且，由于在上臂侧的IGBT芯片1a、1b及SFD芯片2a、2b与下臂侧的IGBT芯片1c、1d及SFD芯片2c、2d之间设置有第1栅极引线框架5与第2栅极引线框架6，因此芯片间没有热干扰，芯片散热性能好，芯片温度上升小。
又，在模压成型时，第1栅极引线框架5和第2栅极引线框架的前端连接固定于第1引线框架3和第2引线框架4。因而，不会因模压成型时的成型压力造成栅极引线框架的变形，生产效率高。而且，冷却片42与叶片43用高热传导性的铝合金构成，绝缘粘接片41用环氧树脂和高热传导性填料构成。因此，绝缘性粘接片41的热传导性比冷却片42和叶片43以及第1引线框架3和第2引线框架4低。借助于此，IGBT芯片1a、1b、1c、1d和SFD芯片2a、2b、2c、2d产生的热由第1引线框架3和第2引线框架4扩散，通过绝缘性粘接片41向冷却片42传达。从而，芯片到引线框架间的热容量大，能够抑制芯片温度的急剧上升。
又，由于绝缘粘接片41与冷却片42直接接合，因此从绝缘粘接片到叶片43中流动的致冷剂为止的热阻小。由此，从芯片到致冷剂为止的总热阻小，芯片温升小。借助于以上说明的效果，能够抑制半导体装置的芯片的温升，能够实现大电流化和小型化。而且由于生产效率高，能够提供廉价的半导体装置。
又，根据本发明的构成，半导体装置中流动的电流有：通过第1引线框架3和第4引线框架17在正电位P与中间电位AC间流动的电流、通过第2引线框架4与第5引线框架18、第3引线框架13在中间电位AC与负电位N间流动的电流、通过第1～5引线框架3、4、13、17、18在正电位P与负电位N间流动的电流，各电流不管通过哪个芯片，电流流线的长度都相等。从而，并联连接的芯片、例如IGBT芯片1a和1b、SFD芯片1a和1b中流动的电流分别相等，芯片间不存在电流失衡，其结果是，芯片的发热相同，芯片温升小。这在并联连接的芯片枚数增加到3枚、4枚的情况下也能够得到相同的效果。
又，由于通过第1～5引线框3、4、13、17、18在正电位P与负电位N间流动的恢复电流在半导体装置中涡旋流动，因此在涡旋中心产生与半导体装置垂直的磁场。借助于该磁场，在冷却片42中产生涡流，电感减小。又，由于第1引线框架3与第2引线框架4并列邻接，因此电流变化时产生的磁场变化导致电感减小。由于这些电感减小，芯片开关时产生的电涌电压减小。由此，芯片损耗减小，
又，可以采用低损耗的低耐压芯片，其结果是，芯片温升小。而且，IGBT芯片1a、1b的栅极信号的第1栅极引线框架5与第2引线框架3并列邻接，而且与第4引线框架17部分重叠，IGBT芯片1c、1d的栅极信号的第2栅极引线框架5与第3引线框架13部分并列邻接，而且与第5引线框架18部分重叠。从而，栅极信号被射极电位包围着，不受电涌电压、外部来的噪声的影响，抗噪声性能好。根据以上说明的效果，能够提供可抑制半导体装置的芯片的温升，而且抗噪声性能好的半导体装置。
根据本发明的电力变换装置的构成，半导体装置40的母线25、26和栅极销27、贯通孔24用封装材料54封装，各母线间与各栅极销间的绝缘、母线及栅极销与冷却片间、贯通孔内的各引线框架与各栅极引线框架间利用封装材料绝缘。又，由于利用封装材料绝缘，各栅极销与母线间、以及贯通孔内的栅极引线框架与引线框间的绝缘距离短，半导体装置的母线与栅极销突出的边的长度小，而且贯通孔小。还有，绝缘性粘接片41利用封装材料54封装，绝缘性粘接片不会因环境而劣化，不会因例如吸湿而降低粘接力。
又，外壳50具备：借助于一体化模压成型，兼任N母线44、P母线45、W母线46、V母线47、U母线48的绝缘和固定的支架部；各母线的端子台52；控制装置55的固定用的毂51；螺母57的固定孔；半导体装置40的位置固定用的销子53；封装材料54的护罩；以及销子53。这样能够使各构件小型化，而且能够消除母线25、26与N母线44、P母线45、W母线46、V母线47、U母线48的连接部的位置偏离和栅极销27与控制装置55的连接部的位置偏离，因此能够提高生产效率。封装材料54也是以液态往外壳50中充填后固化的，因此能够同时封装UVW相的半导体装置40和放电电阻49，生产效率高。根据以上说明的效果，由于小型化、可靠性好，而且生产效率高，因此能够提供价格低廉的电力变换装置。
而且，根据本发明的构成，母线25与N母线44以及P母线45间流动的电流以螺母57的固定点为起点在两条母线内相向流动。又，由于N母线44与P母线45在外壳50内重叠，因此在N母线、P母线、半导体装置间流动的电流的电感低。由此，即使是电力变换装置60的整流用电容器的电感不同的情况下，各半导体装置40也能够通过N母线44和P母线45从电感最低的母线25的连接场所、或电感最低的多条母线25的连接部位流出电流或流入电流。因此电感低，芯片开关时产生的电涌电压减小。由此，芯片损耗小，另外，能够采用低损耗的低耐压芯片，其结果是，芯片温度上升小。根据以上说明的效果，电力变换装置的芯片的温升得到抑制。
图21表示另一实施形态的半导体装置40的引线框架形状。图1所示的半导体装置40通过将连接第1引线框架3与第2栅极引线框架6的连接部切断，且将连接第2引线框架4与第1栅极引线框架5的连接部切断而形成。图21所示的半导体装置40与此不同，通过将连接第1栅极引线框架5与第2栅极引线框架6的连接部切断而形成。通过预先将引线框架形成为这样的形状，可以将引线框架的切断部形成于1处，提高加工效率。又，可以将贯通孔做得小。本实施形态的半导体装置也能够得到与上述第1实施形态相同的效果。
符号说明
1a、1b、1c、1d…IGBT芯片，
2a、2b、2c、2d…SFD芯片，
3…第1引线框架，
4…第2引线框架，
5…第1栅极引线框架，
6…第2栅极引线框架，
7…热敏电阻引线，
8…热敏电阻引线，
9…第1集电极引线，
10…第1射极引线，
11…第2集电极引线，
12…第2射极引线，
13…第3引线框架，
14a、14b、14c、14d、14e、14f…铝线，
15…热敏电阻，
17…第4引线框架，
18…第5引线框架，
19…焊锡，
20…焊锡，
21…焊锡，
22…凹部，
23…压模，
24…贯通孔，
25…母线，
26…母线，
27…栅极销，
28、29、30、31…切断面，32、33、34、35…连接杆，36、37…连接部，
38…压模连接部，
40…半导体装置，
41…绝缘性粘接片，
42…冷却片，
43…叶片，
44…N母线，
45…P母线，
46…W母线，
47…V母线，
48…U母线，
49…放电电阻，
50…外壳，
51…毂，
52…端子台，
53…销子，
54…封装材料，
55…控制装置，
56…焊锡，
57…螺母，
60…电力变换装置，
P…正电位，
N…负电位，
AC…中间电位，
I1、I2、I3、I4…电流流线，I5、I6…恢复电流流线，
U…U相、V…V相、W…W相。

Claims (11)

1.一种功率半导体装置的制造方法，
所述功率半导体装置具备：
构成逆变器电路的上臂的第1功率半导体元件；
构成所述逆变器电路的下臂的第2功率半导体元件；
向所述第1功率半导体元件传达电力的第1引线框架；
向所述第2功率半导体元件传达电力的第2引线框架；
所述第1功率半导体元件传达控制信号的第1栅极引线框架；以及
封装所述第1功率半导体元件、所述第2功率半导体元件、所述第1引线框架、所述第2引线框架、以及所述第1栅极引线框架的封装构件，
所述功率半导体装置的制造方法的特征在于，包括：
第1工序，用所述封装构件将第2功率半导体元件加以封装，该第2功率半导体元件是安装在一体地形成有所述第1栅极引线框架与所述第2引线框架的引线框架上的元件；以及
第2工序，在所述封装构件上形成贯通孔，且将连接所述第1栅极引线框架与所述第2引线框架的连接部切断。
2.一种功率半导体装置，其特征在于，具备：
构成逆变器电路的上臂的第1功率半导体元件；
构成所述逆变器电路的下臂的第2功率半导体元件；
向所述第1功率半导体元件传达电力的第1引线框架；
向所述第2功率半导体元件传达电力的第2引线框架；
向所述第1功率半导体元件传达控制信号的第1栅极引线框架；以及
封装所述第1功率半导体元件、所述第2功率半导体元件、所述第1引线框架、所述第2引线框架、以及所述第1栅极引线框架的封装构件，
所述封装构件上形成有贯通孔，
在所述贯通孔的内周面，所述第1栅极引线框架的一部分外露，且所述第2引线框架的一部分外露。
3.根据权利要求2所述的功率半导体装置，其特征在于，
所述第1栅极引线框架配置于所述第1引线框架与所述第2引线框架之间。
4.根据权利要求2或3所述的功率半导体装置，其特征在于，
所述贯通孔的所述内周面上的所述第1栅极引线框架的外露面与在所述封装构件上形成所述贯通孔的切断面形成相同的面，
所述贯通孔的所述内周面上的所述第2引线框架的外露面与所述切断面形成相同的面。
5.根据权利要求4所述的功率半导体装置，其特征在于，
所述第1栅极引线框架以使该第1栅极引线框架的所述外露面的面积比该第1栅极引线框架的所述封装构件内的剖面积小的方式形成。
6.根据权利要求2所述的功率半导体装置，其特征在于，
所述第1功率半导体元件由电并联连接的多个功率半导体元件构成，
所述第1栅极引线框架沿着多个所述第1功率半导体元件的排列方向形成。
7.根据权利要求2所述的功率半导体装置，其特征在于，
所述第1功率半导体元件由电并联连接的多个功率半导体元件构成，
所述第1引线框架在该第1引线框架的表面形成有凹形状的槽，
多个所述第1功率半导体元件以如下方式被安装于所述第1引线框架：该多个第1功率半导体元件中的一部分所述第1功率半导体元件夹着所述槽配置于一侧，且该多个第1功率半导体元件的其余的所述第1功率半导体元件夹着所述槽配置于另一侧。
8.一种电力变换装置，其特征在于，具备：权利要求2～7中的任一项所述的功率半导体装置；对所述功率半导体装置进行冷却的散热构件；以及绝缘构件，
所述功率半导体装置的所述第1引线框架被配置为：在该第1引线框架中，配置有所述第1功率半导体元件的那一侧的相反侧的面从所述封装构件外露，
所述散热构件夹着所述绝缘构件与所述功率半导体装置的所述第1引线框架相对配置。
9.根据权利要求8所述的电力变换装置，其特征在于，
具备供致冷剂流动的致冷剂流路，
所述第1功率半导体元件由电并联连接的多个功率半导体元件构成，
所述功率半导体元件以多个所述第1功率半导体元件的排列方向沿着所述致冷剂的流动方向的方式配置。
10.根据权利要求8或9所述的电力变换装置，其特征在于，
具备收容所述功率半导体装置的外壳，
所述功率半导体装置利用充填于所述外壳内的封装材料固定。
11.根据权利要求10所述的电力变换装置，其特征在于，
在所述功率半导体装置的所述贯通孔中充填有所述封装材料。
CN201480072478.3A 2014-01-09 2014-11-28 半导体装置以及使用该半导体装置的电力变换装置 Active CN105900323B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-002080 2014-01-09
JP2014002080 2014-01-09
PCT/JP2014/081491 WO2015104914A1 (ja) 2014-01-09 2014-11-28 半導体装置並びにそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
CN105900323A CN105900323A (zh) 2016-08-24
CN105900323B true CN105900323B (zh) 2018-11-13

Family

ID=53523754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480072478.3A Active CN105900323B (zh) 2014-01-09 2014-11-28 半导体装置以及使用该半导体装置的电力变换装置

Country Status (5)

Country Link
US (1) US9806009B2 (zh)
JP (1) JP6208262B2 (zh)
CN (1) CN105900323B (zh)
DE (1) DE112014006144B4 (zh)
WO (1) WO2015104914A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107969163B (zh) * 2015-09-30 2020-03-06 日立汽车系统株式会社 电力变换装置
US10622909B2 (en) * 2017-01-12 2020-04-14 Ford Global Technologies, Llc Power module for inverter switching devices having gate coils shielded from eddy currents
WO2018142863A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット
US10923835B2 (en) * 2017-06-22 2021-02-16 One Energy Enterprises Llc Grounding devices, systems, and associated kits and methods
TWI666868B (zh) * 2017-08-01 2019-07-21 上海騏宏電驅動科技有限公司 Stacked inverter
JP7181015B2 (ja) * 2017-11-06 2022-11-30 モレックス エルエルシー 回路組立体及び実装ユニット
EP3481166B1 (en) * 2017-11-06 2021-08-18 Molex, LLC Circuit assembly and mounting unit
JP2019161100A (ja) * 2018-03-15 2019-09-19 株式会社オートネットワーク技術研究所 電気接続装置
CN113316845A (zh) * 2018-12-27 2021-08-27 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP7428019B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP2022160154A (ja) * 2021-04-06 2022-10-19 三菱重工業株式会社 半導体装置
DE102021204694A1 (de) 2021-05-10 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterleistungsmodul
CN115346948B (zh) * 2022-10-14 2023-04-07 吉光半导体(绍兴)有限公司 一种半桥模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152159A (ja) * 2001-11-13 2003-05-23 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6707138B2 (en) * 1999-12-01 2004-03-16 Amkor Technology, Inc. Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
JP2004273749A (ja) * 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置
CN102569270A (zh) * 2011-01-28 2012-07-11 成都芯源系统有限公司 堆叠式芯片封装结构、同步整流模块和变换器模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1808954A3 (en) 1991-09-20 2008-10-22 Hitachi, Ltd. IGBT-module
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP2001320185A (ja) 2000-05-11 2001-11-16 Toshiba Corp 電子部品のモジュール装置
JP4110513B2 (ja) 2002-05-01 2008-07-02 富士電機ホールディングス株式会社 半導体パワーモジュールの製造方法
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8455987B1 (en) * 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
US9088226B2 (en) * 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US8766430B2 (en) * 2012-06-14 2014-07-01 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707138B2 (en) * 1999-12-01 2004-03-16 Amkor Technology, Inc. Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe
JP2003152159A (ja) * 2001-11-13 2003-05-23 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2004273749A (ja) * 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置
CN102569270A (zh) * 2011-01-28 2012-07-11 成都芯源系统有限公司 堆叠式芯片封装结构、同步整流模块和变换器模块

Also Published As

Publication number Publication date
WO2015104914A1 (ja) 2015-07-16
US9806009B2 (en) 2017-10-31
CN105900323A (zh) 2016-08-24
DE112014006144T5 (de) 2016-09-22
DE112014006144B4 (de) 2023-03-30
JP6208262B2 (ja) 2017-10-04
JPWO2015104914A1 (ja) 2017-03-23
US20160322286A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN105900323B (zh) 半导体装置以及使用该半导体装置的电力变换装置
JP6028592B2 (ja) 半導体装置
JP6302803B2 (ja) パワー半導体モジュール及びその製造方法、電力変換装置
US8901721B1 (en) Lead frame based semiconductor die package
US10818573B2 (en) Power semiconductor module with heat dissipation plate
CN107039388A (zh) 功率模块的制造方法
EP2963683A1 (en) Module, module assembly, and module manufacturing method
TWI745530B (zh) 電子裝置
JP2010219419A (ja) 半導体装置およびその製造方法
CN104900546A (zh) 一种功率模块的封装结构
CN101675520A (zh) 电力用半导体模块
CN105097749A (zh) 组合的qfn和qfp半导体封装
US9099451B2 (en) Power module package and method of manufacturing the same
CN219286399U (zh) 一种mcoc结构的qfn8x8-68l封装框架
JP6092833B2 (ja) 半導体装置
CN110504220A (zh) 功率器件封装方法及功率器件封装结构
CN106158787B (zh) 封装装置与其制作方法
CN102891090A (zh) 半导体器件及其封装方法
CN203812873U (zh) 导线框架与无外引脚封装构造
WO2015052880A1 (ja) 半導体装置及びその製造方法
CN212967687U (zh) 引线框架
CN209461455U (zh) 串联式二极管封装结构
CN205376512U (zh) 导线架及四方扁平无外引脚封装结构
CN206595253U (zh) 一种sot23e引线框架
JP5660990B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Ibaraki

Patentee after: Hitachi astemo Co.,Ltd.

Address before: Ibaraki

Patentee before: HITACHI AUTOMOTIVE SYSTEMS, Ltd.

CP01 Change in the name or title of a patent holder