JP2004273749A - 半導体パワーモジュール - Google Patents
半導体パワーモジュール Download PDFInfo
- Publication number
- JP2004273749A JP2004273749A JP2003062170A JP2003062170A JP2004273749A JP 2004273749 A JP2004273749 A JP 2004273749A JP 2003062170 A JP2003062170 A JP 2003062170A JP 2003062170 A JP2003062170 A JP 2003062170A JP 2004273749 A JP2004273749 A JP 2004273749A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power module
- wire
- semiconductor
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】小形で、低コスト、特性のよい半導体パワーモジュールを提供する。
【解決手段】半導体パワーモジュールにおいて、モジュール内部で上アーム部分１と下アーム部分２の半導体素子Ｔ１〜Ｔ６、Ｄ１〜Ｄ６を形成する回路導体（リードフレーム）である３−１と３−２〜３−４とを並列に配置する。上アーム部分１と下アーム部分２の回路導体３−１と３−２〜３−４の配線の間に、Ｎ入力端子と電気的な接続がなされているＮラインを構成する回路導体３−５を配置する。これにより、モジュールの小形化を図れると共に、ワイヤーボンディング工程の簡略化、ワイヤーの工程不良の改善ができ、更に配線抵抗や配線インダクタンスによる悪影響から電気特性を改善できる。また、制御用端子と電気的接続がなされているフレーム３−６を、対向する素子の上部電極に対して同一方向の延長上に配列することで、ワイヤー配線を短距離で架けることができる。
【選択図】 図１
【解決手段】半導体パワーモジュールにおいて、モジュール内部で上アーム部分１と下アーム部分２の半導体素子Ｔ１〜Ｔ６、Ｄ１〜Ｄ６を形成する回路導体（リードフレーム）である３−１と３−２〜３−４とを並列に配置する。上アーム部分１と下アーム部分２の回路導体３−１と３−２〜３−４の配線の間に、Ｎ入力端子と電気的な接続がなされているＮラインを構成する回路導体３−５を配置する。これにより、モジュールの小形化を図れると共に、ワイヤーボンディング工程の簡略化、ワイヤーの工程不良の改善ができ、更に配線抵抗や配線インダクタンスによる悪影響から電気特性を改善できる。また、制御用端子と電気的接続がなされているフレーム３−６を、対向する素子の上部電極に対して同一方向の延長上に配列することで、ワイヤー配線を短距離で架けることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチング素子を用いて、整流回路、インバータ回路により電力制御を行うインバータや電源装置に用いられる半導体パワーモジュールに関し、特にその部品配置の構成に関する。
【０００２】
【従来の技術】
図３はこの種の電力制御を行う三相インバータの主回路の代表的な回路構成を示す回路図であり、図４、図５は、特許文献１に示されているもので、図３に対応する主回路を含む従来の半導体パワーモジュールの部品配置を示す平面図である。
【０００３】
図３において、それぞれ並列接続されたＴ１〜Ｔ３は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）からなるスイッチング素子である。更に、スイッチング素子Ｔ１〜Ｔ３の素子にそれぞれ逆並列にＤ１〜Ｄ３のフライホイールダイオード（ＦＷＤ： Ｆｌｙ Ｗｈｅｅｌ Ｄｉｏｄｅ）が接続されている。これら、スイッチング素子Ｔ１〜Ｔ３およびダイオードＤ１〜Ｄ３により上アーム１が構成されている。
【０００４】
スイッチング素子Ｔ１〜Ｔ３にそれぞれ直列接続されたＴ４〜Ｔ６は、ＩＧＢＴからなるスイッチング素子である。更に、スイッチング素子Ｔ４〜Ｔ６にそれぞれ逆並列にＤ４〜Ｄ６のＦＷＤが接続されている。これら、スイッチング素子Ｔ４〜Ｔ６およびダイオードＤ４〜Ｄ６により下アーム２が構成されている。
【０００５】
外部の制御装置（図示しない）からの制御信号を、制御端子Ｔ１Ｇ〜Ｔ６Ｇ、およびＴ１Ｅ〜Ｔ６Ｅから入力し、これら制御信号の入力によりスイッチング素子Ｔ１〜Ｔ６が、ＯＮ／ＯＦＦすることにより、電力入力端子Ｐ，Ｎから入力された主電流がスイッチング素子Ｔ１とスイッチング素子Ｔ４、スイッチング素子Ｔ２とスイッチング素子Ｔ５、スイッチング素子Ｔ３とスイッチング素子Ｔ６の接続点に接続されている出力端子Ｕ，Ｖ，Ｗを介して制御対象の三相モータ（図示しない）に任意の周波数の交流出力を供給する。
【０００６】
このように、主電力は、外部電源（図示しない）から、入力端子Ｐ、Ｎを通じて、パワーモジュール内へ入力し、パワーモジュール内のスイッチング素子Ｔ４〜Ｔ６、ダイオードＤ４〜Ｄ６により変換され、変換された任意の交流が出力端子Ｕ，Ｖ，Ｗへ出力される。
【０００７】
図４、図５はそれぞれ図３の三相インバータの主回路部分と、その他に制御半導体素子（ＩＣ１〜ＩＣ４）部分を含むパワーモジュールの従来の部品配置の代表例を示す平面図である。ここで、ＩＣ１〜ＩＣ３はそれぞれスイッチング素子Ｔ１〜Ｔ３を駆動制御するハイサイドの制御ＩＣからなる第１の制御半導体素子、ＩＣ４はスイッチングＴ４〜Ｔ６を駆動制御するローサイドの制御ＩＣからなる第２の制御半導体素子である。図４は、対向する２側面から端子が出ているデュアル・イン・ライン・パッケージ（ＤＩＰ： Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）であり、図５は、図４の端子を１側面にまとめたシングル・イン・ライン・パッケージ（ＳＩＬ： Ｓｉｎｇｌｅ Ｉｎ−Ｌｉｎｅ ｐａｃｋａｇｅ）のものである。
【０００８】
図４、図５において、１０、１０Ａは絶縁金属基板であり、金属板（図示しない）と金属板の一主面上に設けられた絶縁層（図示しない）で構成され、絶縁層上には導体領域を形成するリードフレーム１３、１３Ａが固着されている。このリードフレーム１３、１３Ａは、スイッチング素子Ｔ１〜Ｔ３およびフライホイールダイオードＤ１〜Ｄ３が載置されて半田付けされた第１の導体領域１３ａ、１３Ａａと、スイッチング素子Ｔ４〜Ｔ６とスイッチング素子Ｔ４〜Ｔ６のそれぞれと対を成すフライホイールダイオードＤ４〜Ｄ６とがそれぞれ載置されて半田付けされた第２の導体領域１３ｂ、１３Ａｂと、スイッチング素子Ｔ１〜Ｔ６の第２の電源端子領域１３ｃ、１３Ａｃと、第１制御半導体素子ＩＣ１〜ＩＣ３が載置されて半田付けされた第３の導体領域１３ｄ、１３Ａｄと、第２制御半導体素子ＩＣ４が載置されて半田付けされた第４の導体領域１３ｅ、１３Ａｅと、第１制御半導体素子ＩＣ１〜ＩＣ３の第１の制御端子領域１３ｆ、１３Ａｆと、第１制御半導体素子ＩＣ１〜ＩＣ３の正側の電源端子領域１３ｇ、１３Ａｇと、第１制御半導体素子ＩＣ１〜ＩＣ３の負側の電源端子領域１３ｈ、１３Ａｈと、第２制御半導体素子ＩＣ４の第２の制御端子領域１３ｉ、１３Ａｉやその他の端子領域と、スイッチング素子Ｔ１〜Ｔ６と第１制御半導体素子ＩＣ１〜ＩＣ３や第２制御半導体素子ＩＣ４との中継導体領域１３ｊ、１３Ａｊとを有している。
【０００９】
図４では、スイッチング素子Ｔ１〜Ｔ６の第１の電源端子領域を第１の導体領域１３ａが兼ね、出力端子領域を第２の導体領域１３ｂが兼ね、それぞれ一体に形成されている。そして、外部と接続を要する各端子領域は、その一端部が絶縁金属基板１０の図面左右の辺に並列に配置され、絶縁金属基板１０の端縁から突出して、図面左側の一辺に電力用の外部リード端子列Ｐ，Ｕ，Ｖ，Ｗ、Ｎを、また右側の一辺に制御用の外部リード端子列ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＷＮ、ＶＵＦＳ〜ＶＷＦＳ、ＶＵＦＢ〜ＶＷＦＢを形成している。ＶＵＦＳ〜ＶＷＦＳは第１制御半導体素子ＩＣ１〜ＩＣ３の負側の電源電極端子、ＶＵＦＢ〜ＶＷＦＢはその正側の電源電極端子、ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＷＮは外部のコントラーからそれぞれ制御信号が入力される制御端子である。図５では、それら端子を図の右側の側面にまとめている。
【００１０】
図４、図５のいずれにおいも、主回路部分のスイッチング素子Ｔ１〜Ｔ６とダイオード素子Ｄ１〜Ｄ６は、１列に配置されている。
【００１１】
図３の回路パターンを形成するために、図４、図５に示すそれぞれの素子は外部端子まで電気的に接続されている回路配線に裏面電極と電気的な接続を取りながら搭載されている。また、素子の上面電極からは、アルミワイヤーなど立体的な構造の導体線で、回路配線へ電気的に接続されている。それぞれの回路配線は、パワーモジュールの外部端子まで繋がっている。
【００１２】
【特許文献１】
特開２０００−１９６００９号公報 図１、図５、図６
【００１３】
【特許文献２】
特開平０７−２２６４８０号公報（特許第３２１２７９１号） 図１、図２
【００１４】
【発明が解決しようとする課題】
従来のパワーモジュールでは、図４、図５に示すように、主回路部分のスイッチング素子Ｔ１〜Ｔ６とダイオード素子Ｄ１〜Ｄ６は、１列に配置されていた。そのため、回路配線が複雑で、大電流の流れる回路や高電圧がかかる回路においては、電流密度や絶縁距離から、回路配線を太くしたり、配線間隔を大きく取ったりする必要があり、モジュールが大型になってしまうという点があった。また、回路配線がリードフレームで形成されていた場合、複雑な形状では、複雑な加工または高価な打ち抜き金型が必要となっていた。更に、取扱いおよびモールド時の変形に対する管理が厳しく、コストアップの要因となっていた。
【００１５】
また、従来では、立体的な構造の導体線の方向が揃っていないために、トランスファー成形などで周囲を樹脂成形する場合に、成形樹脂のフロー方向と導体線方向を揃えることが困難で、導体線の断線や素子との接合部の破壊などが発生しやすい。特に、導体線をアルミワイヤーで形成した場合は、フローした成形樹脂によりワイヤーが倒され、隣のワイヤーとの接触、素子や回路配線の導体部への接触により不良が発生しやすい。
【００１６】
また、従来では、立体的な構造の導体線が複雑なので、導体線をリードフレームや加工端子で形成するのが困難である。導体線をアルミワイヤーで形成する場合は、ワイヤー方向が揃っていないため、ワイヤーボンディング時のワイヤーの捻れから不良となる可能性がある。また、ワイヤーボンディング装置のヘッドの回転時間によりタクトタイムが長くなってしまう。
【００１７】
更に、従来では、回路配線が長くなり、モジュールの内部における導体抵抗、インダクタンスが大きくなり、パワーモジュール特性に悪影響を及ぼしていた。
【００１８】
本発明の目的は、上記の様な課題を解決し、小形で、低コスト、特性のよい半導体パワーモジュールを提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の形態は、整流回路、インバータ回路により電力制御を行う半導体素子と回路配線を備えた半導体パワーモジュールにおいて、モジュール内部で上アーム部分の半導体素子を形成する回路導体と下アーム部分の半導体素子を形成する回路導体とが互いに並列に配置されていることを特徴とする。
【００２０】
また、本発明の第２の形態は、整流回路、インバータ回路により電力制御を行う半導体素子と回路配線を備えた半導体パワーモジュールにおいて、モジュール内部で上アーム部分の半導体素子を形成する回路導体と下アーム部分の半導体素子を形成する回路導体との間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成する回路導体が配置されていることを特徴とする。
【００２１】
ここで、好ましくは、前記回路導体の中で制御用の端子と電気的な接続がなされている回路導体が、前記半導体素子の上部電極に対して同一方向の延長上に配列されている。
【００２２】
また、好ましくは、前記インバータ回路が三相インバータ回路または単相インバータ回路である。
【００２３】
また、好ましくは、前記回路導体からの端子が、半導体パワーモジュールの１側面にまとめて配置されている。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態のパワーモジュールの部品の配置構成を示す平面図である。本発明の第１の実施形態のパワーモジュールの回路構成は、前述の図３の従来例と同様なので、その説明は省略する。
【００２５】
以下、図１を参照して、本発明の部品構成例および部品配置例について説明する。
［全体の部品構成］
図３で既述したように、図１において、１は上アーム、２は下アーム、Ｔ１〜Ｔ６は絶縁ゲート・バイポーラ・トランジスタを用いたスイッチング素子、Ｄ１〜Ｄ６はフライホイールダイオード、Ｔ１Ｇ〜Ｔ６Ｇ、Ｔ１Ｅ〜Ｔ６Ｅは制御端子、Ｐ，Ｎは入力端子、Ｕ，Ｖ，Ｗは出力端子である。また、図３に示すように、制御端子Ｔ１Ｇ〜Ｔ６Ｇは対応するスイッチング素子Ｔ１〜Ｔ６のゲート電極に接続し、Ｔ１Ｅ〜Ｔ６Ｅは対応するスイッチング素子Ｔ１〜Ｔ６のエミッタ電極に接続する。
【００２６】
図１に示す回路導体（回路配線）であるリードフレーム３は、素子搭載用の大きな平面部を有するフレーム３−１、３−２、３−３、３−４と、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成するフレーム３−５と、制御端子と電気的な接続がなされているフレーム３−６とからなる。また、フレーム３−１は、入力端子の１つであるＰ端子と電気的な接続がなされているＰラインを構成し、フレーム３−２、３−３、３−４は、それぞれ出力端子Ｕ、Ｖ、Ｗと電気的な接続がなされているＵライン、Ｖライン、Ｗラインを構成している。
【００２７】
スイッチング素子であるＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）素子Ｔ１〜Ｔ３およびＦＷＤ（フライホイールダイオード）素子Ｄ１〜Ｄ３は、半田付けによりフレーム３−１の所定位置に搭載され、上アーム１が構成されている。ＩＧＢＴ素子Ｔ４、ＦＷＤ素子Ｄ４はフレーム３−２、ＩＧＢＴ素子Ｔ５、ＦＷＤ素子５はフレーム３−３、ＩＧＢＴ素子Ｔ６、ＦＷＤ素子Ｄ６はフレーム３−５の所定位置にそれぞれ搭載され、下アーム２が構成されている。
【００２８】
［リードフレームの並列配置］
上アーム１を構成するフレーム３−１と、下アーム２を構成するフレーム３−２、３−３、３−４は、図１に示すように、並列に配置されている。また、上アーム１を構成するフレーム３−１と、下アーム２を構成するフレーム３−２、３−３、３−４の間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成するフレーム３−５が配置されている。
【００２９】
更に、制御用の端子Ｔ１Ｇ〜Ｔ６Ｇ、Ｔ１Ｅ〜Ｔ６Ｅと電気的な接続がなされているフレーム３−６が、対向する各素子Ｔ１〜Ｔ６、Ｄ１〜Ｄ６の上部電極に対して同一方向の延長上に配列されている。
【００３０】
上記各素子の表面電極からリードフレーム３−１〜３−６の所定位置に、ワイヤーボンディング４によりアルミワイヤーがボンディングされて電気的な接続が行われている。上アーム１のＩＧＢＴ素子Ｔ１およびＦＷＤ素子Ｄ１の表面電極から、下アーム２のフレーム３−２へワイヤーがボンディングされる。同様に、上アーム１のＩＧＢＴ素子Ｔ２およびＦＷＤ素子Ｄ２の表面電極から下アーム２のフレーム３−２へ、上アーム１のＩＧＢＴ素子Ｔ３およびＦＷＤ素子Ｄ３の表面電極から下アーム２のフレーム３−３へワイヤーがボンディングされる。
【００３１】
この時、上アーム１を構成する単一のフレーム３−１と、下アーム２を構成する複数のフレーム３−２、３−３、３−４とを並列に配置することで、上アーム１の素子Ｔ１〜Ｔ３、Ｄ１〜Ｄ３の直下に下アーム２のフレーム３−２、３−３、３−４を置くことができ、複雑なフレーム形状にすることなく、上アーム１の素子Ｔ１〜Ｔ３、Ｄ１〜Ｄ３から下アーム２のフレーム３−２、３−３、３−４へのワイヤー配線を短距離で、かつ一方向に揃えて架けることができる。
【００３２】
これに対し、例えば、従来例の図４や図５に示したように、上アーム１を構成するフレームと、下アーム２を構成するフレームとが並列に配置されていないと、フレーム３−２、３−３、３−４に相当する配線をＴ１素子、Ｔ２素子、Ｔ３素子の近くまで這い回してくる必要がある。また、その場合は、絶縁距離や電流容量から、配線間隔が大きく必要であったり、太い配線が必要であったりするなど、配線の引き回しが困難な場合は、ワイヤーを遠くのフレームまでかける必要があり、ワイヤーが長く、方向が揃っていなくなる。
【００３３】
ここで、Ｔ１〜Ｔ６のスイッチング素子は、ＩＧＢＴ素子に限るものでなく、例えばＭＯＳ−ＦＥＴでもよい。また、上記のワイヤー配線は、立体配線できるものであればよく、例えばリードフレーム、ジャンパーフレームでもよい。
【００３４】
［Ｎライン構成用リードフレーム３−５］
ワイヤーボンディング４は、下アーム２の各素子Ｔ４〜Ｔ６、Ｄ４〜Ｄ６から、Ｎラインにかけても配線されており、下アーム２のＩＧＢＴ素子Ｔ４およびＦＷＤ素子Ｄ４の表面電極から、Ｎラインのフレーム３−５へワイヤーボンディングされる。同様に、下アーム２のＩＧＢＴ素子Ｔ５およびＦＷＤ素子Ｄ５の表面電極から、下アーム２のＩＧＢＴ素子Ｔ６およびＦＷＤ素子Ｄ６の表面電極からＮラインのフレーム３−５へワイヤーボンディングされる。
【００３５】
この時、上アーム１を構成するフレーム３−１と、下アーム２を構成するフレーム３−２、３−３、３−４との間に、Ｎラインを構成するフレーム３−５を配置することで、複雑なフレーム形状にすることなく、下アーム２の素子Ｔ４〜Ｔ６、Ｄ４〜Ｄ６からＮラインへのワイヤー配線を短距離で、一方向に架けることができる。
【００３６】
これに対し、例えば、従来例の図４や図５に示したように、上アーム１を構成するフレームと、下アーム２を構成するフレーム間に、Ｎラインを構成するフレームが配置されていないと、Ｎラインを構成するフレームを素子Ｔ４〜Ｔ６と素子Ｄ４〜Ｄ６の近くまで引き伸ばす必要があり、Ｕ、Ｖ、Ｗ端子を構成するフレームはＮラインを構成するフレームを避けるために、別の部分に這い回す必要がある。また、配線の引き回しが困難な場合は、ワイヤーを遠くのフレームまでかける必要があり、ワイヤーが長く、方向が揃っていなくなる。
【００３７】
［制御端子用リードフレーム３−６］
ワイヤーボンディング４は、各ＩＧＢＴ素子Ｔ１〜Ｔ６の表面電極から、制御端子のＴ１Ｇ〜Ｔ６ＧとＴ１Ｅ〜Ｔ６Ｅにかけても配線され、ＩＧＢＴ素子Ｔ１のゲート電極からＴ１Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ１のエミッタ電極からＴ１Ｅ端子を構成するフレームへワイヤーボンディングされる。同様に、ＩＧＢＴ素子Ｔ２のゲート電極からＴ２Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ２のエミッタ電極からＴ２Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ３のゲート電極からＴ３Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ３のエミッタ電極からＴ３Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ４のゲート電極からＴ４Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ４のエミッタ電極からＴ４Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ５のゲート電極からＴ５Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ５のエミッタ電極からＴ５Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ６のゲート電極からＴ６Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ６のエミッタ電極からＴ６Ｅ端子を構成するフレームへワイヤーボンディングされる。
【００３８】
この時、制御用の端子Ｔ１Ｇ〜Ｔ６ＧとＴ１Ｅ〜Ｔ６Ｅと電気的な接続がなされているフレーム３−６が、対向する各ＩＧＢＴ素子Ｔ１〜Ｔ６の上部電極に対して同一方向の延長上に配列されていることで、複雑なフレーム形状にすることなく、ワイヤー配線を短距離で、一方向に架けることができる。
【００３９】
［製造工程］
次に、図１の部品構成および部品配置の半導体パワーモジュールの基本的な製造工程の具体例を説明する。
【００４０】
先ず、最初のステップ１で、所定形状に厚さ０．８ｍｍの銅製の板をプレス装置を用いて金型で打ち抜いて所定形状のリードフレーム３（３−１〜３−６）を作成する。その際、バラバラにならないように図示されていない部分に樹脂成形後に切り落とす共通切断片を設けておく。
【００４１】
次のステップ２で、樹脂成形後に切り落とす共通切断片を付けたままのリードフレーム３上の所定位置に、６．５ｍｍ×５．０ｍｍのＩＧＢＴ素子Ｔ１〜Ｔ６および３．０ｍｍ×５．０ｍｍのＦＷＤ素子Ｄ１〜Ｄ６を、半田ダイボンダー装置を用いて順次半田付けする。
【００４２】
続いて、ステップ３で、回路配線通りの電気的接続を行うために、各素子Ｔ１〜Ｔ６、Ｄ１〜Ｄ６の表面電極からリードフレーム３−１〜３−６に対して、ワイヤーボンディング装置を用いて順次φ０．２５ｍｍのアルミワイヤー４を架ける。この時、図１の右上のＦＷＤ素子Ｄ３の表面電極から下向きにワイヤー４を架け始め、フレーム３−４へ架ける。次に、同一のフレーム３−４内で若干左に移動してフレーム３−４からＦＷＤ素子Ｄ３へワイヤー４を架ける。このようにして、順次、右側から左側に一筆書きの要領でワイヤー接続することが可能となり、接続作業の簡略化を図ることができる。
【００４３】
次のステップ４で、以上の工程を経たワークのモールド成型を行う。トランスファー成形機を用いて、１７５℃の金型にワークをセッティングし、金型を閉じる。次に、樹脂ゲートからプレヒートした粘土状の成形用樹脂を２．５ｔｏｎの圧力で注入する。そして、１７５℃の金型中で１２０秒キュアさせ、金型からワークを取り出す。こうして、図１の符号２０で示す一点鎖線部分の内側部分を成形樹脂でモールドする。
【００４４】
その後、ステップ５で、端子加工を行う。すなわち、モールドされていないリードフレームの不要部分、すなわち図示されていない部分の共通切断片を、金型を用いてプレスで切り落とす。ここで、モールドされていない部分が端子となる。更に、紙面裏向きにムカデのような形状にそれら端子を金型を用いてプレスで曲げる。
【００４５】
本発明の別の実施形態である後述の図２のＳＩＬタイプのモジュールも、上記のステップ４までは同様の手順で作製する。しかし、図２の場合は、ステップ５で、共通切断片を、金型を用いてプレスで切り落とした後、特に端子を金型を用いてプレスで曲げる必要がない。
【００４６】
以上説明した、図１および図２の部品構成および部品配置を用いた半導体パワーモジュールの製造方法における利点についてまとめると次のようになる。
【００４７】
ａ． 利点１：レイアウトの簡略化によりモジュールの小型化を図ることができる。すなわち、リードフレームやワイヤーを大きく這いまわす必要がなく、単純な形状の配線にすることができ、リードフレームとワイヤーを密に配置することができ、半導体モジュールの小型化を図ることができる。特に、相間の電圧が６００Ｖなど高いものでは、リードフレーム配線間の絶縁距離を取る必要があり、また、電流が１０Ａなど大きいものでは、太いリードフレーム配線が必要になったり、ワイヤー線径の太いものおよびワイヤーの本数を増やす必要になったりするため、従来の複雑な形状の配線では大型になってしまう。
【００４８】
ｂ． 利点２：レイアウトの簡略化によりワイヤーボンディング工程の簡略化を図ることができる。すなわち、ワイヤー４を一方向に配置することができ、一筆書きの要領でワイヤーボンディングヘッドの無駄な移動時間を低減させることができ、ワイヤーボンディング作業の速度を向上させることができる。
【００４９】
ｃ． 利点３：ワイヤー方向の統一化により、ワイヤーの工程不良を改善することができる。すなわち、ワイヤー４を一方向に配置することができ、一定間隔を持って平行に配列されていることから、ワイヤー配線ミスや混線によるショートを発生する割合を少なくすることができる。更に、トランスファー成形時の成形樹脂の注入方向と容易に揃えることができ、注入樹脂によるワイヤーの倒れ込みをなくすことができ、ワイヤーの切断、素子やフレームからの剥離、隣のワイヤーとの接触、必要外の素子やフレームとの接触による不良をなくすことができる。
【００５０】
ｄ． 利点４：主電流部分のワイヤー長さの短縮により電気特性を改善できる。すなわち、リードフレームに比べ主電流が比較的細いワイヤーに流れた時に、ワイヤー長に応じて、電気抵抗も生じ、配線ロスを発生させ、モジュールの電気特性の悪化原因となる。また、ワイヤー長に応じて、配線インダクタンスが生じる。配線インダクタンスは、電圧の跳ね上がりなどのノイズを発生させ、モジュールの電気特性の悪化原因となる。これに対し、本発明による図１、図２に示すような回路配線では、主電流が流れるワイヤーを短くでき、これらの電気特性の悪化を少なくすることができる。
【００５１】
（第２の実施形態）
上述の本発明の第１の実施形態では、図１を用いて説明したようにモジュールの対向する２側面から端子が出ているＤＩＰタイプのモジュールについての部品構成例および部品配置例について説明した。しかし、本発明は、この配置構成だけでなく、図２に示すように、端子をモジュールの１側面にまとめたＳＩＬタイプのものでも、同様の部品構成および部品配置をすることが可能である。
【００５２】
（他の実施形態）
本発明は、上述した本発明の実施形態に限定されるものではなく、これら実施形態は本発明の好適な適用例を示したものであり、特許請求の範囲の各請求項に記載の範囲内であれば、上記実施形態の数値や形状の変更、代替物への置換等は全て本発明の実施形態に含まれる。例えば、上述した本発明の実施形態では、図１、図２を用いて３相インバータ回路を含む半導体パワーモジュールの部品の配置構成を説明したが、本発明は、単相インバータ回路を含む半導体パワーモジュールに対しても同様に適用できることは明白である。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、モジュール内部で上アーム部分と下アーム部分の半導体素子を形成する回路導体を並列に配置することで、上アームの素子から下アームのフレームに架けるワイヤー方向を統一化することができ、更に、短縮化することができる。これにより、本発明によれば、ワイヤーボンディング工程の簡略化を図ることができると同時に、ワイヤーの工程不良を改善することができ、配線抵抗や配線インダクタンスによる悪影響から電気特性を改善できる。
【００５４】
また、本発明によれば、モジュール内部で上アーム部分と下アーム部分の半導体素子を形成する回路導体の配線の間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成する回路導体が配置することで、リードフレームやワイヤーを大きく這いまわす必要がなく、単純な形状の配線にすることができ、モジュールの小型化を図ることができる。更に、その下アームの素子からＮラインを構成する回路導体に架けるワイヤー方向を統一化することができ、短縮化することができるので、ワイヤーボンディング工程の簡略化を図ることができると同時に、ワイヤー工程不良を改善することができ、配線抵抗や配線インダクタンスによる悪影響から電気特性を改善できる。
【００５５】
また、本発明によれば、制御用の端子と電気的な接続がなされている回路導体が、素子の上部電極に対して同一方向の延長上に配列されているため、リードフレームやワイヤーを大きく這いまわす必要がなく、単純な形状の配線にすることができ、モジュールの小型化を図ることができる。更に、各スイッチング素子から制御用の端子と電気的な接続がなされている回路導体に架けるワイヤー方向を統一化することができ、短縮化することができるので、ワイヤーボンディング工程の簡略化を図ることができると同時に、ワイヤー取り付け工程での工程不良を改善することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるＤＩＰタイプのモジュール用部品の配置構成を示す平面図である。
【図２】本発明の他の実施形態におけるＳＩＬタイプのモジュール用部品の配置構成を示す平面図である。
【図３】一般的なパワーモジュールにおける３相インバータ回路の回路構成を示す回路図である。
【図４】従来のパワーモジュールのＤＩＰタイプのモジュール用部品の配置構成を示す平面図である。
【図５】従来のパワーモジュールの部品配置を示すＳＩＬタイプのモジュール用部品の配置構成を示す平面図である。
【符号の説明】
１ 上アーム
２ 下アーム
３−１〜３−６ リードフレーム
４ ワイヤー
２０ 成形樹脂でモールドする範囲
Ｔ１〜Ｔ６ スイッチング素子
Ｄ１〜Ｄ６ ダイオード
ＩＣ１〜ＩＣ４ 制御ＩＣ
【発明の属する技術分野】
本発明は、半導体スイッチング素子を用いて、整流回路、インバータ回路により電力制御を行うインバータや電源装置に用いられる半導体パワーモジュールに関し、特にその部品配置の構成に関する。
【０００２】
【従来の技術】
図３はこの種の電力制御を行う三相インバータの主回路の代表的な回路構成を示す回路図であり、図４、図５は、特許文献１に示されているもので、図３に対応する主回路を含む従来の半導体パワーモジュールの部品配置を示す平面図である。
【０００３】
図３において、それぞれ並列接続されたＴ１〜Ｔ３は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）からなるスイッチング素子である。更に、スイッチング素子Ｔ１〜Ｔ３の素子にそれぞれ逆並列にＤ１〜Ｄ３のフライホイールダイオード（ＦＷＤ： Ｆｌｙ Ｗｈｅｅｌ Ｄｉｏｄｅ）が接続されている。これら、スイッチング素子Ｔ１〜Ｔ３およびダイオードＤ１〜Ｄ３により上アーム１が構成されている。
【０００４】
スイッチング素子Ｔ１〜Ｔ３にそれぞれ直列接続されたＴ４〜Ｔ６は、ＩＧＢＴからなるスイッチング素子である。更に、スイッチング素子Ｔ４〜Ｔ６にそれぞれ逆並列にＤ４〜Ｄ６のＦＷＤが接続されている。これら、スイッチング素子Ｔ４〜Ｔ６およびダイオードＤ４〜Ｄ６により下アーム２が構成されている。
【０００５】
外部の制御装置（図示しない）からの制御信号を、制御端子Ｔ１Ｇ〜Ｔ６Ｇ、およびＴ１Ｅ〜Ｔ６Ｅから入力し、これら制御信号の入力によりスイッチング素子Ｔ１〜Ｔ６が、ＯＮ／ＯＦＦすることにより、電力入力端子Ｐ，Ｎから入力された主電流がスイッチング素子Ｔ１とスイッチング素子Ｔ４、スイッチング素子Ｔ２とスイッチング素子Ｔ５、スイッチング素子Ｔ３とスイッチング素子Ｔ６の接続点に接続されている出力端子Ｕ，Ｖ，Ｗを介して制御対象の三相モータ（図示しない）に任意の周波数の交流出力を供給する。
【０００６】
このように、主電力は、外部電源（図示しない）から、入力端子Ｐ、Ｎを通じて、パワーモジュール内へ入力し、パワーモジュール内のスイッチング素子Ｔ４〜Ｔ６、ダイオードＤ４〜Ｄ６により変換され、変換された任意の交流が出力端子Ｕ，Ｖ，Ｗへ出力される。
【０００７】
図４、図５はそれぞれ図３の三相インバータの主回路部分と、その他に制御半導体素子（ＩＣ１〜ＩＣ４）部分を含むパワーモジュールの従来の部品配置の代表例を示す平面図である。ここで、ＩＣ１〜ＩＣ３はそれぞれスイッチング素子Ｔ１〜Ｔ３を駆動制御するハイサイドの制御ＩＣからなる第１の制御半導体素子、ＩＣ４はスイッチングＴ４〜Ｔ６を駆動制御するローサイドの制御ＩＣからなる第２の制御半導体素子である。図４は、対向する２側面から端子が出ているデュアル・イン・ライン・パッケージ（ＤＩＰ： Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）であり、図５は、図４の端子を１側面にまとめたシングル・イン・ライン・パッケージ（ＳＩＬ： Ｓｉｎｇｌｅ Ｉｎ−Ｌｉｎｅ ｐａｃｋａｇｅ）のものである。
【０００８】
図４、図５において、１０、１０Ａは絶縁金属基板であり、金属板（図示しない）と金属板の一主面上に設けられた絶縁層（図示しない）で構成され、絶縁層上には導体領域を形成するリードフレーム１３、１３Ａが固着されている。このリードフレーム１３、１３Ａは、スイッチング素子Ｔ１〜Ｔ３およびフライホイールダイオードＤ１〜Ｄ３が載置されて半田付けされた第１の導体領域１３ａ、１３Ａａと、スイッチング素子Ｔ４〜Ｔ６とスイッチング素子Ｔ４〜Ｔ６のそれぞれと対を成すフライホイールダイオードＤ４〜Ｄ６とがそれぞれ載置されて半田付けされた第２の導体領域１３ｂ、１３Ａｂと、スイッチング素子Ｔ１〜Ｔ６の第２の電源端子領域１３ｃ、１３Ａｃと、第１制御半導体素子ＩＣ１〜ＩＣ３が載置されて半田付けされた第３の導体領域１３ｄ、１３Ａｄと、第２制御半導体素子ＩＣ４が載置されて半田付けされた第４の導体領域１３ｅ、１３Ａｅと、第１制御半導体素子ＩＣ１〜ＩＣ３の第１の制御端子領域１３ｆ、１３Ａｆと、第１制御半導体素子ＩＣ１〜ＩＣ３の正側の電源端子領域１３ｇ、１３Ａｇと、第１制御半導体素子ＩＣ１〜ＩＣ３の負側の電源端子領域１３ｈ、１３Ａｈと、第２制御半導体素子ＩＣ４の第２の制御端子領域１３ｉ、１３Ａｉやその他の端子領域と、スイッチング素子Ｔ１〜Ｔ６と第１制御半導体素子ＩＣ１〜ＩＣ３や第２制御半導体素子ＩＣ４との中継導体領域１３ｊ、１３Ａｊとを有している。
【０００９】
図４では、スイッチング素子Ｔ１〜Ｔ６の第１の電源端子領域を第１の導体領域１３ａが兼ね、出力端子領域を第２の導体領域１３ｂが兼ね、それぞれ一体に形成されている。そして、外部と接続を要する各端子領域は、その一端部が絶縁金属基板１０の図面左右の辺に並列に配置され、絶縁金属基板１０の端縁から突出して、図面左側の一辺に電力用の外部リード端子列Ｐ，Ｕ，Ｖ，Ｗ、Ｎを、また右側の一辺に制御用の外部リード端子列ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＷＮ、ＶＵＦＳ〜ＶＷＦＳ、ＶＵＦＢ〜ＶＷＦＢを形成している。ＶＵＦＳ〜ＶＷＦＳは第１制御半導体素子ＩＣ１〜ＩＣ３の負側の電源電極端子、ＶＵＦＢ〜ＶＷＦＢはその正側の電源電極端子、ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＷＮは外部のコントラーからそれぞれ制御信号が入力される制御端子である。図５では、それら端子を図の右側の側面にまとめている。
【００１０】
図４、図５のいずれにおいも、主回路部分のスイッチング素子Ｔ１〜Ｔ６とダイオード素子Ｄ１〜Ｄ６は、１列に配置されている。
【００１１】
図３の回路パターンを形成するために、図４、図５に示すそれぞれの素子は外部端子まで電気的に接続されている回路配線に裏面電極と電気的な接続を取りながら搭載されている。また、素子の上面電極からは、アルミワイヤーなど立体的な構造の導体線で、回路配線へ電気的に接続されている。それぞれの回路配線は、パワーモジュールの外部端子まで繋がっている。
【００１２】
【特許文献１】
特開２０００−１９６００９号公報 図１、図５、図６
【００１３】
【特許文献２】
特開平０７−２２６４８０号公報（特許第３２１２７９１号） 図１、図２
【００１４】
【発明が解決しようとする課題】
従来のパワーモジュールでは、図４、図５に示すように、主回路部分のスイッチング素子Ｔ１〜Ｔ６とダイオード素子Ｄ１〜Ｄ６は、１列に配置されていた。そのため、回路配線が複雑で、大電流の流れる回路や高電圧がかかる回路においては、電流密度や絶縁距離から、回路配線を太くしたり、配線間隔を大きく取ったりする必要があり、モジュールが大型になってしまうという点があった。また、回路配線がリードフレームで形成されていた場合、複雑な形状では、複雑な加工または高価な打ち抜き金型が必要となっていた。更に、取扱いおよびモールド時の変形に対する管理が厳しく、コストアップの要因となっていた。
【００１５】
また、従来では、立体的な構造の導体線の方向が揃っていないために、トランスファー成形などで周囲を樹脂成形する場合に、成形樹脂のフロー方向と導体線方向を揃えることが困難で、導体線の断線や素子との接合部の破壊などが発生しやすい。特に、導体線をアルミワイヤーで形成した場合は、フローした成形樹脂によりワイヤーが倒され、隣のワイヤーとの接触、素子や回路配線の導体部への接触により不良が発生しやすい。
【００１６】
また、従来では、立体的な構造の導体線が複雑なので、導体線をリードフレームや加工端子で形成するのが困難である。導体線をアルミワイヤーで形成する場合は、ワイヤー方向が揃っていないため、ワイヤーボンディング時のワイヤーの捻れから不良となる可能性がある。また、ワイヤーボンディング装置のヘッドの回転時間によりタクトタイムが長くなってしまう。
【００１７】
更に、従来では、回路配線が長くなり、モジュールの内部における導体抵抗、インダクタンスが大きくなり、パワーモジュール特性に悪影響を及ぼしていた。
【００１８】
本発明の目的は、上記の様な課題を解決し、小形で、低コスト、特性のよい半導体パワーモジュールを提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の形態は、整流回路、インバータ回路により電力制御を行う半導体素子と回路配線を備えた半導体パワーモジュールにおいて、モジュール内部で上アーム部分の半導体素子を形成する回路導体と下アーム部分の半導体素子を形成する回路導体とが互いに並列に配置されていることを特徴とする。
【００２０】
また、本発明の第２の形態は、整流回路、インバータ回路により電力制御を行う半導体素子と回路配線を備えた半導体パワーモジュールにおいて、モジュール内部で上アーム部分の半導体素子を形成する回路導体と下アーム部分の半導体素子を形成する回路導体との間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成する回路導体が配置されていることを特徴とする。
【００２１】
ここで、好ましくは、前記回路導体の中で制御用の端子と電気的な接続がなされている回路導体が、前記半導体素子の上部電極に対して同一方向の延長上に配列されている。
【００２２】
また、好ましくは、前記インバータ回路が三相インバータ回路または単相インバータ回路である。
【００２３】
また、好ましくは、前記回路導体からの端子が、半導体パワーモジュールの１側面にまとめて配置されている。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態のパワーモジュールの部品の配置構成を示す平面図である。本発明の第１の実施形態のパワーモジュールの回路構成は、前述の図３の従来例と同様なので、その説明は省略する。
【００２５】
以下、図１を参照して、本発明の部品構成例および部品配置例について説明する。
［全体の部品構成］
図３で既述したように、図１において、１は上アーム、２は下アーム、Ｔ１〜Ｔ６は絶縁ゲート・バイポーラ・トランジスタを用いたスイッチング素子、Ｄ１〜Ｄ６はフライホイールダイオード、Ｔ１Ｇ〜Ｔ６Ｇ、Ｔ１Ｅ〜Ｔ６Ｅは制御端子、Ｐ，Ｎは入力端子、Ｕ，Ｖ，Ｗは出力端子である。また、図３に示すように、制御端子Ｔ１Ｇ〜Ｔ６Ｇは対応するスイッチング素子Ｔ１〜Ｔ６のゲート電極に接続し、Ｔ１Ｅ〜Ｔ６Ｅは対応するスイッチング素子Ｔ１〜Ｔ６のエミッタ電極に接続する。
【００２６】
図１に示す回路導体（回路配線）であるリードフレーム３は、素子搭載用の大きな平面部を有するフレーム３−１、３−２、３−３、３−４と、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成するフレーム３−５と、制御端子と電気的な接続がなされているフレーム３−６とからなる。また、フレーム３−１は、入力端子の１つであるＰ端子と電気的な接続がなされているＰラインを構成し、フレーム３−２、３−３、３−４は、それぞれ出力端子Ｕ、Ｖ、Ｗと電気的な接続がなされているＵライン、Ｖライン、Ｗラインを構成している。
【００２７】
スイッチング素子であるＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）素子Ｔ１〜Ｔ３およびＦＷＤ（フライホイールダイオード）素子Ｄ１〜Ｄ３は、半田付けによりフレーム３−１の所定位置に搭載され、上アーム１が構成されている。ＩＧＢＴ素子Ｔ４、ＦＷＤ素子Ｄ４はフレーム３−２、ＩＧＢＴ素子Ｔ５、ＦＷＤ素子５はフレーム３−３、ＩＧＢＴ素子Ｔ６、ＦＷＤ素子Ｄ６はフレーム３−５の所定位置にそれぞれ搭載され、下アーム２が構成されている。
【００２８】
［リードフレームの並列配置］
上アーム１を構成するフレーム３−１と、下アーム２を構成するフレーム３−２、３−３、３−４は、図１に示すように、並列に配置されている。また、上アーム１を構成するフレーム３−１と、下アーム２を構成するフレーム３−２、３−３、３−４の間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成するフレーム３−５が配置されている。
【００２９】
更に、制御用の端子Ｔ１Ｇ〜Ｔ６Ｇ、Ｔ１Ｅ〜Ｔ６Ｅと電気的な接続がなされているフレーム３−６が、対向する各素子Ｔ１〜Ｔ６、Ｄ１〜Ｄ６の上部電極に対して同一方向の延長上に配列されている。
【００３０】
上記各素子の表面電極からリードフレーム３−１〜３−６の所定位置に、ワイヤーボンディング４によりアルミワイヤーがボンディングされて電気的な接続が行われている。上アーム１のＩＧＢＴ素子Ｔ１およびＦＷＤ素子Ｄ１の表面電極から、下アーム２のフレーム３−２へワイヤーがボンディングされる。同様に、上アーム１のＩＧＢＴ素子Ｔ２およびＦＷＤ素子Ｄ２の表面電極から下アーム２のフレーム３−２へ、上アーム１のＩＧＢＴ素子Ｔ３およびＦＷＤ素子Ｄ３の表面電極から下アーム２のフレーム３−３へワイヤーがボンディングされる。
【００３１】
この時、上アーム１を構成する単一のフレーム３−１と、下アーム２を構成する複数のフレーム３−２、３−３、３−４とを並列に配置することで、上アーム１の素子Ｔ１〜Ｔ３、Ｄ１〜Ｄ３の直下に下アーム２のフレーム３−２、３−３、３−４を置くことができ、複雑なフレーム形状にすることなく、上アーム１の素子Ｔ１〜Ｔ３、Ｄ１〜Ｄ３から下アーム２のフレーム３−２、３−３、３−４へのワイヤー配線を短距離で、かつ一方向に揃えて架けることができる。
【００３２】
これに対し、例えば、従来例の図４や図５に示したように、上アーム１を構成するフレームと、下アーム２を構成するフレームとが並列に配置されていないと、フレーム３−２、３−３、３−４に相当する配線をＴ１素子、Ｔ２素子、Ｔ３素子の近くまで這い回してくる必要がある。また、その場合は、絶縁距離や電流容量から、配線間隔が大きく必要であったり、太い配線が必要であったりするなど、配線の引き回しが困難な場合は、ワイヤーを遠くのフレームまでかける必要があり、ワイヤーが長く、方向が揃っていなくなる。
【００３３】
ここで、Ｔ１〜Ｔ６のスイッチング素子は、ＩＧＢＴ素子に限るものでなく、例えばＭＯＳ−ＦＥＴでもよい。また、上記のワイヤー配線は、立体配線できるものであればよく、例えばリードフレーム、ジャンパーフレームでもよい。
【００３４】
［Ｎライン構成用リードフレーム３−５］
ワイヤーボンディング４は、下アーム２の各素子Ｔ４〜Ｔ６、Ｄ４〜Ｄ６から、Ｎラインにかけても配線されており、下アーム２のＩＧＢＴ素子Ｔ４およびＦＷＤ素子Ｄ４の表面電極から、Ｎラインのフレーム３−５へワイヤーボンディングされる。同様に、下アーム２のＩＧＢＴ素子Ｔ５およびＦＷＤ素子Ｄ５の表面電極から、下アーム２のＩＧＢＴ素子Ｔ６およびＦＷＤ素子Ｄ６の表面電極からＮラインのフレーム３−５へワイヤーボンディングされる。
【００３５】
この時、上アーム１を構成するフレーム３−１と、下アーム２を構成するフレーム３−２、３−３、３−４との間に、Ｎラインを構成するフレーム３−５を配置することで、複雑なフレーム形状にすることなく、下アーム２の素子Ｔ４〜Ｔ６、Ｄ４〜Ｄ６からＮラインへのワイヤー配線を短距離で、一方向に架けることができる。
【００３６】
これに対し、例えば、従来例の図４や図５に示したように、上アーム１を構成するフレームと、下アーム２を構成するフレーム間に、Ｎラインを構成するフレームが配置されていないと、Ｎラインを構成するフレームを素子Ｔ４〜Ｔ６と素子Ｄ４〜Ｄ６の近くまで引き伸ばす必要があり、Ｕ、Ｖ、Ｗ端子を構成するフレームはＮラインを構成するフレームを避けるために、別の部分に這い回す必要がある。また、配線の引き回しが困難な場合は、ワイヤーを遠くのフレームまでかける必要があり、ワイヤーが長く、方向が揃っていなくなる。
【００３７】
［制御端子用リードフレーム３−６］
ワイヤーボンディング４は、各ＩＧＢＴ素子Ｔ１〜Ｔ６の表面電極から、制御端子のＴ１Ｇ〜Ｔ６ＧとＴ１Ｅ〜Ｔ６Ｅにかけても配線され、ＩＧＢＴ素子Ｔ１のゲート電極からＴ１Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ１のエミッタ電極からＴ１Ｅ端子を構成するフレームへワイヤーボンディングされる。同様に、ＩＧＢＴ素子Ｔ２のゲート電極からＴ２Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ２のエミッタ電極からＴ２Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ３のゲート電極からＴ３Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ３のエミッタ電極からＴ３Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ４のゲート電極からＴ４Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ４のエミッタ電極からＴ４Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ５のゲート電極からＴ５Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ５のエミッタ電極からＴ５Ｅ端子を構成するフレームへワイヤーボンディングされ、ＩＧＢＴ素子Ｔ６のゲート電極からＴ６Ｇ端子を構成するフレームへ、ＩＧＢＴ素子Ｔ６のエミッタ電極からＴ６Ｅ端子を構成するフレームへワイヤーボンディングされる。
【００３８】
この時、制御用の端子Ｔ１Ｇ〜Ｔ６ＧとＴ１Ｅ〜Ｔ６Ｅと電気的な接続がなされているフレーム３−６が、対向する各ＩＧＢＴ素子Ｔ１〜Ｔ６の上部電極に対して同一方向の延長上に配列されていることで、複雑なフレーム形状にすることなく、ワイヤー配線を短距離で、一方向に架けることができる。
【００３９】
［製造工程］
次に、図１の部品構成および部品配置の半導体パワーモジュールの基本的な製造工程の具体例を説明する。
【００４０】
先ず、最初のステップ１で、所定形状に厚さ０．８ｍｍの銅製の板をプレス装置を用いて金型で打ち抜いて所定形状のリードフレーム３（３−１〜３−６）を作成する。その際、バラバラにならないように図示されていない部分に樹脂成形後に切り落とす共通切断片を設けておく。
【００４１】
次のステップ２で、樹脂成形後に切り落とす共通切断片を付けたままのリードフレーム３上の所定位置に、６．５ｍｍ×５．０ｍｍのＩＧＢＴ素子Ｔ１〜Ｔ６および３．０ｍｍ×５．０ｍｍのＦＷＤ素子Ｄ１〜Ｄ６を、半田ダイボンダー装置を用いて順次半田付けする。
【００４２】
続いて、ステップ３で、回路配線通りの電気的接続を行うために、各素子Ｔ１〜Ｔ６、Ｄ１〜Ｄ６の表面電極からリードフレーム３−１〜３−６に対して、ワイヤーボンディング装置を用いて順次φ０．２５ｍｍのアルミワイヤー４を架ける。この時、図１の右上のＦＷＤ素子Ｄ３の表面電極から下向きにワイヤー４を架け始め、フレーム３−４へ架ける。次に、同一のフレーム３−４内で若干左に移動してフレーム３−４からＦＷＤ素子Ｄ３へワイヤー４を架ける。このようにして、順次、右側から左側に一筆書きの要領でワイヤー接続することが可能となり、接続作業の簡略化を図ることができる。
【００４３】
次のステップ４で、以上の工程を経たワークのモールド成型を行う。トランスファー成形機を用いて、１７５℃の金型にワークをセッティングし、金型を閉じる。次に、樹脂ゲートからプレヒートした粘土状の成形用樹脂を２．５ｔｏｎの圧力で注入する。そして、１７５℃の金型中で１２０秒キュアさせ、金型からワークを取り出す。こうして、図１の符号２０で示す一点鎖線部分の内側部分を成形樹脂でモールドする。
【００４４】
その後、ステップ５で、端子加工を行う。すなわち、モールドされていないリードフレームの不要部分、すなわち図示されていない部分の共通切断片を、金型を用いてプレスで切り落とす。ここで、モールドされていない部分が端子となる。更に、紙面裏向きにムカデのような形状にそれら端子を金型を用いてプレスで曲げる。
【００４５】
本発明の別の実施形態である後述の図２のＳＩＬタイプのモジュールも、上記のステップ４までは同様の手順で作製する。しかし、図２の場合は、ステップ５で、共通切断片を、金型を用いてプレスで切り落とした後、特に端子を金型を用いてプレスで曲げる必要がない。
【００４６】
以上説明した、図１および図２の部品構成および部品配置を用いた半導体パワーモジュールの製造方法における利点についてまとめると次のようになる。
【００４７】
ａ． 利点１：レイアウトの簡略化によりモジュールの小型化を図ることができる。すなわち、リードフレームやワイヤーを大きく這いまわす必要がなく、単純な形状の配線にすることができ、リードフレームとワイヤーを密に配置することができ、半導体モジュールの小型化を図ることができる。特に、相間の電圧が６００Ｖなど高いものでは、リードフレーム配線間の絶縁距離を取る必要があり、また、電流が１０Ａなど大きいものでは、太いリードフレーム配線が必要になったり、ワイヤー線径の太いものおよびワイヤーの本数を増やす必要になったりするため、従来の複雑な形状の配線では大型になってしまう。
【００４８】
ｂ． 利点２：レイアウトの簡略化によりワイヤーボンディング工程の簡略化を図ることができる。すなわち、ワイヤー４を一方向に配置することができ、一筆書きの要領でワイヤーボンディングヘッドの無駄な移動時間を低減させることができ、ワイヤーボンディング作業の速度を向上させることができる。
【００４９】
ｃ． 利点３：ワイヤー方向の統一化により、ワイヤーの工程不良を改善することができる。すなわち、ワイヤー４を一方向に配置することができ、一定間隔を持って平行に配列されていることから、ワイヤー配線ミスや混線によるショートを発生する割合を少なくすることができる。更に、トランスファー成形時の成形樹脂の注入方向と容易に揃えることができ、注入樹脂によるワイヤーの倒れ込みをなくすことができ、ワイヤーの切断、素子やフレームからの剥離、隣のワイヤーとの接触、必要外の素子やフレームとの接触による不良をなくすことができる。
【００５０】
ｄ． 利点４：主電流部分のワイヤー長さの短縮により電気特性を改善できる。すなわち、リードフレームに比べ主電流が比較的細いワイヤーに流れた時に、ワイヤー長に応じて、電気抵抗も生じ、配線ロスを発生させ、モジュールの電気特性の悪化原因となる。また、ワイヤー長に応じて、配線インダクタンスが生じる。配線インダクタンスは、電圧の跳ね上がりなどのノイズを発生させ、モジュールの電気特性の悪化原因となる。これに対し、本発明による図１、図２に示すような回路配線では、主電流が流れるワイヤーを短くでき、これらの電気特性の悪化を少なくすることができる。
【００５１】
（第２の実施形態）
上述の本発明の第１の実施形態では、図１を用いて説明したようにモジュールの対向する２側面から端子が出ているＤＩＰタイプのモジュールについての部品構成例および部品配置例について説明した。しかし、本発明は、この配置構成だけでなく、図２に示すように、端子をモジュールの１側面にまとめたＳＩＬタイプのものでも、同様の部品構成および部品配置をすることが可能である。
【００５２】
（他の実施形態）
本発明は、上述した本発明の実施形態に限定されるものではなく、これら実施形態は本発明の好適な適用例を示したものであり、特許請求の範囲の各請求項に記載の範囲内であれば、上記実施形態の数値や形状の変更、代替物への置換等は全て本発明の実施形態に含まれる。例えば、上述した本発明の実施形態では、図１、図２を用いて３相インバータ回路を含む半導体パワーモジュールの部品の配置構成を説明したが、本発明は、単相インバータ回路を含む半導体パワーモジュールに対しても同様に適用できることは明白である。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、モジュール内部で上アーム部分と下アーム部分の半導体素子を形成する回路導体を並列に配置することで、上アームの素子から下アームのフレームに架けるワイヤー方向を統一化することができ、更に、短縮化することができる。これにより、本発明によれば、ワイヤーボンディング工程の簡略化を図ることができると同時に、ワイヤーの工程不良を改善することができ、配線抵抗や配線インダクタンスによる悪影響から電気特性を改善できる。
【００５４】
また、本発明によれば、モジュール内部で上アーム部分と下アーム部分の半導体素子を形成する回路導体の配線の間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成する回路導体が配置することで、リードフレームやワイヤーを大きく這いまわす必要がなく、単純な形状の配線にすることができ、モジュールの小型化を図ることができる。更に、その下アームの素子からＮラインを構成する回路導体に架けるワイヤー方向を統一化することができ、短縮化することができるので、ワイヤーボンディング工程の簡略化を図ることができると同時に、ワイヤー工程不良を改善することができ、配線抵抗や配線インダクタンスによる悪影響から電気特性を改善できる。
【００５５】
また、本発明によれば、制御用の端子と電気的な接続がなされている回路導体が、素子の上部電極に対して同一方向の延長上に配列されているため、リードフレームやワイヤーを大きく這いまわす必要がなく、単純な形状の配線にすることができ、モジュールの小型化を図ることができる。更に、各スイッチング素子から制御用の端子と電気的な接続がなされている回路導体に架けるワイヤー方向を統一化することができ、短縮化することができるので、ワイヤーボンディング工程の簡略化を図ることができると同時に、ワイヤー取り付け工程での工程不良を改善することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるＤＩＰタイプのモジュール用部品の配置構成を示す平面図である。
【図２】本発明の他の実施形態におけるＳＩＬタイプのモジュール用部品の配置構成を示す平面図である。
【図３】一般的なパワーモジュールにおける３相インバータ回路の回路構成を示す回路図である。
【図４】従来のパワーモジュールのＤＩＰタイプのモジュール用部品の配置構成を示す平面図である。
【図５】従来のパワーモジュールの部品配置を示すＳＩＬタイプのモジュール用部品の配置構成を示す平面図である。
【符号の説明】
１ 上アーム
２ 下アーム
３−１〜３−６ リードフレーム
４ ワイヤー
２０ 成形樹脂でモールドする範囲
Ｔ１〜Ｔ６ スイッチング素子
Ｄ１〜Ｄ６ ダイオード
ＩＣ１〜ＩＣ４ 制御ＩＣ
Claims (6)
- 整流回路、インバータ回路により電力制御を行う半導体素子と回路配線を備えた半導体パワーモジュールにおいて、
モジュール内部で上アーム部分の半導体素子を形成する回路導体と下アーム部分の半導体素子を形成する回路導体とが互いに並列に配置されていることを特徴とする半導体パワーモジュール。 - 前記モジュール内部で前記上アーム部分の半導体素子を形成する前記回路導体と前記下アーム部分の半導体素子を形成する前記回路導体との間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成する回路導体が配置されていることを特徴とする請求項１に記載の半導体パワーモジュール。
- 整流回路、インバータ回路により電力制御を行う半導体素子と回路配線を備えた半導体パワーモジュールにおいて、
モジュール内部で上アーム部分の半導体素子を形成する回路導体と下アーム部分の半導体素子を形成する回路導体との間に、入力端子の１つであるＮ端子と電気的な接続がなされているＮラインを構成する回路導体が配置されていることを特徴とする半導体パワーモジュール。 - 前記回路導体の中で制御用の端子と電気的な接続がなされている回路導体が、前記半導体素子の上部電極に対して同一方向の延長上に配列されていることを特徴とする請求項１ないし３のいずれかに記載の半導体パワーモジュール。
- 前記インバータ回路が三相インバータ回路または単相インバータ回路であることを特徴とする請求項１ないし４のいずれかに記載の半導体パワーモジュール。
- 前記回路導体からの端子が、半導体パワーモジュールの１側面にまとめて配置されていることを特徴とする請求項１ないし５のいずれかに記載の半導体パワーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062170A JP2004273749A (ja) | 2003-03-07 | 2003-03-07 | 半導体パワーモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062170A JP2004273749A (ja) | 2003-03-07 | 2003-03-07 | 半導体パワーモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273749A true JP2004273749A (ja) | 2004-09-30 |
Family
ID=33124169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062170A Pending JP2004273749A (ja) | 2003-03-07 | 2003-03-07 | 半導体パワーモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273749A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692285B2 (en) | 2005-06-30 | 2010-04-06 | Renesas Technology Corp. | Semiconductor device |
| JP2012069764A (ja) * | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
| JP2012099842A (ja) * | 2011-12-29 | 2012-05-24 | Mitsubishi Electric Corp | 半導体モジュール |
| WO2014002625A1 (ja) * | 2012-06-28 | 2014-01-03 | 住友電気工業株式会社 | 半導体装置 |
| WO2014041722A1 (ja) * | 2012-09-12 | 2014-03-20 | カルソニックカンセイ株式会社 | 半導体装置 |
| WO2015068196A1 (ja) * | 2013-11-05 | 2015-05-14 | 三菱電機株式会社 | 半導体モジュール |
| WO2015104914A1 (ja) * | 2014-01-09 | 2015-07-16 | 日立オートモティブシステムズ株式会社 | 半導体装置並びにそれを用いた電力変換装置 |
| US9116532B2 (en) | 2012-08-03 | 2015-08-25 | Mitsubishi Electric Corporation | Power semiconductor device module |
| US9325257B2 (en) | 2012-06-01 | 2016-04-26 | Panasonic Intellectual Property Management Co., Ltd. | Power semiconductor device to reduce voltage variation between terminals |
| JP6502576B1 (ja) * | 2017-10-10 | 2019-04-17 | 新電元工業株式会社 | 半導体装置、及び、電力変換装置 |
| CN109729741A (zh) * | 2016-09-12 | 2019-05-07 | 日立汽车系统株式会社 | 半导体装置 |
| DE102007013186B4 (de) | 2007-03-15 | 2020-07-02 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
| WO2022039276A1 (ja) * | 2020-08-20 | 2022-02-24 | 株式会社Flosfia | 半導体装置 |
-
2003
- 2003-03-07 JP JP2003062170A patent/JP2004273749A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7969000B2 (en) | 2005-06-30 | 2011-06-28 | Renesas Electronics Corporation | Semiconductor device |
| US7692285B2 (en) | 2005-06-30 | 2010-04-06 | Renesas Technology Corp. | Semiconductor device |
| DE102007013186B4 (de) | 2007-03-15 | 2020-07-02 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
| US9793826B2 (en) | 2010-09-24 | 2017-10-17 | Semiconductor Components Industries, Llc | Method of manufacturing a circuit device |
| JP2012069764A (ja) * | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
| US9722509B2 (en) | 2010-09-24 | 2017-08-01 | Semiconductor Components Industries, Llc | Hybrid circuit device |
| US9998032B2 (en) | 2010-09-24 | 2018-06-12 | Semiconductor Components Industries, Llc | Method of manufacturing a circuit device |
| US9275930B2 (en) | 2010-09-24 | 2016-03-01 | Semiconductor Components Industries, Llc | Circuit device and method of manufacturing the same |
| JP2012099842A (ja) * | 2011-12-29 | 2012-05-24 | Mitsubishi Electric Corp | 半導体モジュール |
| US9325257B2 (en) | 2012-06-01 | 2016-04-26 | Panasonic Intellectual Property Management Co., Ltd. | Power semiconductor device to reduce voltage variation between terminals |
| US9087817B2 (en) | 2012-06-28 | 2015-07-21 | Sumitomo Electric Industries, Ltd. | Semiconductor device including a gate wiring connected to at least one semiconductor chip |
| JP2014011227A (ja) * | 2012-06-28 | 2014-01-20 | Sumitomo Electric Ind Ltd | 半導体装置 |
| CN104321867B (zh) * | 2012-06-28 | 2017-05-10 | 住友电气工业株式会社 | 半导体器件 |
| WO2014002625A1 (ja) * | 2012-06-28 | 2014-01-03 | 住友電気工業株式会社 | 半導体装置 |
| US9116532B2 (en) | 2012-08-03 | 2015-08-25 | Mitsubishi Electric Corporation | Power semiconductor device module |
| JP2014056920A (ja) * | 2012-09-12 | 2014-03-27 | Calsonic Kansei Corp | 半導体装置 |
| WO2014041722A1 (ja) * | 2012-09-12 | 2014-03-20 | カルソニックカンセイ株式会社 | 半導体装置 |
| US9607931B2 (en) | 2012-09-12 | 2017-03-28 | Calsonic Kansei Corporation | Semiconductor device for suppressing a temperature increase in beam leads |
| WO2015068196A1 (ja) * | 2013-11-05 | 2015-05-14 | 三菱電機株式会社 | 半導体モジュール |
| JP6026009B2 (ja) * | 2013-11-05 | 2016-11-16 | 三菱電機株式会社 | 半導体モジュール |
| JPWO2015104914A1 (ja) * | 2014-01-09 | 2017-03-23 | 日立オートモティブシステムズ株式会社 | パワー半導体装置の製造方法、パワー半導体装置並びにそれを用いた電力変換装置 |
| US9806009B2 (en) | 2014-01-09 | 2017-10-31 | Hitachi Automotive Systems, Ltd. | Semiconductor device and power converter using the same |
| CN105900323A (zh) * | 2014-01-09 | 2016-08-24 | 日立汽车系统株式会社 | 半导体装置以及使用该半导体装置的电力变换装置 |
| CN105900323B (zh) * | 2014-01-09 | 2018-11-13 | 日立汽车系统株式会社 | 半导体装置以及使用该半导体装置的电力变换装置 |
| WO2015104914A1 (ja) * | 2014-01-09 | 2015-07-16 | 日立オートモティブシステムズ株式会社 | 半導体装置並びにそれを用いた電力変換装置 |
| CN109729741A (zh) * | 2016-09-12 | 2019-05-07 | 日立汽车系统株式会社 | 半导体装置 |
| CN109729741B (zh) * | 2016-09-12 | 2022-11-04 | 日立安斯泰莫株式会社 | 半导体装置 |
| JP6502576B1 (ja) * | 2017-10-10 | 2019-04-17 | 新電元工業株式会社 | 半導体装置、及び、電力変換装置 |
| WO2019073506A1 (ja) * | 2017-10-10 | 2019-04-18 | 新電元工業株式会社 | 半導体装置、及び、電力変換装置 |
| CN109923667A (zh) * | 2017-10-10 | 2019-06-21 | 新电元工业株式会社 | 半导体装置、以及电力转换装置 |
| US10461659B2 (en) | 2017-10-10 | 2019-10-29 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and power converting device |
| CN109923667B (zh) * | 2017-10-10 | 2022-11-25 | 新电元工业株式会社 | 半导体装置、以及电力转换装置 |
| WO2022039276A1 (ja) * | 2020-08-20 | 2022-02-24 | 株式会社Flosfia | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735137B2 (en) | Switch circuit package module | |
| US20010019856A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6710439B2 (en) | Three-dimensional power semiconductor module and method of manufacturing the same | |
| US9468087B1 (en) | Power module with improved cooling and method for making | |
| US20070216011A1 (en) | Multichip module with improved system carrier | |
| US9379049B2 (en) | Semiconductor apparatus | |
| JP5749468B2 (ja) | 回路装置およびその製造方法 | |
| EP2099120B1 (en) | Power converter | |
| JP3941728B2 (ja) | 電力用半導体装置 | |
| JP2004273749A (ja) | 半導体パワーモジュール | |
| JP2003197862A (ja) | 電力モジュール及びその組立て方法 | |
| WO2023065602A1 (zh) | 功率模块及电机控制器 | |
| JP2009278772A (ja) | インバータモジュール | |
| JP2009141288A (ja) | 電力用半導体モジュール | |
| TWI700785B (zh) | 馬達用模製智能電源模組 | |
| JP2012089794A (ja) | 半導体装置 | |
| CN112992845A (zh) | 功率模块及其制造方法 | |
| US7161235B2 (en) | Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore | |
| JP2001085613A (ja) | トランスファモールド型パワーモジュール | |
| JP2009224529A (ja) | 半導体装置およびその製造方法 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JP2000100854A (ja) | 半導体装置 | |
| US20240162197A1 (en) | Scalable power semiconductor device package with low inductance | |
| JP7428679B2 (ja) | パワー半導体装置および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080222 |