CN104505379A - 导线框架条及使用该导线框架条的半导体封装体 - Google Patents

导线框架条及使用该导线框架条的半导体封装体 Download PDF

Info

Publication number
CN104505379A
CN104505379A CN201410808591.5A CN201410808591A CN104505379A CN 104505379 A CN104505379 A CN 104505379A CN 201410808591 A CN201410808591 A CN 201410808591A CN 104505379 A CN104505379 A CN 104505379A
Authority
CN
China
Prior art keywords
lead frame
stage portion
fluting
support bar
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410808591.5A
Other languages
English (en)
Inventor
周素芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN201410808591.5A priority Critical patent/CN104505379A/zh
Publication of CN104505379A publication Critical patent/CN104505379A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明是关于导线框架条及使用该导线架框条的半导体封装。根据本发明的一实施例的用于半导体封装的导线框架条包含至少一导线框单元。各导线框单元包含：芯片座、环绕该芯片座的边框、自该边框上至少一侧边向该芯片座侧延伸的若干引脚，及至少一将该芯片座连接至该边框的支撑条。各支撑条具有：与该芯片座连接台阶部，及自该台阶部延伸并与该边框连接的连接部。该台阶部上设有若干开槽。本发明实施例所提供的导线框架条及使用该导线框架条的半导体封装体可有效减缓支撑条的应力集中现象，防止半导体封装体的塑封壳体被释放的应力所损害。

Description

导线框架条及使用该导线框架条的半导体封装体
技术领域
本发明是关于半导体封装，特别是半导体封装中使用的导线框架条(lead frame)及使用该导线框架条的半导体封装体。
背景技术
在导线框架条结构中，支撑条起到支撑芯片座和封装体的作用，且在封装工序的后期会被切除以得到独立的封装体。通常，支撑条会冲压成具有一定高度的台阶以在半导体塑封工艺中平衡模流。这种台阶式的设计会引起支撑条上的应力集中。为避免集中的应力在切断支撑条时释放所引起的塑封壳体强度降低甚至崩裂，半导体封装所使用的塑封壳体需具有足够的厚度和强度。
然而，随着集成电路的输入/输出(I/O)线越来越多，使用低介电常数(low-k)材料的半导体封装体越来越多。由于低介电常数材料的机械延展性以及材料稳定性等相对较差，在切断支撑条时，其上应力释放很容易造成塑封壳体崩裂的问题。
另一方面，集成电路的速度越来越快，功率也越来越大，对散热要求越来越高。为了加强散热，芯片座通常设计成外露式。同时在塑封工序，为了防止溢胶到外露式芯片座上，外露式芯片座的深度通常设计为大于塑封下模的深度0.15mm左右，从而保证塑封完成后外露式芯片座的深度等于塑封下模的深度。但问题在于，这需要在塑封时把外露式芯片座的深度顶挤到和塑封下模的深度一样。如此，势必又进一步加剧连接芯片座的支撑条上的应力集中，加大塑封壳体崩裂的风险。
因此，如何顺应半导体封装技术的发展，解决半导体封装体的塑封壳体崩裂问题是业内所亟需解决的。
发明内容
本发明的目的之一在于提供一种导线框架条及使用该导线框架条的半导体封装体，其可降低导线框假条的支撑条上的应力，避免半导体封装体的塑封壳体强度降低甚至崩裂。
本发明的一实施例提供一用于半导体封装的导线框架条，其包含至少一导线框单元。各导线框单元包含：芯片座、环绕该芯片座的边框、自该边框上至少一侧边向该芯片座侧延伸的若干引脚，及至少一将该芯片座连接至该边框的支撑条。各支撑条具有：与该芯片座连接台阶部，及自该台阶部延伸并与该边框连接的连接部。该台阶部上设有若干开槽。
根据本发明的另一实施例，该台阶部的上下两面都设置有开槽。例如，台阶部上下两面的开槽交替排列，整个该台阶部的长度方向上均设置开槽。该若干开槽的形状是U形、V形或S形。该开槽的深度为大于支撑条厚度的1％且小于支撑条厚度的70％。
本发明的又一实施例还提供使用上述导线框架条的半导体封装体，其包含芯片、承载该芯片的芯片座、位于该芯片座的至少一侧并与该芯片电连接的若干引脚，及至少一与该芯片座的相应侧连接的支撑条。其中各支撑条为一台阶部，该台阶部上设有若干开槽。
本发明实施例所提供的导线框架条及使用该导线框架条的半导体封装体可有效减缓支撑条的应力集中现象，降低半导体封装体的塑封壳体被支撑条应力释放所造成的损害。
附图说明
图1所示是根据本发明一实施例的塑封前的导线框架条的俯视示意图。
图2所示是沿图1中AA线截取的导线框架条的剖视图。
图3所示是根据本发明一实施例的经塑封并切筋修整等一系列封装程序的单一半导体封装体的俯视示意图，其使用的是图1、2中所示导线框架条。
图4所示是沿图3中AA线，即图1中同一位置截取的导线框架条的剖视图。
图5所示是根据本发明另一实施例的经塑封并切筋修整等一系列封装程序的单一半导体封装体的剖视示意图，截取位置与图3中相同。
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
对于部分类型的半导体封装体，如小尺寸封装(SOP,Small Outline Package)、扁平封装(QFP,Plastic Quad Flat Package)或塑料双列直插式(PDIP,Plastic DualIn-Line Package)等，其使用的导线框架条具有支撑芯片座和封装体的支撑条。而且，为了平衡模流，支撑条与芯片座连接的部分通常冲压成具有一定深度的台阶部。塑封后，该台阶部会被包覆在塑封壳体内，而支撑条外露于封装壳体的剩余部分则与导线框架条的其它多余部分一同被切除。这种切除会引起集聚于台阶部上的应力增大，对塑封壳体造成一定的冲击。对于高应力集中的封装类型，如芯片座外露式，或塑封壳体较薄或材料强度较低的情况下，很容易发生塑封壳体崩裂。
而根据本发明实施例的导线框架条及使用该导线框架条的半导体封装体则可很好的解决上述问题，其在应力集中的台阶部上设置若干开槽，藉由开槽使集中的应力得到释放。开槽可以是各种形状，如V形槽、U形槽或S形槽等。
图1所示是根据本发明一实施例的塑封前的导线框架条10的俯视示意图。图2所示是沿图1中AA线截取的导线框架条10的剖视图。
如图1、2所示，该导线框架条10包含至少一导线框单元12，简要起见仅示出其中一个导线框单元12，其中虚线勾画了封装后将被封装壳体36(参见图3、4)遮蔽的部分。各导线框单元12包含：芯片座20、环绕该芯片座20的边框22、自该边框22上至少一侧边向该芯片座20侧延伸的若干引脚24；及将芯片座20至该边框22的至少一支撑条26。本实施例中，引脚24延伸于边框22的一对相对侧，不与芯片座20连接；而支撑条26则对称延伸于边框22的另一对相对侧。各支撑条26具有：与该芯片座20连接的台阶部27及自该台阶部27延伸并与该边框22连接的连接部28，其中，台阶部27包含一倾斜部分及一平坦部分，该台阶部27具体是指支撑条26上的倾斜的部分(前述倾斜部分)及与边框22相连且将被封装壳体36遮蔽的部分(前述平坦部分)，而该连接部28具体是指支撑条26上与边框22相连且位于封装壳体36以外部分。该台阶部27上设有若干开槽270(简洁起见，图1中未示出)，开槽270的深度须保证台阶部27的强度足够支撑芯片座20。
为具有更好的性能，开槽270的深度为大于支撑条26厚度的1％且小于支撑条26厚度的70％。优选为，大于支撑条26厚度的10％且小于支撑条26厚度的50％，如开槽270的深度为支撑条26厚度的30％。另外，开槽270可以设置在台阶部27的上表面或者下表面，也可以在台阶部27的上下两面都设置开槽270。当台阶部27的上下表面都设置开槽270时，优选在台阶部27上下两面的开槽270交替排列，即某一开槽270的底部与其另一面相邻的开槽270底部的连线不垂直于其所在位置的支撑条26。尤其是当开槽270的深度较大时，这种台阶部27上下两面的开槽270交替排列的结构尤为重要。这种开槽270交替排列的结构，可以更好的起到释放应力的作用也可保持支撑条26的较好的强度。本实施例中，开槽270形状为多种，如为V形，分布于该台阶部27的上下两面。
图3所示是根据本发明一实施例的经塑封并切筋修整等一系列封装程序的单一半导体封装体30的俯视示意图，其使用的是图1、2中所示导线框架条10。图4所示是沿图3中AA线，即图1中同一位置截取的导线框架条10的剖视图。
如图3、4所示，该半导体封装体30包含芯片32，其设置于该芯片座20上以由该芯片座20承载，并由引线34与各引脚24电连接。封装壳体36包覆芯片32、引线34及引脚24的部分及芯片座20的上表面，芯片座20的底面外露于封装壳体36的底面。各支撑条26仅保留与芯片座20连接的台阶部27部分，而连接部28等与外露于封装壳体36的剩余部分则与导线框架条10的其它多余部分，如边框22等一同被切除。开槽270(简洁起见图3中未示出)一方面释放各支撑条26上的应力，另一方面由于与塑封材料的结合而使得支撑条26与塑封壳体的结合更加牢固。
图5所示是根据本发明另一实施例的经塑封并切筋修整等一系列封装程序的单一半导体封装体30的剖视示意图。该半导体封装体30的俯视图与图3相同，图5中的截取位置亦与图3中相同。该半导体封装体30使用的是类似图1、2中所示的导线框架条10，不同的是开槽270的形状有变化，采用了U形。
如图5所示，该半导体封装体30包含芯片32，其设置于该芯片座20上以由该芯片座20承载，并由引线34与各引脚24电连接。芯片座20完全为封装壳体36所包覆。各支撑条26同样仅保留与芯片座20连接的台阶部27部分，而连接部28等与外露于封装壳体36的剩余部分则与导线框架条10的其它多余部分，如边框22等一同被切除。
上述实施例仅以小尺寸封装的半导体封装体为例，但显然本发明也适用于其它具有类似问题的封装类型。而且，对本领域技术而言，开槽也不局限于上述形状，甚至可以是多种形状的组合。开槽位置也可仅设置在台阶部的倾斜部分或者仅设置在倾斜部分与平坦部分的拐角处。也可设置在倾斜部分及倾斜部分与平坦部分的拐角处，而平坦部分离拐角处较远的位置不设置开槽。也可以在整个台阶部的长度方向上均设置开槽，优先为在整个台阶部的长度方向上均设置开槽。这些凹槽的设置在减缓应力的同时亦可加强与塑封壳体的结合而减少塑封壳体受损的几率。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (12)

1.一种用于半导体封装的导线框架条，包含：
至少一导线框单元，各导线框单元包含：
芯片座；
环绕该芯片座的边框；
自该边框上至少一侧边向该芯片座侧延伸的若干引脚；及
至少一支撑条，将该芯片座连接至该边框；其中各支撑条具有：
台阶部，与该芯片座连接；该台阶部上设置有若干开槽；及
连接部，自该台阶部延伸并与该边框连接。
2.如权利要求1所述的导线框架条，其中该台阶部的上下两面都设置有开槽。
3.如权利要求2所述的导线框架条，其中台阶部上下两面的开槽交替排列。
4.如权利要求1所述的导线框架条，其中整个该台阶部的长度方向上均设置开槽。
5.如权利要求1所述的导线框架条，其中该若干开槽的形状是U形、V形或S形。
6.如权利要求1所述的导线框架条，其中该开槽的深度为大于支撑条厚度的1％且小于支撑条厚度的70％。
7.一种半导体封装体，包含：
芯片；
芯片座，承载该芯片；
若干引脚，位于该芯片座的至少一侧并与该芯片电连接；及
至少一支撑条，与该芯片座的相应侧连接；其中各支撑条为一台阶部，该台阶部上设有若干开槽。
8.如权利要求7所述的导线框架条，其中该台阶部的上下两面都设置有开槽。
9.如权利要求8所述的导线框架条，其中台阶部上下两面的开槽交替排列。
10.如权利要求7所述的导线框架条，其中整个该台阶部的长度方向上均设置开槽。
11.如权利要求7所述的半导体封装体，其中该若干开槽的形状是U形、V形或S形。
12.如权利要求7所述的导线框架条，其中该开槽的深度为大于支撑条厚度的1％且小于支撑条厚度的70％。
CN201410808591.5A 2014-12-19 2014-12-19 导线框架条及使用该导线框架条的半导体封装体 Pending CN104505379A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410808591.5A CN104505379A (zh) 2014-12-19 2014-12-19 导线框架条及使用该导线框架条的半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410808591.5A CN104505379A (zh) 2014-12-19 2014-12-19 导线框架条及使用该导线框架条的半导体封装体

Publications (1)

Publication Number Publication Date
CN104505379A true CN104505379A (zh) 2015-04-08

Family

ID=52947116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410808591.5A Pending CN104505379A (zh) 2014-12-19 2014-12-19 导线框架条及使用该导线框架条的半导体封装体

Country Status (1)

Country Link
CN (1) CN104505379A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615715A (zh) * 2018-07-11 2018-10-02 日月光半导体（昆山）有限公司 半导体封装件及其使用的导线框架条
CN110745772A (zh) * 2019-10-21 2020-02-04 重庆大学 一种mems应力隔离封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165347A (ja) * 1986-01-17 1987-07-21 Nec Corp 樹脂封止型半導体装置
US6455348B1 (en) * 1998-03-12 2002-09-24 Matsushita Electric Industrial Co., Ltd. Lead frame, resin-molded semiconductor device, and method for manufacturing the same
CN101114629A (zh) * 1997-06-27 2008-01-30 松下电器产业株式会社 树脂密封型半导体装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165347A (ja) * 1986-01-17 1987-07-21 Nec Corp 樹脂封止型半導体装置
CN101114629A (zh) * 1997-06-27 2008-01-30 松下电器产业株式会社 树脂密封型半导体装置及其制造方法
US6455348B1 (en) * 1998-03-12 2002-09-24 Matsushita Electric Industrial Co., Ltd. Lead frame, resin-molded semiconductor device, and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615715A (zh) * 2018-07-11 2018-10-02 日月光半导体（昆山）有限公司 半导体封装件及其使用的导线框架条
CN110745772A (zh) * 2019-10-21 2020-02-04 重庆大学 一种mems应力隔离封装结构及其制造方法
CN110745772B (zh) * 2019-10-21 2023-10-20 重庆大学 一种mems应力隔离封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US8829561B2 (en) Metallic frame structure and LED device having the same
CN104010432B (zh) 具有散热功能的印刷电路板结构
US20070222040A1 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US9947614B2 (en) Packaged semiconductor device having bent leads and method for forming
US20110175134A1 (en) Package structure and led package structure
US8089166B2 (en) Integrated circuit package with top pad
CN104505379A (zh) 导线框架条及使用该导线框架条的半导体封装体
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
CN104659010A (zh) 一种四方扁平无引脚型态封装的引线框结构与封装体结构
US8716734B2 (en) Light emitting diode package having a portion of reflection cup material covering electrode layer on side surfaces of substrate
TW201541566A (zh) 扁平無引腳封裝及其製造方法
US9041022B2 (en) Light emitting diode package and method for manufacturing the same
JP6262578B2 (ja) 発光装置
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
CN109786536A (zh) 发光装置
KR20010056618A (ko) 반도체패키지
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
US20080057622A1 (en) Map type semiconductor package
CN106158778B (zh) 具有侧面接触垫和底部接触垫的集成电路封装
CN102891090A (zh) 半导体器件及其封装方法
US6576989B1 (en) Locking of mold compound to conductive substrate panels
US20070114645A1 (en) Integrated circuit package system configured for singulation
CN206595252U (zh) 一种sot26引线框架
JP5182231B2 (ja) Ｌｅｄランプ
CN105355619B (zh) 导线框架条

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150408

RJ01 Rejection of invention patent application after publication