CN101114629A - 树脂密封型半导体装置及其制造方法 - Google Patents

树脂密封型半导体装置及其制造方法 Download PDF

Info

Publication number
CN101114629A
CN101114629A CNA2007101286896A CN200710128689A CN101114629A CN 101114629 A CN101114629 A CN 101114629A CN A2007101286896 A CNA2007101286896 A CN A2007101286896A CN 200710128689 A CN200710128689 A CN 200710128689A CN 101114629 A CN101114629 A CN 101114629A
Authority
CN
China
Prior art keywords
semiconductor device
resin molded
inner lead
semiconductor element
metal fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101286896A
Other languages
English (en)
Other versions
CN101114629B (zh
Inventor
南尾匡纪
小西聪
森下佳彦
山田雄一郎
伊藤史人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26414858&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101114629(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101114629A publication Critical patent/CN101114629A/zh
Application granted granted Critical
Publication of CN101114629B publication Critical patent/CN101114629B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种树脂密封型半导体装置，具备：安装在引线框(9)的管心底座部(11)上的半导体元件(12)、连接半导体元件(12)的电极与引线框(9)的内引线部(13)的金属细线(14)以及密封树脂(15)，对引线框(9)进行了顶锻处理，使得支撑部(11)位于内引线部(13)的上方。由于在支撑部的下方存在顶锻的台阶差部分的厚度的密封树脂，故可提高引线框与密封树脂的密接性，实现了高可靠性、薄型化。此外，由于在内引线部(13)的表面上至少设置了1个槽部，故可实现与密封树脂(15)的固定效果，可缓和施加到制品引线部上的应力及对于金属细线(14)的应力，可防止引线剥离及金属细线剥离。

Description

树脂密封型半导体装置及其制造方法
本申请是申请号为98808574.7(PCT/JP98/02544)申请日为1998年6月8日、发明名称为“树脂密封型半导体装置及其制造方法”的申请的分案申请。
技术领域
本发明涉及在引线框上安装半导体元件、并用树脂密封其外围、特别是半导体元件的上表面一侧的树脂密封型半导体装置及其制造方法。
背景技术
近年来，伴随基板安装的高密度化，要求被进行基板安装的半导体制品的小型化、薄型化。为了实现小型化、薄型化，已开发了使用树脂带的TAB安装技术，但在使用引线框的薄型的半导体制品的开发中，已开发了在引线框上安装半导体元件并用密封树脂密封其安装面的单面密封类型的树脂密封型半导体装置。
以下，说明现有的树脂密封型半导体装置。图5是示出现有的树脂密封型半导体装置的剖面图。
在图5中示出的现有的树脂密封型半导体装置中，在引线框1的管心底座2上安装半导体元件3，利用金属细线5将该半导体元件3的电极(未图示)与引线框1的内引线部4导电性地连接起来。然后，利用密封树脂6密封引线框1的单面，即引线框1的安装了半导体元件3的面的半导体元件3的外围区域。
在利用图5中示出的结构制造的树脂密封型半导体装置中，具有在半导体装置的底面上排列作为外部电极的外引线部7的结构，由于只用密封树脂6密封引线框1的安装了半导体元件3的面，引线框1的背面一侧实际上没有被密封，故可实现薄型的树脂密封型半导体装置。
其次，在图5中示出的现有的树脂密封型半导体装置的制造方法中，利用机械或化学的加工，在引线框1的内引线部4的前端部处形成锥状，然后将半导体元件3接合在引线框1上。其次，利用金属细线5将半导体元件3与引线框1的内引线部4导电性地连接起来后，利用转移模塑法用密封树脂6密封引线框1的半导体元件安装面。最终，为了形成外部电极，对从密封树脂6突出的引线框1的外引线部7进行加工，完成树脂密封型半导体装置。
再有，在以往，除了图5中示出的结构的树脂密封型半导体装置以外，还有图6中示出的结构。
图6中示出的树脂密封型半导体装置中，相对于引线框1的内引线部4的前端部4a，接合安装半导体元件3用的绝缘性的树脂带8，形成了管心底座部。然后，在该树脂带8上安装半导体元件3后，利用金属细线5将半导体元件3的电极与内引线部4导电性地连接起来，用密封树脂6密封引线框1的半导体元件3的安装面。在该图6中示出的树脂密封型半导体装置中，具有与图5中示出的树脂密封型半导体装置相比可谋求薄型化的优点。即，在图6中示出的树脂密封型半导体装置中，由于树脂带8接合在引线框1的内引线部4的下表面上，在其上表面上安装半导体元件3，故内引线部4的上表面与半导体元件3的上表面的台阶差降低，其结果，密封树脂6的树脂厚度也变薄，作为树脂密封型半导体装置的厚度成为薄型的。在图5中示出的树脂密封型半导体装置中，由于将半导体元件3安装在与内引线部4处于同一个面上的管心底座部2上，故不能象图6中示出的树脂密封型半导体装置那样来减薄密封树脂6的厚度。
但是，在现有的树脂密封型半导体装置中，为了实现薄型化，实际上是用密封树脂只密封了引线框的安装了半导体元件的面、即引线框的上表面的结构。因此，存在下述问题：即使在内引线部处形成了锥形，由于从整体上看引线框与密封树脂的接触面积下降，故密接性受到损伤，制品的可靠性下降。此外，由于实际上是只对引线框的单面进行了树脂密封的结构，故存在半导体元件因密封树脂的应力而受到不良影响、或在密封树脂中发生封装裂纹的问题。再者，在用金属细线连接内引线部与半导体元件并进行单面密封时，由于单面密封的结构的应力，因应力引起的负载施加到用金属细线连接的内引线部上，也存在连接部分受到破坏、或发生连接不良的问题。
因而，本发明的目的是为了解决上述现有的问题，提供这样一种树脂密封型半导体装置及其制造方法，其中，保持引线框与密封树脂的密接性，可实现金属细线与内引线部的稳定的连接，具有高可靠性，实现了薄型化。
发明的公开
为了达到该目的，本发明的树脂密封型半导体装置具备：安装在引线框的管心底座部上的半导体元件；导电性地连接该半导体元件的上表面的电极与引线框的内引线部的金属细线；密封包含半导体元件的上表面的金属细线区域和管心底座部的下部区域的半导体元件的外围区域的密封树脂；以及配置在密封树脂的底面区域并与内引线部连续而形成的外引线部，其特征在于：对引线框进行了顶锻(upset)处理，使得管心底座部位于内引线部的上方。
这样，由于对引线框进行了顶锻处理，使得管心底座部位于内引线部的上方，故在管心底座部的下方存在顶锻的台阶差部分的厚度的密封树脂，可使引线框与密封树脂的密接性提高，可保证制品的可靠性。此外，即使在引线框的上表面和下表面这两个表面上进行了树脂密封，由于下表面的树脂厚度是顶锻的台阶差部分的厚度，故也能实现薄型化。
此外，本发明的树脂密封型半导体装置具备：安装在引线框的管心底座部上的半导体元件；导电性地连接该半导体元件的上表面的电极与引线框的内引线部的金属细线；密封包含半导体元件的上表面的金属细线区域的半导体元件的外围区域的密封树脂；以及配置在密封树脂的底面区域并与内引线部连续而形成的外引线部，其特征在于：在内引线部的表面上至少设置了1个槽部。
这样，由于在内引线部的表面上至少设置了1个槽部，故可实现与密封树脂的固定效果和缓和施加到制品引线部上的应力和施加到金属细线上的应力，可防止引线剥离、金属细线剥离。因此，可保证制品的可靠性。
此外，本发明的树脂密封型半导体装置具备：安装在引线框的管心底座部上的半导体元件；导电性地连接该半导体元件的上表面的电极与引线框的内引线部的金属细线；密封包含半导体元件的上表面的金属细线区域的半导体元件的外围区域的密封树脂；以及配置在密封树脂的底面区域并与内引线部连续而形成的外引线部，其特征在于：在内引线部的表面上设置多个槽部，将金属细线的内引线部一侧的连接部配置在槽部与槽部之间。
这样，由于在内引线部的表面上设置多个槽部，将金属细线的内引线部一侧的连接部配置在槽部与槽部之间，故可实现与密封树脂的固定效果和缓和施加到制品引线部上的应力和施加到金属细线上的应力，可防止引线剥离、金属细线剥离。此时，由于用密封树脂密封引线框的单面的结构产生的应力被该槽部吸收，不施加到槽部与槽部之间的部分上，故金属细线的连接部分不受到破坏，可实现稳定的连接。
此外，本发明的树脂密封型半导体装置具备：安装在引线框的管心底座部上的半导体元件；导电性地连接该半导体元件的上表面的电极与引线框的内引线部的金属细线；密封包含半导体元件的上表面的金属细线区域的半导体元件的外围区域的密封树脂；以及配置在密封树脂的底面区域并与内引线部连续而形成的外引线部，其特征在于：在内引线部中设置了宽度较宽的部分。
这样，由于在内引线部中设置了宽度较宽的部分，故可实现与密封树脂的固定效果和缓和施加到制品引线部上的应力和施加到金属细线上的应力，可防止引线剥离、金属细线剥离。因此，可保证制品的可靠性。
此外，本发明的树脂密封型半导体装置具备：安装在引线框的管心底座部上的半导体元件；导电性地连接该半导体元件的上表面的电极与引线框的内引线部的金属细线；密封包含半导体元件的上表面的金属细线区域的半导体元件的外围区域的密封树脂；以及配置在密封树脂的底面区域并与内引线部连续而形成的外引线部，其特征在于：在内引线部中设置了宽度较宽的部分，在表面上至少设置了1个槽部。
这样，由于在内引线部中设置了宽度较宽的部分，在表面上至少设置了1个槽部，故可实现与密封树脂的固定效果和进一步缓和施加到制品引线部上的应力和施加到金属细线上的应力，提高了防止引线剥离、金属细线剥离的效果。
此外，本发明的树脂密封型半导体装置具备：安装在引线框的管心底座部上的半导体元件；导电性地连接该半导体元件的上表面的电极与引线框的内引线部的金属细线；密封包含半导体元件的上表面的金属细线区域半导体元件的外围区域的密封树脂；以及配置在密封树脂的底面区域并与内引线部连续而形成的外引线部，其特征在于：在内引线部中设置了宽度较宽的部分，在表面上设置了多个槽部，将金属细线的内引线部一侧的连接部配置在槽部与槽部之间。
这样，由于在内引线部中设置了宽度较宽的部分，在表面上设置了多个槽部，将金属细线的内引线部一侧的连接部配置在槽部与槽部之间，故可实现与密封树脂的固定效果和进一步缓和施加到制品引线部上的应力和施加到金属细线上的应力，提高了防止引线剥离、金属细线剥离的效果。此时，通过设置2个以上的槽部，在槽部与槽部之间连接金属细线，可使吸收应力的效果提高。此外，此时，由于用密封树脂密封引线框的单面的结构产生的应力被该槽部吸收，不施加到槽部与槽部之间的部分上，故金属细线的连接部分不受到破坏，可实现稳定的连接。
此外，本发明的树脂密封型半导体装置中，如上所述，将外引线部的露出面配置在与密封树脂的外表面相同的面上。这样，由于将外引线部的露出面配置在与密封树脂的外表面相同的面上，故外引线部不象以往那样从密封树脂的侧面突出，能以埋入密封树脂的底面部分的形态来配置。因此，可提高作为外引线部的外部端子的可靠性，同时，可提供对应于外引线部没有突出的部分的小型的树脂密封型半导体装置。
再者，本发明的树脂密封型半导体装置的制造方法包括：对引线框进行顶锻处理使得管心底座部位于内引线部的上方的工序；将半导体元件接合到引线框的管心底座部上的工序；利用金属细线导电性地连接半导体元件的电极与引线框的内引线部的工序；密封包含半导体元件的上表面的用金属细线导电性地连接的区域和管心底座部的下部区域的半导体元件的外围区域来形成密封树脂的工序；以及进行成形以使引线框的外引线部从密封树脂的外表面露出的工序。
这样，由于对引线框进行顶锻处理使得管心底座部位于内引线部的上方并密封包含半导体元件的上表面的用金属细线导电性地连接的区域和管心底座部的下部区域的半导体元件的外围区域来形成密封树脂，故在管心底座部的下方存在顶锻的台阶差部分的厚度的密封树脂，可使引线框与密封树脂的密接性提高，可保证制品的可靠性。此外，即使在引线框的上表面和下表面这两个表面上进行了树脂密封，由于下表面的树脂厚度是顶锻的台阶差部分的厚度，故也能实现薄型化。
此外，本发明的树脂密封型半导体装置的制造方法的特征在于，包括：将半导体元件接合到具有设置了宽度较宽的部分和在表面上设置了至少1个槽部的内引线部的引线框上的工序；利用金属细线导电性地连接半导体元件的电极与引线框的内引线部的工序；密封包含半导体元件的上表面的用金属细线导电性地连接的区域和半导体元件的下部区域的半导体元件的外围区域来形成密封树脂的工序；以及进行成形以使引线框的外引线部从密封树脂的外表面露出的工序，在利用金属细线导电性地连接半导体元件的电极与内引线部时，将金属细线的内引线部一侧的连接部配置在槽部的附近来进行连接。
这样，由于在利用金属细线导电性地连接半导体元件的电极与内引线部时，将金属细线的内引线部一侧的连接部配置在槽部的附近来进行连接，故用密封树脂密封了的引线框的单面的结构产生的应力被该槽部吸收，金属细线的连接部分不受到破坏，可实现稳定的连接。此外，利用槽部可实现与密封树脂的固定效果和缓和施加到制品引线部上的应力，可防止引线剥离、金属细线剥离。
此外，本发明的树脂密封型半导体装置的制造方法的特征在于，包括：将半导体元件接合到具有设置了宽度较宽的部分和在表面上设置了多个槽部的内引线部的引线框上的工序；利用金属细线导电性地连接半导体元件的电极与引线框的内引线部的工序；密封包含半导体元件的上表面的用金属细线导电性地连接的区域和半导体元件的下部区域的半导体元件的外围区域来形成密封树脂的工序；以及进行成形以使引线框的外引线部从密封树脂的外表面露出的工序，在利用金属细线导电性地连接半导体元件的电极与内引线部时，将金属细线的内引线部一侧的连接部配置在槽部与槽部之间来进行连接。
这样，由于在利用金属细线导电性地连接半导体元件的电极与内引线部时，将金属细线的内引线部一侧的连接部配置在槽部与槽部之间来进行连接，故用密封树脂密封了的引线框的单面的结构产生的应力被该槽部吸收，不施加到槽部与槽部之间的部分上，因此，金属细线的连接部分不受到破坏，可实现稳定的连接。此时，通过设置2个以上的槽部，在槽部与槽部之间连接金属细线，可提高吸收应力的效果。此外，利用多个槽部可实现与密封树脂的固定效果和进一步缓和施加到制品引线部上的应力，提高了防止引线剥离、金属细线剥离的效果。
附图的简单说明
图1是示出本发明的实施形态的树脂密封型半导体装置的剖面图，图2是示出本发明的实施形态的树脂密封型半导体装置的平面图，图3是本发明的实施形态的树脂密封型半导体装置的主要部分的放大剖面图，图4(a)是本发明的实施形态的树脂密封型半导体装置的内引线部的平面图，(b)是左侧视图，(c)是正视图，图5是现有的树脂密封型半导体装置的剖面图，图6是示出现有的树脂密封型半导体装置的另一例的剖面图。
用于实施发明的最佳形态
根据图1至图4说明本发明的实施形态的树脂密封型半导体装置。
图1是本发明的实施形态的树脂密封型半导体装置的剖面图，图2是其平面图，图3是示出其内引线部的放大剖面图，图4(a)是示出其内引线部前端的放大平面图，该图(b)是左侧视图，该图(c)是正视图。再有，在图2中，为了示出内部结构，为方便起见，在平面图中作成透视一部分密封树脂的图。在图中，虚线表示管心底座部和悬吊引线的一部分。
如图1和图2中所示，该树脂密封型半导体装置具备：半导体元件12，安装在成为由引线框9的悬吊引线10支撑的半导体元件的支撑部的管心底座部11上；金属细线14，导电性地连接该半导体元件12上表面的电极与引线框9的内引线部13；密封树脂15，密封包含半导体元件12的上表面的金属细线14的区域和管心底座部11的下部区域的半导体元件12的外围区域；以及作为外部端子的外引线部16，配置在密封树脂15的底面区域并与内引线部13连续而形成。对引线框9进行顶锻处理使得管心底座部11位于内引线部13的上方。在此，将管心底座部11作成面积比打算安装的半导体元件12小的结构。如上所述，在该树脂密封型半导体装置中，由于对悬吊引线10进行顶锻处理，具有台阶差部17，故可使密封树脂15a也存在于管心底座部11的下方，虽然是薄型的、但对于引线框9来说实质上是两面密封型的半导体装置。
此外，如图3和图4中所示，内引线部13在其前端部具有宽度较宽的部分18，再者在表面上形成了多个槽部19。而且，内引线部13的前端部的端面在厚度方向上被形成反锥状。此外，将外引线部16的露出面配置在实质上与密封树脂15的侧面部相同的面上，由于不象以往那样从密封树脂15突出，故可防止外引线部16的变形等，是面安装型的半导体装置。此外，将金属细线14的内引线部13一侧的连接部配置在槽部19与槽部19之间。
再有，在这里，实施形态的树脂密封型半导体装置是整体厚度为0.7[mm]这样非常薄的薄型的树脂密封型半导体装置，其目标厚度是半导体元件的厚度加1[mm]以下。而且，悬吊引线10的顶锻处理的台阶差是0.1[mm]，管心底座部11的下方的密封树脂15a的厚度是0.1[加]。此外，半导体元件12的厚度是0.2[mm]，半导体元件12的上方的密封树脂15b的厚度是0.15[mm]。
其次，说明图1至图4中示出的实施形态的树脂密封型半导体装置的制造方法。
首先，对支撑引线框9的管心底座部11的悬吊引线10进行加压，进行顶锻处理，形成台阶差部17。然后，利用导电性粘接剂将半导体元件12在底面一侧接合到该引线框9的管心底座部11上。
其次，利用金属细线14导电性地连接管心底座部11上的半导体元件12的电极与引线框9的内引线部13。此时，这样来进行连接，使得连接在内引线部13一侧的金属细线14存在于设置在内引线部13的表面上的2个槽部19与槽部19之间。
其次，利用转移模塑法，用密封树脂15来密封半导体元件12的外围区域。此时，密封半导体元件12的上表面、即用金属细线14导电性地连接的区域和管心底座部11的下部区域，形成密封树脂15a、密封树脂15b。此外，这样来进行密封，使得密封树脂15引起的密封厚度在管心底座部11的下部的密封树脂15a处是成为与内引线部13的底面相同的面那样的厚度，在半导体元件12的上表面的密封树脂15b处成为金属细线14的环高度以上的厚度。再有，在树脂密封工序中，必须以良好的气密性来密封，使得密封树脂15不进入内引线部13的底面区域。
然后，进行成形，以使引线框9的外引线部16在与密封树脂15的外表面相同的面上露出。
利用以上那样的工序，可实现对于引线框9为两面密封型的树脂密封型半导体装置。而且，由于是两面密封结构，故可确保密封树脂15与引线框9的密接性，可抑制封装裂纹等的发生，可保证可靠性。
此外，利用设置在内引线部13的表面上的宽度较宽的部分18、槽部19，可提高与密封树脂15的密接性，可缓和施加在内引线部13上的因单面密封结构引起的应力，同时也可提高与密封树脂15的密接性(固定效果)。即，可防止内引线部13从密封树脂15的脱位。
此外，对于内引线部13来说，由于密封树脂15是单面密封结构，故由于其结构而对内引线部13施加因密封树脂15引起的应力，但在内引线部13中预先形成了槽部19，由该槽部19吸收施加到内引线部13上的应力，可缓和该应力。而且，由于在槽部19与槽部19之间配置了连接部分，故也可消除由于应力而使连接部分受到损伤、破坏的情况。
如上所述，按照该实施形态，由于对于引线框9的悬吊引线10进行顶锻加工，使管心底座部11上升到内引线部13的上方，故在管心底座部11的下方存在顶锻的台阶差部分的厚度的密封树脂15，可提高引线框9与密封树脂15的密接性，可保证制品的可靠性。再者，由于外引线部16不象以往那样从密封树脂15的侧面突出，以埋入密封树脂15的底面部分的形态来配置，故可提高作为外引线部的外部端子的可靠性，同时，可实现对应于外引线部没有突出的部分的小型的半导体装置。此外，即使在引线框9的上表面和下表面这两面上进行了树脂密封，但由于下表面的树脂厚度是顶锻的台阶差部分的厚度，故也可实现薄型化。
再者，通过将管心底座部11的面积作得较小，或设置开口部，可提高密封树脂15与半导体元件12的背面的密接性，可确保可靠性。
此外，利用设置在内引线部13表面上的宽度较宽的部分18、槽部19，可提高与密封树脂的密接性，可缓和施加在内引线部13上的因单面密封结构引起的应力。特别是由于槽部19吸收对于金属细线14的内引线部13一侧的连接部的应力，故金属细线14的连接部分不受应力的影响，可防止连接部分的破坏，可实现稳定的连接，可提高制品的可靠性。由此，可提高树脂密封型半导体装置的可靠性。
再有，关于内引线部13的槽部19的数目，在实施形态中是2个，但通过设置单一槽部并在该槽部的附近连接金属细线，可缓和施加到内引线部13上的应力及对于金属细线的应力。此外，通过设置2个以上的槽部，在槽部与槽部之间连接金属细线，可提高吸收应力的效果。此外，槽部的槽方向是沿半导体装置的侧面的方向设置的，但可在与侧面交叉的方向等任一方向上设置，也可作成纵横交叉的网眼状。此外，设置了槽部和宽度较宽的部分这两者，但也可作成只设置一方的结构。

Claims (34)

1.一种树脂密封型半导体装置，包含：
安装在引线框的管心底座上的半导体元件；
电性连接该半导体元件的上表面的电极与上述引线框的内引线部的金属细线；
密封半导体元件的外围区域的密封树脂，所述区域包含上述半导体元件的上表面的金属细线区域；
以及配置在上述密封树脂的底面区域并形成为与上述内引线部连续的外引线部，其中在所述内引线部每一个的表面上形成至少一个凹槽部分，所述每个金属细线的连接部分与各个内引线部在和所述至少一个凹槽部分相邻的所述内引线部的平坦表面上相耦合。
2.如权利要求1所述的树脂密封型半导体装置，其特征在于，所述外引线部其暴露部分与所述密封树脂的外表面设置为处于同一水平上。
3.一种树脂密封型半导体装置，包含：
管心底座；
包含内引线部和外引线部的引线，所述内引线部的每一个都包含至少一个形成在其表面上的凹槽；
安装在所述管心底座上的半导体元件；
电性连接所述半导体元件的电极与所述内引线部上非所述凹槽位置的金属细线；
密封树脂，用于密封所述凹槽区域、所述半导体元件的外围区域、所述内引线部的整个上部区域，以及与所述金属细线电性相连的所述内引线部的部分，所述外围区域包含所述金属细线的一个区域，其中所述密封树脂没有对所述内引线部的整个下表面进行密封。
4.如权利要求3所述的树脂密封型半导体装置，其特征在于，所述内引线部的每一个包含所述至少一个形成在所述内引线部的上表面上的凹槽。
5.如权利要求4所述的树脂密封型半导体装置，其特征在于，所述管心底座被设置为高于所述内引线的所述上表面，所述密封树脂对所述管心底座的较低区域进行密封。
6.如权利要求5所述的树脂密封型半导体装置，其特征在于，所述管心底座的下表面被设置为高于所述内引线部的下表面。
7.如权利要求6所述的树脂密封型半导体装置，其特征在于，所述半导体元件的所述外围区域的至少一部分从所述管心底座的所述外围区域向外扩展。
8.如权利要求7所述的树脂密封型半导体装置，其特征在于，所述凹槽部分在所述金属细线和所述内引线部之间的连接部吸收压力。
9.如权利要求8所述的树脂密封型半导体装置，其特征在于，总的厚度不大于所述半导体元件的厚度与1mm的和。
10.如权利要求8所述的树脂密封型半导体装置，其特征在于，所述外引线部其暴露面实质上被设置为与所述密封树脂的外表面处于同一个平面。
11.一种树脂密封型半导体装置，包含：
管心底座；
引线，每一个都包含至少一个形成在其表面上的凹槽；
安装在所述管心底座上的半导体元件；
电性连接所述半导体元件的电极与所述内引线部上非所述凹槽位置的金属细线；
密封树脂，用于密封所述凹槽部、所述金属细线，所述半导体元件，所述内引线部的上部区域，以及与所述金属细线电性相连的所述内引线部的部分，其中所述密封树脂没有对所述内引线部的整个下表面进行密封。
12.如权利要求11所述的树脂密封型半导体装置，其特征在于，所述引线部的每一个包含所述至少一个形成在所述引线部的上表面上的凹槽。
13.如权利要求12所述的树脂密封型半导体装置，其特征在于，所述管心底座被设置为高于所述引线的所述上表面。
14.如权利要求13所述的树脂密封型半导体装置，其特征在于，所述管心底座的下表面被设置为高于所述引线的下表面。
15.如权利要求14所述的树脂密封型半导体装置，其特征在于，所述半导体元件的所述外围区域的至少一部分从所述管心底座的所述外围区域向外扩展。
16.如权利要求15所述的树脂密封型半导体装置，其特征在于，所述凹槽部分在所述金属细线和所述引线之间的连接部分吸收压力。
17.如权利要求16所述的树脂密封型半导体装置，其特征在于，总的厚度不大于所述半导体元件的厚度和1mm的和。
18.如权利要求8所述的树脂密封型半导体装置，其特征在于，所述引线其暴露面实质上被设置为与所述密封树脂的外表面处于同一平面。
19.一种树脂密封型半导体装置，包含：
管心底座；
包含内引线部和外引线部的引线，所述内引线部的每一个都包含至少一个形成在其表面上的凹槽；
安装在所述管心底座上的半导体元件；
电性连接所述半导体元件的电极与所述内引线部上非所述凹槽位置的金属细线；
密封树脂，用于密封所述凹槽部、所述半导体元件的所述外围区域、所述内引线部的整个上上表面，以及与所述金属细线电性相连的所述内引线部的部分，所述外围区域包含所述金属细线的一个区域，其中所述密封树脂没有对内引线部上所述凹槽部所形成的部分的下表面进行密封。
20.如权利要求19所述的树脂密封型半导体装置，其特征在于，所述内引线部的每一个包含所述至少一个形成在所述内引线部的上表面上的凹槽。
21.如权利要求20所述的树脂密封型半导体装置，其特征在于，所述管心底座被设置为高于所述内引线的所述上表面，所述密封树脂对所述管心底座的较低区域进行密封。
22.如权利要求21所述的树脂密封型半导体装置，其特征在于，所述管心底座的下表面被设置为高于所述内引线部的下表面。
23.如权利要求22所述的树脂密封型半导体装置，其特征在于，所述半导体元件的所述外围区域的至少一部分从所述管心底座的所述外围区域向外扩展。
24.如权利要求23所述的树脂密封型半导体装置，其特征在于，所述凹槽部分在所述金属细线和所述内引线部之间的连接部吸收压力。
25.如权利要求24所述的树脂密封型半导体装置，其特征在于，总的厚度不大于所述半导体元件的厚度与1mm的和。
26.如权利要求24所述的树脂密封型半导体装置，其特征在于，所述外引线部其暴露面实质上被设置为与所述密封树脂的外表面处于同一个平面。
27.一种树脂密封型半导体装置，包含：
管心底座；
引线，每一个都包含至少一个形成在其表面上的凹槽；
安装在所述管心底座上的半导体元件；
电性连接所述半导体元件的电极与所述内引线部上非所述凹槽位置的金属细线；
密封树脂，用于密封所述凹槽部、所述金属细线，所述半导体元件，所述内引线部的上表面，以及与所述金属细线电性相连的所述引线部的部分，其中所述密封树脂没有对所述引线部上形成所述凹槽部的部分的下表面进行密封。
28.如权利要求27所述的树脂密封型半导体装置，其特征在于，所述引线部的每一个包含至少一个形成在所述引线部的上表面上的所述凹槽。
29.如权利要求28所述的树脂密封型半导体装置，其特征在于，所述管心底座被设置为高于所述引线的所述上表面。
30.如权利要求29所述的树脂密封型半导体装置，其特征在于，所述管心底座的下表面被设置为高于所述引线的下表面。
31.如权利要求30所述的树脂密封型半导体装置，其特征在于，所述半导体元件的所述外围区域的至少一部分从所述管心底座的所述外围区域向外扩展。
32.如权利要求31所述的树脂密封型半导体装置，其特征在于，所述凹槽部分在所述金属细线和所述引线之间的连接部分吸收压力。
33.如权利要求32所述的树脂密封型半导体装置，其特征在于，总的厚度不大于所述半导体元件的厚度和1mm之和。
34.如权利要求32所述的树脂密封型半导体装置，其特征在于，所述引线其暴露面实质上被设置为与所述密封树脂的外表面处于同一平面。
CN2007101286896A 1997-06-27 1998-06-08 树脂密封型半导体装置及其制造方法 Expired - Lifetime CN101114629B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP171395/1997 1997-06-27
JP17139597 1997-06-27
JP7371198A JP2915892B2 (ja) 1997-06-27 1998-03-23 樹脂封止型半導体装置およびその製造方法
JP73711/1998 1998-03-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB988085747A Division CN100423253C (zh) 1997-06-27 1998-06-08 树脂密封型半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101114629A true CN101114629A (zh) 2008-01-30
CN101114629B CN101114629B (zh) 2011-05-11

Family

ID=26414858

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB988085747A Expired - Lifetime CN100423253C (zh) 1997-06-27 1998-06-08 树脂密封型半导体装置及其制造方法
CN2007101286896A Expired - Lifetime CN101114629B (zh) 1997-06-27 1998-06-08 树脂密封型半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB988085747A Expired - Lifetime CN100423253C (zh) 1997-06-27 1998-06-08 树脂密封型半导体装置及其制造方法

Country Status (8)

Country Link
US (1) US6900524B1 (zh)
EP (1) EP0996962B1 (zh)
JP (1) JP2915892B2 (zh)
KR (1) KR100397539B1 (zh)
CN (2) CN100423253C (zh)
DE (1) DE69841847D1 (zh)
TW (1) TW384534B (zh)
WO (1) WO1999000826A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505379A (zh) * 2014-12-19 2015-04-08 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装体
CN107924884A (zh) * 2016-03-30 2018-04-17 松下知识产权经营株式会社 半导体装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3768762B2 (ja) * 2000-02-03 2006-04-19 ローム株式会社 樹脂パッケージ型半導体装置
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
JP4547086B2 (ja) 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP3895570B2 (ja) 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP2003204027A (ja) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6841854B2 (en) 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
KR100975692B1 (ko) * 2002-07-01 2010-08-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
US20050167796A1 (en) * 2004-01-29 2005-08-04 Tay Kheng C. Miniaturised surface mount optoelectronic component
MY136216A (en) * 2004-02-13 2008-08-29 Semiconductor Components Ind Method of forming a leadframe for a semiconductor package
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
US20060131708A1 (en) * 2004-12-16 2006-06-22 Ng Kee Y Packaged electronic devices, and method for making same
US8138586B2 (en) * 2005-05-06 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with multi-planar paddle
JP4055175B2 (ja) * 2005-10-07 2008-03-05 ヤマハ株式会社 半導体パッケージ
JP4489791B2 (ja) * 2007-05-14 2010-06-23 株式会社ルネサステクノロジ Ｑｆｎパッケージ
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
JP5097639B2 (ja) * 2008-08-01 2012-12-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置
US8072770B2 (en) * 2008-10-14 2011-12-06 Texas Instruments Incorporated Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
CN101859827A (zh) * 2009-04-07 2010-10-13 裕星企业有限公司 发光二极管
JP2010118712A (ja) * 2010-03-04 2010-05-27 Renesas Technology Corp Ｑｆｎパッケージの製造方法
JP2015153987A (ja) * 2014-02-18 2015-08-24 株式会社デンソー モールドパッケージ
JP2015177080A (ja) * 2014-03-15 2015-10-05 新日本無線株式会社 リード内蔵型回路パッケージ及びその製造方法
JP6253531B2 (ja) * 2014-06-30 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
WO2016203787A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 送風装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159818B (nl) * 1972-04-06 1979-03-15 Philips Nv Halfgeleiderinrichting, bevattende een flexibele isolerende folie, die aan een zijde is voorzien van metalen geleider- sporen.
JPS6049089B2 (ja) 1977-03-02 1985-10-31 日本電気株式会社 Ｆｒｐアンテナレフレクタ−の製造方法
JPS6086851A (ja) * 1983-10-19 1985-05-16 Nec Corp 樹脂封止型半導体装置
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS611042A (ja) * 1984-06-13 1986-01-07 Toshiba Corp 半導体装置
FR2568411B1 (fr) 1984-07-30 1989-12-01 Accumulateurs Fixes Procede pour ameliorer la resistance electrique d'une jonction non soudee dans un accumulateur electrique, ou une batterie d'accumulateurs electriques et jonction obtenue par ce procede.
JPS6364351A (ja) * 1986-09-04 1988-03-22 Toshiba Corp リ−ドフレ−ム
JPS63258050A (ja) 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH01106455A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
JPH02201946A (ja) * 1989-01-30 1990-08-10 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0485952A (ja) * 1990-07-27 1992-03-18 Fujitsu Ltd 半導体装置
JPH04123550A (ja) 1990-09-14 1992-04-23 Yaesu Musen Co Ltd データ信号のアナログ／デジタル変換方式
JPH04155854A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置およびそれに用いるリードフレーム
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH05129473A (ja) 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
JPH0621315A (ja) 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH0621304A (ja) 1992-07-06 1994-01-28 Seiko Epson Corp リードフレーム及び半導体装置の製造方法
JPH0685132A (ja) 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
JPH06104364A (ja) 1992-09-22 1994-04-15 Sony Corp リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
JP3281994B2 (ja) 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
JP3136029B2 (ja) 1993-08-09 2001-02-19 株式会社日立製作所 半導体装置
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US5872395A (en) * 1996-09-16 1999-02-16 International Packaging And Assembly Corporation Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505379A (zh) * 2014-12-19 2015-04-08 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装体
CN107924884A (zh) * 2016-03-30 2018-04-17 松下知识产权经营株式会社 半导体装置
CN107924884B (zh) * 2016-03-30 2022-02-18 松下知识产权经营株式会社 半导体装置

Also Published As

Publication number Publication date
CN101114629B (zh) 2011-05-11
KR100397539B1 (ko) 2003-09-13
EP0996962A2 (en) 2000-05-03
TW384534B (en) 2000-03-11
KR20010013562A (ko) 2001-02-26
CN1268246A (zh) 2000-09-27
CN100423253C (zh) 2008-10-01
JP2915892B2 (ja) 1999-07-05
EP0996962B1 (en) 2010-08-18
WO1999000826A3 (en) 1999-05-27
DE69841847D1 (de) 2010-09-30
US6900524B1 (en) 2005-05-31
JPH1174440A (ja) 1999-03-16
WO1999000826A2 (en) 1999-01-07

Similar Documents

Publication Publication Date Title
CN101114629B (zh) 树脂密封型半导体装置及其制造方法
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
JP3012816B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20060186517A1 (en) Semiconductor package having improved adhesiveness and ground bonding
KR940007649B1 (ko) 반도체 패키지
US7538416B2 (en) Resin molded type semiconductor device and a method of manufacturing the same
US20060131742A1 (en) Packaged chip capable of lowering characteristic impedance
US4298769A (en) Hermetic plastic dual-in-line package for a semiconductor integrated circuit
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US6358775B1 (en) Multi-die semiconductor encapsulation method
US20020153600A1 (en) Double sided chip package
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPH0864748A (ja) 半導体装置及びその製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP2763234B2 (ja) 半導体装置
JPH06188354A (ja) 半導体装置
JP2599233B2 (ja) 半導体装置
JPS61194861A (ja) 樹脂封止型半導体装置
KR100370842B1 (ko) 칩사이즈패키지
JP2783089B2 (ja) セラミック型半導体装置
JPH02180061A (ja) リードフレームおよび半導体装置
JPS62260349A (ja) 半導体用リ−ドフレ−ム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110511