JPH0485952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0485952A JPH0485952A JP20100890A JP20100890A JPH0485952A JP H0485952 A JPH0485952 A JP H0485952A JP 20100890 A JP20100890 A JP 20100890A JP 20100890 A JP20100890 A JP 20100890A JP H0485952 A JPH0485952 A JP H0485952A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor device
- package
- periphery
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000005476 soldering Methods 0.000 abstract description 18
- 239000011347 resin Substances 0.000 abstract description 13
- 229920005989 resin Polymers 0.000 abstract description 13
- 238000007789 sealing Methods 0.000 abstract 2
- 229910000679 solder Inorganic materials 0.000 description 22
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は表面実装型の半導体装置に関する。
一般に表面実装型の半導体装置は、リードを半田付けさ
れてプリント配線板上に実装される。
れてプリント配線板上に実装される。
このため、リードは、半田付は不良が生じにくい形状及
び構造であることが望ましい。
び構造であることが望ましい。
第９図は従来の１例の半導体装置ｌを示す。
２．３はリードであり、樹脂パッケージ４の側壁から外
方に突出している。
方に突出している。
この半導体装置Ｉは、第１０図に示すように、リード２
，３をプリント配線板４上のフットプリント６．７に半
田８．９により半田付けされて実装される。
，３をプリント配線板４上のフットプリント６．７に半
田８．９により半田付けされて実装される。
ケージの底面に露出し且つ上記周縁より外方に突出させ
ずに設けてなる構成とする。
ずに設けてなる構成とする。
請求項２の発明は、上記り−トは、貫通孔を有し、且つ
上記パッケージは、上記周縁のうち上記リードに対応す
る部位に、上記貫通孔を露出させる切欠を有する構成と
する。
上記パッケージは、上記周縁のうち上記リードに対応す
る部位に、上記貫通孔を露出させる切欠を有する構成と
する。
リード２，３は変形し易い。
リード２が符号２ａで示すように変形した場合には、実
装のときにリード２ａかフットプリント５から浮いた所
謂リード浮きの状態となり、半田未着となって半田付は
不良となってしまう。
装のときにリード２ａかフットプリント５から浮いた所
謂リード浮きの状態となり、半田未着となって半田付は
不良となってしまう。
本発明は、リードを変形しにくい構造として半田付けの
信頼性の向上を可能とした半導体装置を提供することを
目的とする。
信頼性の向上を可能とした半導体装置を提供することを
目的とする。
Ｃ課題を解決するための手段〕
請求項】の発明は、リードを、半導体チップを封止した
パッケージの周縁に臨む部位に、該パラ〔作用〕 請求項１の発明において、リードをパッケージから突出
させる構成は、リードの曲がりを特徴する 請求項２の発明において、リードの貫通孔は、半田付け
される領域を拡大する。
パッケージの周縁に臨む部位に、該パラ〔作用〕 請求項１の発明において、リードをパッケージから突出
させる構成は、リードの曲がりを特徴する 請求項２の発明において、リードの貫通孔は、半田付け
される領域を拡大する。
また、リードの貫通孔及びバッケ″−ジの切欠は、貫通
孔内の半田フィレットの目視を可能とする〔実施例〕 第１図乃至第４図は本発明の一実施例になる半導体装置
ＩＯを示す。
孔内の半田フィレットの目視を可能とする〔実施例〕 第１図乃至第４図は本発明の一実施例になる半導体装置
ＩＯを示す。
１１は半導体チップてあり、ステージ１２上に固着して
あり、樹脂パッケージ１３により封止されている。
あり、樹脂パッケージ１３により封止されている。
２１〜２８はリードであり、樹脂パッケージ１３の周縁
１３ａに臨む部位に樹脂パッケージ１３の底面１３ｂと
同一面とされて底面１３ｂに露出して且つ上記周縁１３
ａより外方に突出せずに設けである。
１３ａに臨む部位に樹脂パッケージ１３の底面１３ｂと
同一面とされて底面１３ｂに露出して且つ上記周縁１３
ａより外方に突出せずに設けである。
各リード２１〜２８の略中夫には円形の貫通孔２１ａ〜
２８ａが半田付けを良好にするために形成しである。
２８ａが半田付けを良好にするために形成しである。
１３ａ−＋〜１３ａ−ｓは夫々切欠であり、樹脂パッケ
ージ１３の周縁１３ａのうちリード２１〜２８の部位に
形成してあり、貫通孔２１ａ〜２８ａが上方に露出して
いる。これにより、後述するように半田付けの良否の検
査がし易くなっている。
ージ１３の周縁１３ａのうちリード２１〜２８の部位に
形成してあり、貫通孔２１ａ〜２８ａが上方に露出して
いる。これにより、後述するように半田付けの良否の検
査がし易くなっている。
１４はワイヤであり、半導体チップ１１とリード２１〜
２８の内側縁の突部２１ｂ〜２８ｂとにポンディングさ
れている。
２８の内側縁の突部２１ｂ〜２８ｂとにポンディングさ
れている。
ステージ１２及びリード２１〜２８は、第３図に示すよ
うにフレームＩ５と連結されており、樹脂封圧後にＪｉ
Ｉ ｒ〜Ｉ！４に沿って切断される。
うにフレームＩ５と連結されており、樹脂封圧後にＪｉ
Ｉ ｒ〜Ｉ！４に沿って切断される。
上記構成の半導体装Ｉｔ１０においては、各ＩＪ−ド２
１〜２８か樹脂パッケージ１３の周縁１３ａから外方に
突出していないため取扱中に、リード曲りは起きない。
１〜２８か樹脂パッケージ１３の周縁１３ａから外方に
突出していないため取扱中に、リード曲りは起きない。
このため、第５図に示すように、全部のリード２１〜２
８が対応するフットプリント３０に半田３１により確実
に半田付けされた状態で、半導体装置１０はプリント配
線板３２上に表面実装される。
８が対応するフットプリント３０に半田３１により確実
に半田付けされた状態で、半導体装置１０はプリント配
線板３２上に表面実装される。
第６図に拡大して併せて示すように、各リード２１〜２
８の下面とフットプリント３０との間が半田付けされる
と共に、フットプリント３ｏと各リード２１〜２８の外
縁部２１ｃ〜２８ｃとの間が半田フィレット３１ａによ
り被着され（第５図参照）、更には貫通２１ａ〜２８ａ
とフットプリント３０との間が半田フィレット３１ｂに
より被着される。
８の下面とフットプリント３０との間が半田付けされる
と共に、フットプリント３ｏと各リード２１〜２８の外
縁部２１ｃ〜２８ｃとの間が半田フィレット３１ａによ
り被着され（第５図参照）、更には貫通２１ａ〜２８ａ
とフットプリント３０との間が半田フィレット３１ｂに
より被着される。
特にフットプリント３０と貫通孔２１ａ〜２８ａとの間
の半田フィレット３１ｂによる半田付けによって半田付
は部分の領域の拡大が図られ、各リード２１〜２８はフ
ットプリント３０と強固に半田付けされ、半導体装置１
０はプリント配線板３２上に強固に実装される。
の半田フィレット３１ｂによる半田付けによって半田付
は部分の領域の拡大が図られ、各リード２１〜２８はフ
ットプリント３０と強固に半田付けされ、半導体装置１
０はプリント配線板３２上に強固に実装される。
半田がフットプリント３０及びリード２１の貫通孔２１
ａに共にぬれ性が良い場合には半田かフットプリント３
０上及び貫通孔２１ａの内壁に拡がって、半田フィレッ
ト３１ｂは第６図に示すように深い凹曲面となる。
ａに共にぬれ性が良い場合には半田かフットプリント３
０上及び貫通孔２１ａの内壁に拡がって、半田フィレッ
ト３１ｂは第６図に示すように深い凹曲面となる。
半田のリード２１に対するぬれ性か良くなく、リード２
１が半田をはじく場合には、貫通孔２１ａ内の半田フィ
レットは第７図中符号３１ｃ、で示す如くに、凸曲面と
なる。
１が半田をはじく場合には、貫通孔２１ａ内の半田フィ
レットは第７図中符号３１ｃ、で示す如くに、凸曲面と
なる。
また半田のフットプリント３０に対するぬれ性か良くな
い場合には、フットプリント３０か半田をはじき、貫通
孔２１ａ内の半田フィレットは第８図中符号３１Ｃ−２
で示すように小さな凹曲面となる。
い場合には、フットプリント３０か半田をはじき、貫通
孔２１ａ内の半田フィレットは第８図中符号３１Ｃ−２
で示すように小さな凹曲面となる。
ここで、樹脂パッケージ１３には切欠１３ａ〜１３ａ−
ｓがあるため、半導体装置１０を実装した状態で、上方
からリード２１〜２８の貫通孔２１ａ〜２８ａの個所を
目視することが可能である。
ｓがあるため、半導体装置１０を実装した状態で、上方
からリード２１〜２８の貫通孔２１ａ〜２８ａの個所を
目視することが可能である。
また半田フィレットが深い凹曲面であるかこれ以外の曲
面であるかは目視によって明確に区別することが容易で
ある。
面であるかは目視によって明確に区別することが容易で
ある。
このため、上記の半導体装置ｌＯでは、実装後における
半田付けの良否の目視による検査を誤りなく行うことか
可能となる。
半田付けの良否の目視による検査を誤りなく行うことか
可能となる。
また、光学的な外観検査機を用いた場合でも半田のリー
ドに対するぬれ性の良否か従来のリード形状に比べ、明
確となるので、確実に検査することができる。
ドに対するぬれ性の良否か従来のリード形状に比べ、明
確となるので、確実に検査することができる。
以上説明した様に、請求項１の発明によれば、リードか
パッケージから外方に突出していないため、半導体装置
の取扱い中にリード曲がりが起きることを防止すること
が出来る。これにより、リード曲がりに起因する半田付
は不良の発生が無くなり、半導体装置の半田付けによる
実装の信頼性を向上させることか出来る。
パッケージから外方に突出していないため、半導体装置
の取扱い中にリード曲がりが起きることを防止すること
が出来る。これにより、リード曲がりに起因する半田付
は不良の発生が無くなり、半導体装置の半田付けによる
実装の信頼性を向上させることか出来る。
請求項２の発明によれば、リードの貫通孔内への半田付
けによって半田付は部分の領域を拡大し得、半導体装置
をその分強固に実装し得る。
けによって半田付は部分の領域を拡大し得、半導体装置
をその分強固に実装し得る。
また、パッケージに切欠を設けたことによって貫通孔の
半田フィレットを目視可能となり、これによって半田付
けの良否の検査を容易に且つ確実に行うことが出来る。
半田フィレットを目視可能となり、これによって半田付
けの良否の検査を容易に且つ確実に行うことが出来る。
第１図は本発明の一実施例による半導体装置の斜視図、
第２図は第１図の半導体装置の底面側からみた斜視図、
第３図は第１図の半導体装置を樹脂パッケージを省略し
て示す平面図、 第４図は第１図の半導体装置を樹脂パッケージを省略し
て示す側面図、 第５図は第１図の半導体装置の実装状態を示す斜視図、 第６図は第５図中ＶＩ−ＶＩ線に沿う拡大断面図、第７
図は半田付は不良の１例を示す図、第８図は半田付は不
良の別の例を示す図、第９図は従来の半導体装置の１例
を示す図、第１０図は第９図の半導体装置の半田付は不
良を示す図である。 図において、 ０は半導体装置、 ｌは半導体チップ、 ３は樹脂パッケージ、 ３ａは周縁、 ３ａ−１〜１３ａ−＊は切欠、 ３ｂは底面 １〜２８はリード、 Ｉａ〜２８ａは貫通孔、 ０はフットプリント、 １は半田、 ａは半田フィレッ ト、 ２はプリント配線板 を示す。
て示す平面図、 第４図は第１図の半導体装置を樹脂パッケージを省略し
て示す側面図、 第５図は第１図の半導体装置の実装状態を示す斜視図、 第６図は第５図中ＶＩ−ＶＩ線に沿う拡大断面図、第７
図は半田付は不良の１例を示す図、第８図は半田付は不
良の別の例を示す図、第９図は従来の半導体装置の１例
を示す図、第１０図は第９図の半導体装置の半田付は不
良を示す図である。 図において、 ０は半導体装置、 ｌは半導体チップ、 ３は樹脂パッケージ、 ３ａは周縁、 ３ａ−１〜１３ａ−＊は切欠、 ３ｂは底面 １〜２８はリード、 Ｉａ〜２８ａは貫通孔、 ０はフットプリント、 １は半田、 ａは半田フィレッ ト、 ２はプリント配線板 を示す。
Claims (2)
- （１）リード（２１〜２８）を、半導体チップ（１１）
を封止したパッケージ（１３）の周縁（１３ａ）に臨む
部位に、該パッケージ（１３）の底面（１３ｂ）に露出
し且つ上記周縁（１３ａ）より外方に突出させずに設け
てなる構成としたことを特徴とする半導体装置。 - （２）上記リード（２１〜２８）は、貫通孔（２１ａ〜
２８ａ）を有し、且つ上記パッケージ（１３）は、上記
周縁（１３ａ）のうち上記リード（２１〜２８）に対応
する部位に、上記貫通孔（２１ａ〜２８ａ）を露出させ
る切欠（１３ａ＿−＿１〜１３ａ＿−＿２）を有する請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20100890A JPH0485952A (ja) | 1990-07-27 | 1990-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20100890A JPH0485952A (ja) | 1990-07-27 | 1990-07-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485952A true JPH0485952A (ja) | 1992-03-18 |
Family
ID=16433966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20100890A Pending JPH0485952A (ja) | 1990-07-27 | 1990-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000826A3 (en) * | 1997-06-27 | 1999-05-27 | Matsushita Electronics Corp | Resin molded type semiconductor device and a method of manufacturing the same |
| US6861735B2 (en) | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
| US8829685B2 (en) * | 2009-03-31 | 2014-09-09 | Semiconductor Components Industries, Llc | Circuit device having funnel shaped lead and method for manufacturing the same |
-
1990
- 1990-07-27 JP JP20100890A patent/JPH0485952A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000826A3 (en) * | 1997-06-27 | 1999-05-27 | Matsushita Electronics Corp | Resin molded type semiconductor device and a method of manufacturing the same |
| KR100397539B1 (ko) * | 1997-06-27 | 2003-09-13 | 마츠시타 덴끼 산교 가부시키가이샤 | 수지밀봉형 반도체 장치 및 그 제조방법 |
| US6861735B2 (en) | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
| US6900524B1 (en) | 1997-06-27 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Resin molded semiconductor device on a lead frame and method of manufacturing the same |
| US7538416B2 (en) | 1997-06-27 | 2009-05-26 | Panasonic Corporation | Resin molded type semiconductor device and a method of manufacturing the same |
| US8829685B2 (en) * | 2009-03-31 | 2014-09-09 | Semiconductor Components Industries, Llc | Circuit device having funnel shaped lead and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI382499B (zh) | 半導體裝置 | |
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR0179921B1 (ko) | 적측형 반도체 패키지 | |
| KR20080022452A (ko) | Ｐｏｐ 패키지 및 그의 제조 방법 | |
| JPH0485952A (ja) | 半導体装置 | |
| JP3942206B2 (ja) | 半導体装置の製造方法 | |
| JP4191169B2 (ja) | 半導体装置及び実装体 | |
| JPH06326500A (ja) | パッケージｉｃの基板実装方法 | |
| KR100778174B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2006352349A (ja) | 圧電発振器とこれを備えた通信機器及び電子機器 | |
| JP3795451B2 (ja) | 半導体装置の実装方法 | |
| JP2902762B2 (ja) | 半導体装置 | |
| JPS6035230Y2 (ja) | 板状貫通磁器コンデンサ | |
| JPH03237752A (ja) | 電子部品パッケージ | |
| JPH06232317A (ja) | 多端子電子部品とその製造方法 | |
| JPH0817864A (ja) | 半導体パッケ−ジ | |
| JPH02112267A (ja) | 半導体装置 | |
| JPH03109757A (ja) | 樹脂封止型半導体装置 | |
| JPS60150687A (ja) | 半導体装置 | |
| KR100336762B1 (ko) | 칩 사이즈 패키지 및 그 제조방법 | |
| KR950006837Y1 (ko) | 아웃리드 표면 노출형 반도체 패키지 | |
| JPH10135372A (ja) | 半導体装置 | |
| JP2006140258A (ja) | 樹脂封止型半導体装置 | |
| JPH08274205A (ja) | 半導体装置及びその製造方法 | |
| JPH033354A (ja) | 半導体装置 |