JPH06326500A - パッケージｉｃの基板実装方法 - Google Patents
パッケージｉｃの基板実装方法Info
- Publication number
- JPH06326500A JPH06326500A JP5135388A JP13538893A JPH06326500A JP H06326500 A JPH06326500 A JP H06326500A JP 5135388 A JP5135388 A JP 5135388A JP 13538893 A JP13538893 A JP 13538893A JP H06326500 A JPH06326500 A JP H06326500A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- board
- package
- pin
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】 基板へのパッケージＩＣの実装方法を改良す
る。 【構成】 実装基板にパッケージＩＣを実装する際、実
装基板上の前記パッケージＩＣ実装箇所に、パッケージ
ＩＣのモールド外形寸法相当の開口部を設け、さらに前
記開口部を覆い半田付けにより固定可能なリードを備え
た前記オパッケージＩＣのモールド部固定用手段を設け
ることにより、半田付けされる面から見てＩＣパッケー
ジ底面が上方を向く状態でパッケージＩＣを実装するこ
とにより、通常実装状態に比べピン配置を逆転させる。
る。 【構成】 実装基板にパッケージＩＣを実装する際、実
装基板上の前記パッケージＩＣ実装箇所に、パッケージ
ＩＣのモールド外形寸法相当の開口部を設け、さらに前
記開口部を覆い半田付けにより固定可能なリードを備え
た前記オパッケージＩＣのモールド部固定用手段を設け
ることにより、半田付けされる面から見てＩＣパッケー
ジ底面が上方を向く状態でパッケージＩＣを実装するこ
とにより、通常実装状態に比べピン配置を逆転させる。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージＩＣの基板
実装方法に関するものである。
実装方法に関するものである。
【０００２】
【従来の技術】従来パッケージＩＣ（以下単にＩＣとい
う場合もある）を実装するプリント基板を設計する場
合、ＩＣの各ピンが、他のＩＣや回路部分との接続が可
能となるようにＩＣの実装方向を工夫したり、接続され
る他ＩＣの配置を工夫したり、または多層基板を使用す
ること等で配線を行っていた。
う場合もある）を実装するプリント基板を設計する場
合、ＩＣの各ピンが、他のＩＣや回路部分との接続が可
能となるようにＩＣの実装方向を工夫したり、接続され
る他ＩＣの配置を工夫したり、または多層基板を使用す
ること等で配線を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、最近の
ＩＣの多ピン化、基板上の実装密度の向上にともない、
上記従来例の実装方向の工夫だけでは基板上でのＩＣの
全てのピンの接続は困難となり、場合によっては不可能
になっている。例えば、図１−ａにおいて基板の片面に
実装された２個のＩＣの信号線が交差することなく接続
された場合、この２個のＩＣを両面実装基板の異なる面
に実装した時、図１−ｂのようにこれらの信号線は全て
交差するため、基板設計は困難であり、場合によっては
不可能である。不可能な場合、設計を可能にするための
実装基板を多層化することがあるが、コスト上昇につな
がるという問題点もある。仮に、設計可能の場合でも配
線長の増加による実装密度の減少は避けられないという
のが現状である。また基板設計を可能とするために、パ
ッケージＩＣの実装を工夫する場合、そのＩＣの通常実
装方法以外の方法を採用した場合、実装後に物理的安定
度を得にくいことがあり問題点が多い。
ＩＣの多ピン化、基板上の実装密度の向上にともない、
上記従来例の実装方向の工夫だけでは基板上でのＩＣの
全てのピンの接続は困難となり、場合によっては不可能
になっている。例えば、図１−ａにおいて基板の片面に
実装された２個のＩＣの信号線が交差することなく接続
された場合、この２個のＩＣを両面実装基板の異なる面
に実装した時、図１−ｂのようにこれらの信号線は全て
交差するため、基板設計は困難であり、場合によっては
不可能である。不可能な場合、設計を可能にするための
実装基板を多層化することがあるが、コスト上昇につな
がるという問題点もある。仮に、設計可能の場合でも配
線長の増加による実装密度の減少は避けられないという
のが現状である。また基板設計を可能とするために、パ
ッケージＩＣの実装を工夫する場合、そのＩＣの通常実
装方法以外の方法を採用した場合、実装後に物理的安定
度を得にくいことがあり問題点が多い。
【０００４】
【課題を解決するための手段】本発明によれば、プリン
ト実装基板上のパッケージＩＣが実装される箇所にＩＣ
のモールド外形寸法相当の開口部を設け、はんだ面に対
してパッケージ下面が上方を向くように、すなわち通常
のＩＣ実装状態と上下面が逆の状態でＩＣを実装可能と
する手段を設ける。さらに前期開口部を覆い、その４角
に基板に半田付け可能なリードを設けた前記ＩＣのモー
ルド部を固定するためのカバー手段を実装面に実装する
ことにより、パッケージのモールド部を支えＩＣを固定
する事を可能とする。
ト実装基板上のパッケージＩＣが実装される箇所にＩＣ
のモールド外形寸法相当の開口部を設け、はんだ面に対
してパッケージ下面が上方を向くように、すなわち通常
のＩＣ実装状態と上下面が逆の状態でＩＣを実装可能と
する手段を設ける。さらに前期開口部を覆い、その４角
に基板に半田付け可能なリードを設けた前記ＩＣのモー
ルド部を固定するためのカバー手段を実装面に実装する
ことにより、パッケージのモールド部を支えＩＣを固定
する事を可能とする。
【０００５】
【作用】上記実装方法により、通常のＩＣ実装状態に対
して実装面でのＩＣのピン実装位置を反転した状態で基
板設計ＩＣの実装が可能となる。
して実装面でのＩＣのピン実装位置を反転した状態で基
板設計ＩＣの実装が可能となる。
【０００６】
【実施例】図２は本実施例であるワードプロセッサの基
板ユニットを最もよく表す図であり、本実施例で使用す
るプリント基板と配線パターンを実装面から見た平面図
と、その断面図を表す。図中、１は両面実装片面半田付
け基板であり、実装されるＩＣはＣＰＵ内蔵制御ＩＣで
ある１００ピンのＱＦＰタイプＩＣ−２と２８ピンのＤ
ＩＰタイプ２５６キロビットＳＲＡＭＩＣ−４を含む。
ＩＣ２は上部から見て、１ピンから１００ピンまでが反
時計回りに配置されている。ＩＣ２の形状を図３に示
す。また本基板の回路図の一部を図５に示す。
板ユニットを最もよく表す図であり、本実施例で使用す
るプリント基板と配線パターンを実装面から見た平面図
と、その断面図を表す。図中、１は両面実装片面半田付
け基板であり、実装されるＩＣはＣＰＵ内蔵制御ＩＣで
ある１００ピンのＱＦＰタイプＩＣ−２と２８ピンのＤ
ＩＰタイプ２５６キロビットＳＲＡＭＩＣ−４を含む。
ＩＣ２は上部から見て、１ピンから１００ピンまでが反
時計回りに配置されている。ＩＣ２の形状を図３に示
す。また本基板の回路図の一部を図５に示す。
【０００７】図５より明らかであるが、ＩＣ４の１ピン
から１３ピンがこの順番でＩＣ２の３９ピンから２７ピ
ンに接続されている。同様にＩＣ４の１４ピンから２７
ピンがＩＣの２４ピンから１２ピンへ接続されている。
このようにＩＣ２はＩＣ４とは同一実装面に実装される
ときに結線が容易となるようにピン配置が設計されてい
る。
から１３ピンがこの順番でＩＣ２の３９ピンから２７ピ
ンに接続されている。同様にＩＣ４の１４ピンから２７
ピンがＩＣの２４ピンから１２ピンへ接続されている。
このようにＩＣ２はＩＣ４とは同一実装面に実装される
ときに結線が容易となるようにピン配置が設計されてい
る。
【０００８】この様な回路の基板設計を従来の片面半田
付け基板で通常の実装を行う場合の配線パターンを実装
面から見た図と、ＩＣの実装図を図６に示す。この配線
パターンより明らかなように、ＩＣ２がＱＦＰタイプパ
ッケージであるためＩＣ２ははんだ面Ｂに実装され、実
装面Ａから見たときのピン配置は１ピンより時計回りに
配置される。ＩＣ２とＩＣ４間の接続パターンは交差し
ているため、結線に伴うパターン面積がかなり広い。ま
た全ての結線を完了するためにジャンパー線を必要とし
ている。
付け基板で通常の実装を行う場合の配線パターンを実装
面から見た図と、ＩＣの実装図を図６に示す。この配線
パターンより明らかなように、ＩＣ２がＱＦＰタイプパ
ッケージであるためＩＣ２ははんだ面Ｂに実装され、実
装面Ａから見たときのピン配置は１ピンより時計回りに
配置される。ＩＣ２とＩＣ４間の接続パターンは交差し
ているため、結線に伴うパターン面積がかなり広い。ま
た全ての結線を完了するためにジャンパー線を必要とし
ている。
【０００９】上記の条件で本実施例について説明する。
図２の３は基板上のＩＣ２の実装位置に設けられた開口
部であり、ＩＣ２のモールド部６の天面部が開口部内に
収まるような形状、サイズに開けられているものであ
る。ＩＣ２のピン半田付け用ランドはこの開口部の周り
に設けられている。ＩＣ２の基板上ピン配置は、図２に
示すように実装面Ａから見て１ピンから反時計回りに配
置される。このためＩＣ４との結線パターンはあたかも
同一面に２個のＩＣを実装する場合の様に行われる。Ｉ
Ｃ２とＩＣ４のピン配置の関係上接続に関して交差する
接続パターンは存在しない。基板１にはさらに、正方形
の開口部３の四隅近くにリード穴と半田付け用ランド５
か設けてある。これは後述するＩＣ固定用ケース７を実
装するためのものである。
図２の３は基板上のＩＣ２の実装位置に設けられた開口
部であり、ＩＣ２のモールド部６の天面部が開口部内に
収まるような形状、サイズに開けられているものであ
る。ＩＣ２のピン半田付け用ランドはこの開口部の周り
に設けられている。ＩＣ２の基板上ピン配置は、図２に
示すように実装面Ａから見て１ピンから反時計回りに配
置される。このためＩＣ４との結線パターンはあたかも
同一面に２個のＩＣを実装する場合の様に行われる。Ｉ
Ｃ２とＩＣ４のピン配置の関係上接続に関して交差する
接続パターンは存在しない。基板１にはさらに、正方形
の開口部３の四隅近くにリード穴と半田付け用ランド５
か設けてある。これは後述するＩＣ固定用ケース７を実
装するためのものである。
【００１０】上記示した方法で設計された基板１にＩＣ
を実装する場合について説明する。図２の実装図に示す
ように、ＩＣ４を除いたＩＣ等の実装部品は、通常の実
装方法に基づいて実装される。ＩＣ２を実装する際、Ｉ
Ｃ２はパッケージ天面を実装面Ａに向けた状態で実装を
行う。すなわちＩＣ２ははんだ面Ｂに対して”裏返し”
の状態で実装されることになる。ＩＣ２のパッケージモ
ールド部６は基板の開口部３に収まるようになってい
る。またＩＣのピンから１００ピンまでのピン配置と基
板パターン上の１ピンから１００ピンまでの配置も一致
する。ＩＣ２の実装後、ＩＣ固定用ケース７が実装され
る。このケースは開口部３、すなわちＩＣ２のパッケー
ジ天面を覆うような大きさで、基板実装時にはケースが
ＩＣ２のパッケージ天面に接するような高さに設計され
ている。また四隅には基板実装用のリードが配置されて
いる。ケース７の外形図を図４に示す。ケース７を実装
することにより、ＩＣ２のモールドパッケージ部がケー
スにより支えられ、基板に対して垂直方向の外力に対し
て強度を増し、通常実装状態と変わらない実装安定度を
得ることが可能となる。
を実装する場合について説明する。図２の実装図に示す
ように、ＩＣ４を除いたＩＣ等の実装部品は、通常の実
装方法に基づいて実装される。ＩＣ２を実装する際、Ｉ
Ｃ２はパッケージ天面を実装面Ａに向けた状態で実装を
行う。すなわちＩＣ２ははんだ面Ｂに対して”裏返し”
の状態で実装されることになる。ＩＣ２のパッケージモ
ールド部６は基板の開口部３に収まるようになってい
る。またＩＣのピンから１００ピンまでのピン配置と基
板パターン上の１ピンから１００ピンまでの配置も一致
する。ＩＣ２の実装後、ＩＣ固定用ケース７が実装され
る。このケースは開口部３、すなわちＩＣ２のパッケー
ジ天面を覆うような大きさで、基板実装時にはケースが
ＩＣ２のパッケージ天面に接するような高さに設計され
ている。また四隅には基板実装用のリードが配置されて
いる。ケース７の外形図を図４に示す。ケース７を実装
することにより、ＩＣ２のモールドパッケージ部がケー
スにより支えられ、基板に対して垂直方向の外力に対し
て強度を増し、通常実装状態と変わらない実装安定度を
得ることが可能となる。
【００１１】以上説明した本実施例の基板設計、ＩＣ実
装方法を用いることにより、ＩＣのピン配列をＩＣ中心
に対して点対称、すなわち逆にした状態での基板設計を
行うことが出来、基板設計が容易となる。
装方法を用いることにより、ＩＣのピン配列をＩＣ中心
に対して点対称、すなわち逆にした状態での基板設計を
行うことが出来、基板設計が容易となる。
【００１２】（その他の実施例）図７は本発明の第２の
実施例であるプリント板を最も良く表す図であり、図中
１は両面実装タイプのプリント基板を示す。本プリント
基板にはＩＣメモリとして２８ピンタイプの２５６キロ
ビットのＲＡＭが２個実装される。図中２ａと２ｂで表
されるように、このＲＡＭのパッケージ形状には２種類
あり、端子ピンがパッケージに対して直角に折り曲げら
れているＤＩＰタイプと端子ピンがガルウィング上に成
型されたＳＯＰタイプのものが存在する。２つのパッケ
ージの形状と実装方法の違いを図８に示す。なお端子ピ
ンの配列順序は同一である。
実施例であるプリント板を最も良く表す図であり、図中
１は両面実装タイプのプリント基板を示す。本プリント
基板にはＩＣメモリとして２８ピンタイプの２５６キロ
ビットのＲＡＭが２個実装される。図中２ａと２ｂで表
されるように、このＲＡＭのパッケージ形状には２種類
あり、端子ピンがパッケージに対して直角に折り曲げら
れているＤＩＰタイプと端子ピンがガルウィング上に成
型されたＳＯＰタイプのものが存在する。２つのパッケ
ージの形状と実装方法の違いを図８に示す。なお端子ピ
ンの配列順序は同一である。
【００１３】以上の条件で本実施例の基板設計、ＩＣ実
装方法を説明する。
装方法を説明する。
【００１４】本実施例では２５６キロビットのＲＡＭを
限られた基板面積の中でスペース効率の良い少ない配線
で、２個実装するために上記２種類のパッケージの異な
るＲＡＭを使用する。図７中２３はＲＡＭ２ａと２ｂを
実装する箇所である。図中２４はＤＩＰタイプのＲＡＭ
２ａの実装用端子ピン挿入穴とランド部でありＲＡＭ２
ａは面Ａに実装される。基板上の結線パターンは２４の
ピン配列を基準に設計される。図中２５はＤＩＰタイプ
ＲＡＭ２ａの実装箇所の内部に設けられた開口部であ
り、ＳＯＰタイプＲＡＭ２ｂのパッケージモールド部が
開口部内に収まるような形状サイズに開けられる。ＳＯ
ＰタイプのＲＡＭ２ｂは面Ｂに実装される。２６はＩＣ
２ｂの端子ピン用半田付けランドであるが、ここでのピ
ン配列は、基板の面Ａから見たときに１ピンから２８ピ
ンが半時計回りに配置されるように設計される。これは
通常のＳＯＰタイプのピン配列とは逆である。ＩＣ２ｂ
の基板上の結線パターンも２４のピン配列を基準に設計
される。上記の設計により、本基板では図７に見られる
ようにＩＣ２ａとＩＣ２ｂのピン配列方向が同じとな
る。
限られた基板面積の中でスペース効率の良い少ない配線
で、２個実装するために上記２種類のパッケージの異な
るＲＡＭを使用する。図７中２３はＲＡＭ２ａと２ｂを
実装する箇所である。図中２４はＤＩＰタイプのＲＡＭ
２ａの実装用端子ピン挿入穴とランド部でありＲＡＭ２
ａは面Ａに実装される。基板上の結線パターンは２４の
ピン配列を基準に設計される。図中２５はＤＩＰタイプ
ＲＡＭ２ａの実装箇所の内部に設けられた開口部であ
り、ＳＯＰタイプＲＡＭ２ｂのパッケージモールド部が
開口部内に収まるような形状サイズに開けられる。ＳＯ
ＰタイプのＲＡＭ２ｂは面Ｂに実装される。２６はＩＣ
２ｂの端子ピン用半田付けランドであるが、ここでのピ
ン配列は、基板の面Ａから見たときに１ピンから２８ピ
ンが半時計回りに配置されるように設計される。これは
通常のＳＯＰタイプのピン配列とは逆である。ＩＣ２ｂ
の基板上の結線パターンも２４のピン配列を基準に設計
される。上記の設計により、本基板では図７に見られる
ようにＩＣ２ａとＩＣ２ｂのピン配列方向が同じとな
る。
【００１５】次に本基板のＩＣ実装方法について説明す
る。
る。
【００１６】まず本基板にＳＯＰタイプのＲＡＭ２ｂの
実装が面Ｂに行われるが、この際、ＩＣは”反転”され
て実装される。すなわち、ＩＣ２ｂのパッケージ天面が
基板開口部２５内に収まり、面Ａから見ることが出来、
面Ｂからはパッケージの底面見ることができるような状
態で実装を行う。この状態で１ピンから２８ピンの端子
位置は基板のパターンと合致することは、前述の通りで
ある。ＩＣの基板への固定は端子ピンのランド２６への
半田付けで行われる。つぎに、ＤＩＰタイプのＲＡＭ２
ａを面Ａより素子穴２４に挿入し、半田面Ｂでリード部
を基板に半田付けする。この際、先に実装したＳＯＰタ
イプのＲＡＭ２ｂにおいて開口部から突出しているパッ
ケージモールド部天面がＤＩＰタイプＲＡＭ２ａのパッ
ケージモールド部の底面と軽く接触するような高さでＩ
Ｃ２ａは実装される。この様子は図７の実装図に示す。
実装が面Ｂに行われるが、この際、ＩＣは”反転”され
て実装される。すなわち、ＩＣ２ｂのパッケージ天面が
基板開口部２５内に収まり、面Ａから見ることが出来、
面Ｂからはパッケージの底面見ることができるような状
態で実装を行う。この状態で１ピンから２８ピンの端子
位置は基板のパターンと合致することは、前述の通りで
ある。ＩＣの基板への固定は端子ピンのランド２６への
半田付けで行われる。つぎに、ＤＩＰタイプのＲＡＭ２
ａを面Ａより素子穴２４に挿入し、半田面Ｂでリード部
を基板に半田付けする。この際、先に実装したＳＯＰタ
イプのＲＡＭ２ｂにおいて開口部から突出しているパッ
ケージモールド部天面がＤＩＰタイプＲＡＭ２ａのパッ
ケージモールド部の底面と軽く接触するような高さでＩ
Ｃ２ａは実装される。この様子は図７の実装図に示す。
【００１７】本実施例で以上説明した基板設計とＩＣ実
装方法を用いる事により、ＤＩＰタイプとＳＯＰタイプ
の２種類のパッケージを備える同一ＩＣを２個使用する
場合、従来の設計／実装方法に比べて、パターン線長／
面積が縮小出来る、実装密度が増加する、などのメリッ
トがある。またＩＣ２ｂの実装時の垂直方向の強度もＩ
Ｃ２ａによりＩＣ２ｂのパッケージモールド部が支えら
れるため、充分確保することが出来る。
装方法を用いる事により、ＤＩＰタイプとＳＯＰタイプ
の２種類のパッケージを備える同一ＩＣを２個使用する
場合、従来の設計／実装方法に比べて、パターン線長／
面積が縮小出来る、実装密度が増加する、などのメリッ
トがある。またＩＣ２ｂの実装時の垂直方向の強度もＩ
Ｃ２ａによりＩＣ２ｂのパッケージモールド部が支えら
れるため、充分確保することが出来る。
【００１８】
【発明の効果】以上説明したように、基板上のＩＣ実装
箇所にそのＩＣのパッケージモールド部の外形寸法に対
応した開口部を設け、ＩＣ実装時にＩＣの上下面が逆の
状態で実装を可能とすることによって、プリント基板設
計時に通常実装状態で複数のＩＣ間のパターン設計が困
難な場合など、設計を容易に行うことが出来る。またそ
の際、パターン線長の減少、実装密度の増加などの効果
も得ることが出来る。また前記ＩＣのパッケージモール
ド部天面を基板に半田付けされた固定手段により支える
ことにより基板に対して垂直方向の外力に対する強度を
確保出来る。
箇所にそのＩＣのパッケージモールド部の外形寸法に対
応した開口部を設け、ＩＣ実装時にＩＣの上下面が逆の
状態で実装を可能とすることによって、プリント基板設
計時に通常実装状態で複数のＩＣ間のパターン設計が困
難な場合など、設計を容易に行うことが出来る。またそ
の際、パターン線長の減少、実装密度の増加などの効果
も得ることが出来る。また前記ＩＣのパッケージモール
ド部天面を基板に半田付けされた固定手段により支える
ことにより基板に対して垂直方向の外力に対する強度を
確保出来る。
【図１】図１は、従来のＩＣの配線パターン図である。
【図２】図２は、第１の実施例であるワードプロセッサ
のプリント基板実装図である。
のプリント基板実装図である。
【図３】図３は、第１の実施例で使用されるＩＣ２の形
状図である。
状図である。
【図４】図４は、第１の実施例で使用されるＩＣ固定手
段の形状図である。
段の形状図である。
【図５】図５は、第１の実施例のプリント基板の回路図
の一部である。
の一部である。
【図６】図６は、第１の実施例の回路を従来方法で基板
設計したプリント基板を示す図である。
設計したプリント基板を示す図である。
【図７】図７は、第２の実施例であるプリント実装基板
の図である。
の図である。
【図８】図８は、第２の実施例で実装される２種類のＩ
Ｃの形状と実装状態を示す図である。
Ｃの形状と実装状態を示す図である。
１ 基板 ３ 基板の開口部 ５ リード穴と半田付け用ランド ６ モールド部 ７ ＩＣ固定用ケース ２ａ、２ｃ ＩＣ ２３ ＩＣの実装箇所 ２４ ピン挿入穴とランド部 ２５ 開口部 ２６ 半田付けランド
Claims (1)
- 【請求項１】 実装基板にパッケージＩＣを実装する
際、実装基板上の前記パッケージＩＣ実装箇所に、パッ
ケージＩＣのモールド外形寸法相当の開口部を設け、さ
らに前記開口部を覆い半田付けにより固定可能なリード
を備えた前記オパッケージＩＣのモールド部固定用手段
を設けることにより、半田付けされる面から見てＩＣパ
ッケージ底面が上方を向く状態でパッケージＩＣを実装
することにより、通常実装状態に比べピン配置を逆転さ
せることを特徴とするパッケージＩＣの基板実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135388A JPH06326500A (ja) | 1993-05-13 | 1993-05-13 | パッケージｉｃの基板実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135388A JPH06326500A (ja) | 1993-05-13 | 1993-05-13 | パッケージｉｃの基板実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326500A true JPH06326500A (ja) | 1994-11-25 |
Family
ID=15150544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5135388A Pending JPH06326500A (ja) | 1993-05-13 | 1993-05-13 | パッケージｉｃの基板実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326500A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7647447B2 (en) | 2001-11-29 | 2010-01-12 | Thomson Licensing | Data bus connection for memory device |
-
1993
- 1993-05-13 JP JP5135388A patent/JPH06326500A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7647447B2 (en) | 2001-11-29 | 2010-01-12 | Thomson Licensing | Data bus connection for memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547963B2 (en) | Semiconductor device and its wiring method | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US5220491A (en) | High packing density module board and electronic device having such module board | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JP2001119107A (ja) | プリント配線板 | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JPH06326500A (ja) | パッケージｉｃの基板実装方法 | |
| JPH0239587A (ja) | 高密度実装プリント板 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JPH09186424A (ja) | プリント回路基板 | |
| JPH0618246B2 (ja) | 半導体装置 | |
| JPH0744043Y2 (ja) | プリント配線板 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPS6129164A (ja) | 半導体装置 | |
| JPH056952A (ja) | 半導体パツケージ | |
| JP2583719Y2 (ja) | 基板の構造 | |
| JP2001358290A (ja) | 表面実装用のｌｓｉパッケージ、表面実装用のパッケージ基板および表面実装方法 | |
| JPH0714030B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH0677351A (ja) | 半導体実装基板 | |
| JPH0226098A (ja) | 半導体装置 | |
| JPH02288292A (ja) | 半導体装置 |