JPS60150687A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60150687A JPS60150687A JP666684A JP666684A JPS60150687A JP S60150687 A JPS60150687 A JP S60150687A JP 666684 A JP666684 A JP 666684A JP 666684 A JP666684 A JP 666684A JP S60150687 A JPS60150687 A JP S60150687A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- board
- semiconductor device
- solder
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は取付は基板上に半導体素子を搭載。
接続させて実装する半導体装置に関し、特に電子機器の
小型、薄型、軽量化ならびＩこローコスト化ｌこ適応し
た半導体装置に係るものである。
小型、薄型、軽量化ならびＩこローコスト化ｌこ適応し
た半導体装置に係るものである。
従来例によるこの種の半導体装置の平面、側面での概要
構成を第１図（ａ） 、、 （ｂ）および第２図（ａ）
、Φ）に示す。こ＼で第１図（ａ）、Φ）での従来例構
成は、いわゆるミニフラットパッケージ型の半導体集積
回路（以下ＩＣと呼ぶ）を搭載した半導体装置を示し、
通常、ＤＩＬタイプ（デュアルインタイブ）ＩＣの小型
化を図ったもので、半導体素子１の側端部から外側ｌこ
取り出した複数個のリード端子１ａを、そのま＼プリン
ト基板とか厚膜抵抗基板などの取付は基板２上に半田３
により半田付けして実装させている。また最近に至って
は、ＩＣの実装面積を一層小さくさせるために、第２図
（ａ）、Φ）ｌこ見られるようｆこ、半導体素子１の側
端部から一旦外側に取り出した複数個のリード端子１ｂ
を、それぞれ内側ｌこ曲げ込んで素子下面側に配置させ
た状態とし、これを同様に取付は基板２上に半田３によ
り半田付けして実装させるようｉこしている。
構成を第１図（ａ） 、、 （ｂ）および第２図（ａ）
、Φ）に示す。こ＼で第１図（ａ）、Φ）での従来例構
成は、いわゆるミニフラットパッケージ型の半導体集積
回路（以下ＩＣと呼ぶ）を搭載した半導体装置を示し、
通常、ＤＩＬタイプ（デュアルインタイブ）ＩＣの小型
化を図ったもので、半導体素子１の側端部から外側ｌこ
取り出した複数個のリード端子１ａを、そのま＼プリン
ト基板とか厚膜抵抗基板などの取付は基板２上に半田３
により半田付けして実装させている。また最近に至って
は、ＩＣの実装面積を一層小さくさせるために、第２図
（ａ）、Φ）ｌこ見られるようｆこ、半導体素子１の側
端部から一旦外側に取り出した複数個のリード端子１ｂ
を、それぞれ内側ｌこ曲げ込んで素子下面側に配置させ
た状態とし、これを同様に取付は基板２上に半田３によ
り半田付けして実装させるようｉこしている。
しかしてこれらの取付は基板２上への半導体素子１の搭
載、接続に際しては、′４ｉ数個のリード端子１ａ詔よ
び１ｂを同時に取付は基板２上へ半田付けしたのち、各
リード端子１ａ右よび１ｂが半田３により取付は基板２
上の各咳当電極などに完全に接続されているかどうかを
目視により検査するようにしているのであるが、こ＼で
第２図（ａ）、Φ）従来例でのようｌこ、複数個のリー
ド端子１ｂをそれぞれに素子下面側に曲げ込んだ配置構
成の場合ｉこは、この目視ｔこよる半田付は状態の良否
判定をしにくいものであった。すなわち、取付は基板２
とリード端子１ｂとの間の半田３の層が薄いときとか、
半田付は部が半導体素子１の外側面より下面側ｌこ極端
に入り込んでいるときには、目視のための投光器からの
光が半田付は部に入りにくいために、半田付は状態の良
否の判定が困難船こなって、個数としては数少ないがリ
ード端子部の半田付は不良による不具合を発生するとい
う欠点があった。
載、接続に際しては、′４ｉ数個のリード端子１ａ詔よ
び１ｂを同時に取付は基板２上へ半田付けしたのち、各
リード端子１ａ右よび１ｂが半田３により取付は基板２
上の各咳当電極などに完全に接続されているかどうかを
目視により検査するようにしているのであるが、こ＼で
第２図（ａ）、Φ）従来例でのようｌこ、複数個のリー
ド端子１ｂをそれぞれに素子下面側に曲げ込んだ配置構
成の場合ｉこは、この目視ｔこよる半田付は状態の良否
判定をしにくいものであった。すなわち、取付は基板２
とリード端子１ｂとの間の半田３の層が薄いときとか、
半田付は部が半導体素子１の外側面より下面側ｌこ極端
に入り込んでいるときには、目視のための投光器からの
光が半田付は部に入りにくいために、半田付は状態の良
否の判定が困難船こなって、個数としては数少ないがリ
ード端子部の半田付は不良による不具合を発生するとい
う欠点があった。
この発明は従来のこのような欠点に鑑み、半導体素子の
側端部から外側に取り出される複数個のリード端子に対
して、その取付は基板に接する部分ｔこ凸部を突設させ
、半田を適量ｌこ保持させると共ζこ、半導体素子と取
付は基板との間隔が幾分か太き目にさせて、目視による
半田付は部の状態検査を容易に行なえるようにしたもの
である。
側端部から外側に取り出される複数個のリード端子に対
して、その取付は基板に接する部分ｔこ凸部を突設させ
、半田を適量ｌこ保持させると共ζこ、半導体素子と取
付は基板との間隔が幾分か太き目にさせて、目視による
半田付は部の状態検査を容易に行なえるようにしたもの
である。
以下この発明ｌこ係る半導体装置の一実施例につき、第
２図および第３図を参照して詳細に説明する。
２図および第３図を参照して詳細に説明する。
この第２図および第３図実施例装置は前記第１図（ｂ）
従来例装置に対応して表わした側面図および要部拡大断
面図で、各図中、同一符号は同一または相当部分を示し
ており、この実施例装置では前記第２図（ａ）、ψ）従
来例９こおけると同様に、半導体素子１の側端部から一
旦外側に取り出した複数個のリード端子ｉ ｃｉ、それ
ぞれ内側に曲げ込んで素子下面側に配置させた状態にあ
って、各リード端子１ｃの取付基板２ζこ接する部分に
凸部１ｄを突設させ、これを同様ｌこ取付は基板２上に
半田３１こより半田付けして実装させるようζこしたも
のである。
従来例装置に対応して表わした側面図および要部拡大断
面図で、各図中、同一符号は同一または相当部分を示し
ており、この実施例装置では前記第２図（ａ）、ψ）従
来例９こおけると同様に、半導体素子１の側端部から一
旦外側に取り出した複数個のリード端子ｉ ｃｉ、それ
ぞれ内側に曲げ込んで素子下面側に配置させた状態にあ
って、各リード端子１ｃの取付基板２ζこ接する部分に
凸部１ｄを突設させ、これを同様ｌこ取付は基板２上に
半田３１こより半田付けして実装させるようζこしたも
のである。
従ってこの実施例装置の場合ｌこは、・凸部１ｄの存在
によって、半田付けした状態での半田３の分量を適量だ
け保持できると共に、半導体素子１と取付は基板２との
取付は間隔が幾分か太き目にされること＼も相俟って、
たとえ半田付は部が半導体素子１の外側面より下面側に
極端ｌこ入り込んでいるときでも、投光器からの光が半
田付は部ｌこ容易ｌこ入り込み得て、目視Ｊこよる半田
付は状態の良否判別を正確Ｉこ行ない得られるものであ
る。
によって、半田付けした状態での半田３の分量を適量だ
け保持できると共に、半導体素子１と取付は基板２との
取付は間隔が幾分か太き目にされること＼も相俟って、
たとえ半田付は部が半導体素子１の外側面より下面側に
極端ｌこ入り込んでいるときでも、投光器からの光が半
田付は部ｌこ容易ｌこ入り込み得て、目視Ｊこよる半田
付は状態の良否判別を正確Ｉこ行ない得られるものであ
る。
以上詳述したようｌここの発明によれば、半導体素子の
側端部から一旦外側に取り出した複数個のリード端子を
、それぞれ内側ｌこ曲げ込んで素子下面側に配置させた
状態とし、これを取付は基板上に半田付けして実装させ
る半導体装置において、各リード端子の取付は基板に接
する部分に凸部を突設させたから、この凸部の存在によ
り常に適量の半田を保持し得て確実な接続をなし得ると
共に、目視Ｉこよる半田付は状態の良否判別を正確かつ
容易に行なうことができ、これらによって実装密度が高
く信頼性ｌこ優れた半導体装置を提供できるのである。
側端部から一旦外側に取り出した複数個のリード端子を
、それぞれ内側ｌこ曲げ込んで素子下面側に配置させた
状態とし、これを取付は基板上に半田付けして実装させ
る半導体装置において、各リード端子の取付は基板に接
する部分に凸部を突設させたから、この凸部の存在によ
り常に適量の半田を保持し得て確実な接続をなし得ると
共に、目視Ｉこよる半田付は状態の良否判別を正確かつ
容易に行なうことができ、これらによって実装密度が高
く信頼性ｌこ優れた半導体装置を提供できるのである。
第１図（ａ）、伽）および第２図（ａ） 、 （ｂ）は
従来例による半導体装置の概要構成を示すそれぞれ平面
、側面図、第３図および第４図はこの発明の一実施例１
こよる半導体装置の概要構成を示す側面図および要部の
拡大断面図である。 １・・・・半導体素子、１ ａ ＊ １ ｂ Ｔ １
’・・・・リード端子、１ｄ・・・・凸部、２・・・・
半導体素子の取付は基板、３・・・・半田。 代理人 大岩増雄 第１図 （Ｑ） 第３図 第２図 茗４図
従来例による半導体装置の概要構成を示すそれぞれ平面
、側面図、第３図および第４図はこの発明の一実施例１
こよる半導体装置の概要構成を示す側面図および要部の
拡大断面図である。 １・・・・半導体素子、１ ａ ＊ １ ｂ Ｔ １
’・・・・リード端子、１ｄ・・・・凸部、２・・・・
半導体素子の取付は基板、３・・・・半田。 代理人 大岩増雄 第１図 （Ｑ） 第３図 第２図 茗４図
Claims (1)
- 半導体素子の側端部から外側ｌこ取り出した複数個のリ
ード端子を、それぞれ内側ｉこ曲げ込んで素子下面側に
配置させ、各リード端子を取付は基板上に半田付けして
実装させる半導体装置において、前記各リード端子の取
付は基板ｌこ接する部分ｌこ凸部を突設させたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP666684A JPS60150687A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP666684A JPS60150687A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150687A true JPS60150687A (ja) | 1985-08-08 |
Family
ID=11644695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP666684A Pending JPS60150687A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166668U (ja) * | 1986-04-10 | 1987-10-22 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932157B1 (ja) * | 1969-05-14 | 1974-08-28 |
-
1984
- 1984-01-17 JP JP666684A patent/JPS60150687A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932157B1 (ja) * | 1969-05-14 | 1974-08-28 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166668U (ja) * | 1986-04-10 | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US4371912A (en) | Method of mounting interrelated components | |
| US6087716A (en) | Semiconductor device package having a connection substrate with turned back leads and method thereof | |
| JP3294740B2 (ja) | 半導体装置 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JPH05226803A (ja) | 実装回路基板 | |
| JPS60150687A (ja) | 半導体装置 | |
| JP3409380B2 (ja) | プリント基板装置 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JPH09307024A (ja) | チップキャリア | |
| JPH0362538A (ja) | 電極端子 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH02197154A (ja) | 半導体装置 | |
| JPH01316990A (ja) | 混成集積回路装置 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPS6123391A (ja) | チツプ状回路部品の取付装置 | |
| JPH10135372A (ja) | 半導体装置 | |
| JPH01257339A (ja) | 半導体装置およびその製造方法 | |
| JPH06302933A (ja) | チップ部品の実装構造 | |
| JPS61170090A (ja) | 印刷配線板 | |
| JPH0864917A (ja) | 基 板 | |
| JPH02260447A (ja) | Ｉｃパッケージ |