JPS62165347A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS62165347A JPS62165347A JP622986A JP622986A JPS62165347A JP S62165347 A JPS62165347 A JP S62165347A JP 622986 A JP622986 A JP 622986A JP 622986 A JP622986 A JP 622986A JP S62165347 A JPS62165347 A JP S62165347A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- lead
- lead frame
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関し、特に半導体素子
を搭載するリードフレームの信転性の向上を図った半導
体装置に関する。
を搭載するリードフレームの信転性の向上を図った半導
体装置に関する。
樹脂封止型半導体装置は、リードフレームに半導体素子
を搭載し、この半導体素子とリードフレームとを金属細
線で電気的に接続した」二でこれらを樹脂封止している
。この場合、金属細線が半導体素子の接続箇所以外に接
触することを防止するためにリードフレームの素子搭載
部を一部変形したリードフレームが提案されている。
を搭載し、この半導体素子とリードフレームとを金属細
線で電気的に接続した」二でこれらを樹脂封止している
。この場合、金属細線が半導体素子の接続箇所以外に接
触することを防止するためにリードフレームの素子搭載
部を一部変形したリードフレームが提案されている。
例えば、第４図のようにリードフレーム１１の素子搭載
部１２をリードフレーム平面位置に対して下方に押し下
げるようにして形成し、この低くなった素子搭載部１２
に半導体素子１３を固着させている。このため、半導体
素子１３とリードフレーム１１の外部導出用リード１５
との間の高さの差を低減することができ、両者を接続す
る金属細線１４に撓みが生じた場合でも、金属細線１４
が半導体素子１３接続電極１３ａ以外の箇所に接触して
短絡する等の事故を防止できる。
部１２をリードフレーム平面位置に対して下方に押し下
げるようにして形成し、この低くなった素子搭載部１２
に半導体素子１３を固着させている。このため、半導体
素子１３とリードフレーム１１の外部導出用リード１５
との間の高さの差を低減することができ、両者を接続す
る金属細線１４に撓みが生じた場合でも、金属細線１４
が半導体素子１３接続電極１３ａ以外の箇所に接触して
短絡する等の事故を防止できる。
上述した従来の半導体装置では、素子搭載部１２を押し
下げ形成するために外力で素子搭載部１２を下方に曲げ
ているが、この際の外力に伴ってリードフレームに生じ
るストレフにより、素子搭載部１２を支持するつりリー
ド１６と素子搭載部１２との境界部分が局部的に延ばさ
れることになり、この部分の強度が極めて弱くなる。
下げ形成するために外力で素子搭載部１２を下方に曲げ
ているが、この際の外力に伴ってリードフレームに生じ
るストレフにより、素子搭載部１２を支持するつりリー
ド１６と素子搭載部１２との境界部分が局部的に延ばさ
れることになり、この部分の強度が極めて弱くなる。
このため、樹脂封１トＴ程或いは他の工程Ｃ３二おいて
この部分が破断され、半導体素子１３の支持が不十分に
なって半導体装置の信頼性が低ドされることがある。ま
た、ごの部分に局部的ＺＣ歪が残り、これが素子搭載或
いは金属細線１４の接続等のし程におｌる熱によって変
形し、素Ｙ搭載位置のずれや金属細線の変形を招き、半
導体装置の不良を引き起こすこともある。
この部分が破断され、半導体素子１３の支持が不十分に
なって半導体装置の信頼性が低ドされることがある。ま
た、ごの部分に局部的ＺＣ歪が残り、これが素子搭載或
いは金属細線１４の接続等のし程におｌる熱によって変
形し、素Ｙ搭載位置のずれや金属細線の変形を招き、半
導体装置の不良を引き起こすこともある。
本発明の半導体装置は、リードフレー１９における素子
搭載部の強度を向ｌ−してその破１ｔ１や変形を防１］
−シて半導体装置の信頼Ｍを向上するものである。
搭載部の強度を向ｌ−してその破１ｔ１や変形を防１］
−シて半導体装置の信頼Ｍを向上するものである。
本発明の半導体装置は、素子搭載部とつりり−ドとの境
界部にリードの少なくとも厚さ方向の四部を形成した構
成としている。
界部にリードの少なくとも厚さ方向の四部を形成した構
成としている。
また、この四部は必要によりり一１′の幅方向に形成し
た四部を併せて有している。
た四部を併せて有している。
次に、本発明を図面を参照して説明する。
第１図及び第２図は本発明の一実施例を示しており、第
１図はリードフレームの平面図、第２図は樹脂封止後の
半導体装置の断面図である。また、第３図（ａ）、
（ｂ）は夫々第１図、第２図の要部拡大図である。
１図はリードフレームの平面図、第２図は樹脂封止後の
半導体装置の断面図である。また、第３図（ａ）、
（ｂ）は夫々第１図、第２図の要部拡大図である。
図示のようにリードフレーム１は１枚の金属板を打ち抜
いた多連リードフレームとして構成しており、各単位は
略中夫に位置する素子搭載部２と、この素子搭載部２を
周囲に配置したフレーム部６に支持させるつりリード３
と、この素子搭載部２を包囲するように配置した複数本
の外部導出用リード４と、これら外部導出リード４を連
結して樹脂モールド時に樹脂が外方へ流出するのを防止
するタイバー５を備えている。
いた多連リードフレームとして構成しており、各単位は
略中夫に位置する素子搭載部２と、この素子搭載部２を
周囲に配置したフレーム部６に支持させるつりリード３
と、この素子搭載部２を包囲するように配置した複数本
の外部導出用リード４と、これら外部導出リード４を連
結して樹脂モールド時に樹脂が外方へ流出するのを防止
するタイバー５を備えている。
そして、前記素子搭載部２をリードツレ−Ｊ、 ｌの平
面に対して下方に押し下げた状態に曲げ形成しており、
また前記つりり一１’ ３ ｔ；を素子搭載部２との境
界部分に第３図（ａ）、 （ｂ）のように表面及び裏
面から厚さ方向に凹設した四部３ａ、３ａを形成し、こ
の四部３ａ、３ａをストレス吸収部とし゛（構成してい
る。
面に対して下方に押し下げた状態に曲げ形成しており、
また前記つりり一１’ ３ ｔ；を素子搭載部２との境
界部分に第３図（ａ）、 （ｂ）のように表面及び裏
面から厚さ方向に凹設した四部３ａ、３ａを形成し、こ
の四部３ａ、３ａをストレス吸収部とし゛（構成してい
る。
この構成のリードフレームＩにし：Ｉ素子搭載部２に半
導体素子１３を搭載し、金属細線１４により素子の接続
電極１３ａと外部導出用り一］４とを夫々接続し、かつ
ごれらを樹脂７によっ゛Ｃモールドし′ζいる。その後
、タイバー５やフレーム部６を切断除去しかつ所定の曲
げ加工を施すごとにより樹脂封１１−型半導体装置が完
成される。
導体素子１３を搭載し、金属細線１４により素子の接続
電極１３ａと外部導出用り一］４とを夫々接続し、かつ
ごれらを樹脂７によっ゛Ｃモールドし′ζいる。その後
、タイバー５やフレーム部６を切断除去しかつ所定の曲
げ加工を施すごとにより樹脂封１１−型半導体装置が完
成される。
この半導体装置によれば、リードフレームｌのつりリー
ド３の素子搭載部２との境界部に四部３ａ、３ａからな
るストレス吸収部を形成しているので、製造工程におけ
る熱変化に伴うストレスがリードフレーム１に生じても
、このストレスを四部３ａ、３ａで吸収し、素子搭載部
２における変形を防止でき、金属細線１４と素子１３と
の短絡を有効に防止できる。また、四部３ａ、３ａをプ
レスで形成することにより、この部分の表面硬化が起こ
り、つりリード３の強度が増大してこの部分における破
断等を防１］二することもできる。
ド３の素子搭載部２との境界部に四部３ａ、３ａからな
るストレス吸収部を形成しているので、製造工程におけ
る熱変化に伴うストレスがリードフレーム１に生じても
、このストレスを四部３ａ、３ａで吸収し、素子搭載部
２における変形を防止でき、金属細線１４と素子１３と
の短絡を有効に防止できる。また、四部３ａ、３ａをプ
レスで形成することにより、この部分の表面硬化が起こ
り、つりリード３の強度が増大してこの部分における破
断等を防１］二することもできる。
第３図（ａ）、 （ｂ）は本発明の他の実施例を示し
ており、第２図と同一部分には同一符号を付している。
ており、第２図と同一部分には同一符号を付している。
この実施例ではつりリード３における素子搭載部２との
境界部には、前例と同様に厚さ方向の四部３ａ、３ａを
形成するのと同時に、つりリード３の両側に幅方向の凹
部３ｂ、３ｂを形成している。
境界部には、前例と同様に厚さ方向の四部３ａ、３ａを
形成するのと同時に、つりリード３の両側に幅方向の凹
部３ｂ、３ｂを形成している。
この構成によれば、凹部３ａ、３ａに加えて四部３ｂ、
３ｂを設けることにより、前例と同様にストレスを吸収
して素子搭載部２の変形を防止し、かつ表面硬化によっ
て破断が防止できるのは言うまでもない。更に、この構
成によればつりリード３は凹部３ａと３ｂによって完全
にくびれた形状とされるので、樹脂とつりリード３との
界面を通っ゛ζ半導体装置内に浸入しようとずろ水分等
の経路を複４’ｌ（化かつ長いものとし、その浸入を防
止して半導体装置の耐湿性を向−Ｌ−ｉすることが−ご
きる。
３ｂを設けることにより、前例と同様にストレスを吸収
して素子搭載部２の変形を防止し、かつ表面硬化によっ
て破断が防止できるのは言うまでもない。更に、この構
成によればつりリード３は凹部３ａと３ｂによって完全
にくびれた形状とされるので、樹脂とつりリード３との
界面を通っ゛ζ半導体装置内に浸入しようとずろ水分等
の経路を複４’ｌ（化かつ長いものとし、その浸入を防
止して半導体装置の耐湿性を向−Ｌ−ｉすることが−ご
きる。
以ｌ−説明したように本発明ｉＪ、素子搭載部と一つり
り一１゛との境界部にり一１゛の少’ｌ（くとも１ゾさ
方向に凹部を形成しているので、製造−１−稈におｌる
熱や外力等のストレスが生した場合にも素子搭載部の変
形や金属細線の短絡等を防止でき、ｉ［たリー［−の破
断を防止でき半導体装置の他軸性を向−１−できる。ま
た、ストレス四部を形成することによリリー（゛を通し
て浸入しようとする水分等の浸入を抑制でき、半導体装
置の耐湿性を向上することもできる。
り一１゛との境界部にり一１゛の少’ｌ（くとも１ゾさ
方向に凹部を形成しているので、製造−１−稈におｌる
熱や外力等のストレスが生した場合にも素子搭載部の変
形や金属細線の短絡等を防止でき、ｉ［たリー［−の破
断を防止でき半導体装置の他軸性を向−１−できる。ま
た、ストレス四部を形成することによリリー（゛を通し
て浸入しようとする水分等の浸入を抑制でき、半導体装
置の耐湿性を向上することもできる。
第１図は本発明の半導体装置に用いるり−１・゛フレー
ムの一部平面図、第２図は樹脂材１１＝状態における半
導体装置の断面図、第３図（ａ）、 （ｂ）ｔｉｔ夫
々第１図及び第２図の要部υ）、大同、第４図（ａ）、
（ｂ）は夫々本発明の他の実施例における第３図と
同様の図、第４図は従来のリードフレームの一部断面図
である。 １．１．Ｉ・・・リードフレーム、２．１２・・・素子
搭載部、３・・・つりリード、３ａ、３ｂ・・・凹部、
４・・・外部導出用リード、５・・・タイバー、６・・
・フレーム部、７・・・樹脂、１３・・・半導体素子、
１４・・・金属細線、１５・・・外部導出用リード、１
６・・・つりリード。 第５図 手続（甫正書（方式） ％式％ １、事件の表示 昭和 ６１年 特許側 第 ６２２９ 号２、発明の
名称 樹脂封止型半導体装置 ３、補正をする者 事件との関係 特許出願人 名 称 日本電気株式会社 ４、代理人 ５、補正命令の日付 昭和６１年３月２５日１、ｆＩ
ＩＩＩＬＬＩＪ＋勺合 は従来のリードフレームの一部断面図である。」を［第
５図は従来のリードフレームの一部断面図である。」と
訂正する。 以上
ムの一部平面図、第２図は樹脂材１１＝状態における半
導体装置の断面図、第３図（ａ）、 （ｂ）ｔｉｔ夫
々第１図及び第２図の要部υ）、大同、第４図（ａ）、
（ｂ）は夫々本発明の他の実施例における第３図と
同様の図、第４図は従来のリードフレームの一部断面図
である。 １．１．Ｉ・・・リードフレーム、２．１２・・・素子
搭載部、３・・・つりリード、３ａ、３ｂ・・・凹部、
４・・・外部導出用リード、５・・・タイバー、６・・
・フレーム部、７・・・樹脂、１３・・・半導体素子、
１４・・・金属細線、１５・・・外部導出用リード、１
６・・・つりリード。 第５図 手続（甫正書（方式） ％式％ １、事件の表示 昭和 ６１年 特許側 第 ６２２９ 号２、発明の
名称 樹脂封止型半導体装置 ３、補正をする者 事件との関係 特許出願人 名 称 日本電気株式会社 ４、代理人 ５、補正命令の日付 昭和６１年３月２５日１、ｆＩ
ＩＩＩＬＬＩＪ＋勺合 は従来のリードフレームの一部断面図である。」を［第
５図は従来のリードフレームの一部断面図である。」と
訂正する。 以上
Claims (2)
- （１）素子搭載部をつりリードで支持するとともに素子
搭載部をリードフレーム平面に対して押し下げるように
曲げ形成し、かつこの素子搭載部に半導体素子を搭載し
て樹脂封止を施してなる樹脂封止型半導体装置において
、前記素子搭載部とつりリードとの境界部にリードの少
なくとも厚さ方向の凹部を形成したことを特徴とする樹
脂封止型半導体装置。 - （２）素子搭載部とつりリードとの境界部にリードの幅
方向の凹部を併せて形成してなる特許請求の範囲第１項
記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP622986A JPS62165347A (ja) | 1986-01-17 | 1986-01-17 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP622986A JPS62165347A (ja) | 1986-01-17 | 1986-01-17 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62165347A true JPS62165347A (ja) | 1987-07-21 |
Family
ID=11632684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP622986A Pending JPS62165347A (ja) | 1986-01-17 | 1986-01-17 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62165347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020913A2 (en) * | 1999-01-12 | 2000-07-19 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
| CN104505379A (zh) * | 2014-12-19 | 2015-04-08 | 日月光封装测试(上海)有限公司 | 导线框架条及使用该导线框架条的半导体封装体 |
| CN110745772A (zh) * | 2019-10-21 | 2020-02-04 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
-
1986
- 1986-01-17 JP JP622986A patent/JPS62165347A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020913A2 (en) * | 1999-01-12 | 2000-07-19 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
| EP1020913A3 (en) * | 1999-01-12 | 2003-05-14 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
| CN104505379A (zh) * | 2014-12-19 | 2015-04-08 | 日月光封装测试(上海)有限公司 | 导线框架条及使用该导线框架条的半导体封装体 |
| CN110745772A (zh) * | 2019-10-21 | 2020-02-04 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
| CN110745772B (zh) * | 2019-10-21 | 2023-10-20 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04280664A (ja) | 半導体装置用リードフレーム | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| JP2806328B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS62165347A (ja) | 樹脂封止型半導体装置 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPH0254665B2 (ja) | ||
| JP2679848B2 (ja) | 半導体装置 | |
| JPS58199548A (ja) | リ−ドフレ−ム | |
| JP3018211B2 (ja) | リードフレーム | |
| JPS62144349A (ja) | 半導体装置用リ−ドフレ−ムおよびその製造方法 | |
| JPS63308358A (ja) | リ−ドフレ−ム | |
| JPH02253650A (ja) | リードフレーム | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP3028173B2 (ja) | リードフレームおよびその製造方法 | |
| JPH02166759A (ja) | リードフレーム | |
| JPS59134862A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置の製造方法 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JPH03136270A (ja) | リードフレーム | |
| KR100187718B1 (ko) | 리드 프레임 뒷면의 도금 번짐 현상(bㅁ차 fㅣㅁ노)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법 | |
| JPH02110961A (ja) | 半導体素子のリードフレーム構造及びその製法 | |
| JPH05291458A (ja) | リードフレーム及びそれを用いた半導体チップの樹脂封止方法 | |
| JPH02159752A (ja) | リードフレーム | |
| KR970008530A (ko) | 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법 |