JPS6138193Y2 - - Google Patents
Info
- Publication number
- JPS6138193Y2 JPS6138193Y2 JP1980136418U JP13641880U JPS6138193Y2 JP S6138193 Y2 JPS6138193 Y2 JP S6138193Y2 JP 1980136418 U JP1980136418 U JP 1980136418U JP 13641880 U JP13641880 U JP 13641880U JP S6138193 Y2 JPS6138193 Y2 JP S6138193Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat sink
- recess
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000005219 brazing Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は熱伝導度の良好な金属により形成され
た放熱板と、電気伝導度の良好な金属により形成
された外部導出リード(以下リードと称す)とを
樹脂封止して成る半導体装置、特に大電力用樹脂
封止型半導体装置に関するものである。
た放熱板と、電気伝導度の良好な金属により形成
された外部導出リード(以下リードと称す)とを
樹脂封止して成る半導体装置、特に大電力用樹脂
封止型半導体装置に関するものである。
従来の大電力用樹脂封止型半導体装置は、第1
図及び第2図に平面図に示す様に、一主面に円形
溝2または直線溝3を形成した放熱板1を有す
る。これら円形溝2及び直線溝3は、耐湿性向
上、樹脂封止後の樹脂収縮作用による放熱板湾曲
防止、放熱板湾曲による半導体素子の破壊防止等
のために設けられている。
図及び第2図に平面図に示す様に、一主面に円形
溝2または直線溝3を形成した放熱板1を有す
る。これら円形溝2及び直線溝3は、耐湿性向
上、樹脂封止後の樹脂収縮作用による放熱板湾曲
防止、放熱板湾曲による半導体素子の破壊防止等
のために設けられている。
このような放熱板を備えた大電力用半導体装置
は、大電流で動作されるための半導体素子に飽和
抵抗や寄生効果が発生する。その影響より、本来
の設計と大幅に異なる電気的特性が生じる事とな
り、実用に供し得ない半導体装置となる。これら
短所の解決方法として、一般的には半導体素子の
表面に形成された電極と放熱板とを金属細線にて
接続する方法や、放熱板に接続したダミーリード
と半導体素子表面の電極とを金属細線にて接続す
る方法等が公知である。これらの方法は、いずれ
の場合も本来の半導体素子内に設計形成されたリ
ードとの接続用電極とは別に、放熱板への接続用
電極を必要とするため、半導体素子サイズが大型
となり、更にその分の金属細線も必要となるため
製造コストが増加することになる。
は、大電流で動作されるための半導体素子に飽和
抵抗や寄生効果が発生する。その影響より、本来
の設計と大幅に異なる電気的特性が生じる事とな
り、実用に供し得ない半導体装置となる。これら
短所の解決方法として、一般的には半導体素子の
表面に形成された電極と放熱板とを金属細線にて
接続する方法や、放熱板に接続したダミーリード
と半導体素子表面の電極とを金属細線にて接続す
る方法等が公知である。これらの方法は、いずれ
の場合も本来の半導体素子内に設計形成されたリ
ードとの接続用電極とは別に、放熱板への接続用
電極を必要とするため、半導体素子サイズが大型
となり、更にその分の金属細線も必要となるため
製造コストが増加することになる。
本考案は前述した短所を克服し、高信頼性、低
製造コストを達成するための大電力用半導体装置
を提供するためになされたものである。
製造コストを達成するための大電力用半導体装置
を提供するためになされたものである。
第3図は本考案に用いる放熱板の平面図であ
る。同図の放熱板1の一主面のほぼ中央に、従来
と同様半導体素子4が接着固定されている。放熱
板1の半導体素子4の近傍には、短い溝状の凹み
5が形成されている。第4図は第3図のA−A断
面図である。同図からも明らかなように、半導体
素子4の固着面が凹み5の一部と接触した構造で
ある。
る。同図の放熱板1の一主面のほぼ中央に、従来
と同様半導体素子4が接着固定されている。放熱
板1の半導体素子4の近傍には、短い溝状の凹み
5が形成されている。第4図は第3図のA−A断
面図である。同図からも明らかなように、半導体
素子4の固着面が凹み5の一部と接触した構造で
ある。
第5図は第3図に示した放熱板にリード6を組
合せた本考案の実施例を詳細に説明する平面図、
第6図は第5図のA−A断面図である。リード6
は放熱板の半導体素子固着面上方に離して配置さ
れ凹み5にはリード6のうちの1本のリード6′
の先端が曲げられて差し込まれている。更に半導
体素子4とリード6′とが金属細線7にて接続され
ている。凹み5はリード6′と放熱板1とを接続
するために設けられたものであり、半導体素子4
を放熱板1に、ろう材例えば金、金−シリコン、
鉛系半田等にて接着固定する工程で、溶融したろ
う材が半導体素子4の固着面から凹み5内に流れ
込む事により、凹み5に差し込まれたリード6′
の先端と放熱板1とが容易に接続され、その機械
的強度、電気伝導度が容易に保たれることとな
る。
合せた本考案の実施例を詳細に説明する平面図、
第6図は第5図のA−A断面図である。リード6
は放熱板の半導体素子固着面上方に離して配置さ
れ凹み5にはリード6のうちの1本のリード6′
の先端が曲げられて差し込まれている。更に半導
体素子4とリード6′とが金属細線7にて接続され
ている。凹み5はリード6′と放熱板1とを接続
するために設けられたものであり、半導体素子4
を放熱板1に、ろう材例えば金、金−シリコン、
鉛系半田等にて接着固定する工程で、溶融したろ
う材が半導体素子4の固着面から凹み5内に流れ
込む事により、凹み5に差し込まれたリード6′
の先端と放熱板1とが容易に接続され、その機械
的強度、電気伝導度が容易に保たれることとな
る。
この様に凹み5を利用して放熱板1と接続され
たリード6′を形成することにより、大電流で動
作した大電力用半導体装置の飽和抵抗や寄生効果
が除去され、更に放熱板への金属細線及びダミー
リードへの金属細線も不要となり、高品質、高信
頼度、低製造コストを実現した大電力用樹脂封止
型半導体装置を提供することが出来る。なお本考
案は前記実施例に限定されるものでなく、従来と
同様の円形溝2や直線溝3を形成することも可能
である。
たリード6′を形成することにより、大電流で動
作した大電力用半導体装置の飽和抵抗や寄生効果
が除去され、更に放熱板への金属細線及びダミー
リードへの金属細線も不要となり、高品質、高信
頼度、低製造コストを実現した大電力用樹脂封止
型半導体装置を提供することが出来る。なお本考
案は前記実施例に限定されるものでなく、従来と
同様の円形溝2や直線溝3を形成することも可能
である。
第1図及び第2図はそれぞれ従来の樹脂封止型
半導体装置の放熱板の平面図、第3図は本考案に
用いる大電力用樹脂封止型半導体装置の放熱板の
実施例を示す平面図、第4図は第3図のA−A断
面図、第5図は本考案による実施例で放熱板と外
部導出リードを組合せた平面図、第6図は第5図
のA−A断面図である。 1……放熱板、2……円形溝、3……直線溝、
4……半導体素子、5……凹み、6……外部導出
リード、6′……放熱板と接続した外部導出リー
ド、7……金属細線。
半導体装置の放熱板の平面図、第3図は本考案に
用いる大電力用樹脂封止型半導体装置の放熱板の
実施例を示す平面図、第4図は第3図のA−A断
面図、第5図は本考案による実施例で放熱板と外
部導出リードを組合せた平面図、第6図は第5図
のA−A断面図である。 1……放熱板、2……円形溝、3……直線溝、
4……半導体素子、5……凹み、6……外部導出
リード、6′……放熱板と接続した外部導出リー
ド、7……金属細線。
Claims (1)
- 放熱板の一主面に固着された半導体素子と前一
主面上方に離して配置された外部導出リードと金
属細線で結線し前記一主面側を樹脂封止してなる
半導体装置において、放熱板の半導体素子固着部
近傍に半導体素子と接するように凹みを設け、外
部導出リードのうちの一本の先端が曲げられて前
記凹みに差し込まれ、半導体素子固着時に凹みに
流れ込んだ半導体素子固着用の金属ろう材で放熱
板に固着されていることを特徴とする樹脂封止型
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980136418U JPS6138193Y2 (ja) | 1980-09-25 | 1980-09-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980136418U JPS6138193Y2 (ja) | 1980-09-25 | 1980-09-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5759457U JPS5759457U (ja) | 1982-04-08 |
JPS6138193Y2 true JPS6138193Y2 (ja) | 1986-11-05 |
Family
ID=29496532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980136418U Expired JPS6138193Y2 (ja) | 1980-09-25 | 1980-09-25 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6138193Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166626A (ja) * | 2006-12-29 | 2008-07-17 | Denso Corp | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5721324Y2 (ja) * | 1977-03-29 | 1982-05-08 |
-
1980
- 1980-09-25 JP JP1980136418U patent/JPS6138193Y2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166626A (ja) * | 2006-12-29 | 2008-07-17 | Denso Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS5759457U (ja) | 1982-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6249041B1 (en) | IC chip package with directly connected leads | |
JPS6138193Y2 (ja) | ||
JPH04249353A (ja) | 樹脂封止型半導体装置 | |
JPH0645504A (ja) | 半導体装置 | |
JPH07176664A (ja) | 半導体装置およびその製造方法 | |
JPH0254665B2 (ja) | ||
JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
JPS6043849A (ja) | リ−ドフレ−ム | |
JPS59115653U (ja) | 絶縁物封止半導体装置 | |
JPH0648877Y2 (ja) | 半導体装置 | |
JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
JPS61194861A (ja) | 樹脂封止型半導体装置 | |
JPH0351977Y2 (ja) | ||
JPH0528778Y2 (ja) | ||
JPS60110145A (ja) | 樹脂封止型半導体装置 | |
JPS6236299Y2 (ja) | ||
JPH04168753A (ja) | 半導体装置 | |
JPS6180845A (ja) | 半導体装置 | |
JPS6056309B2 (ja) | リ−ドフレ−ムおよびその製造方法 | |
JPS60125754U (ja) | 半導体装置 | |
JPS6389263U (ja) | ||
JPS6371547U (ja) | ||
JPH0439780B2 (ja) |