JP3802820B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3802820B2 JP3802820B2 JP2002045861A JP2002045861A JP3802820B2 JP 3802820 B2 JP3802820 B2 JP 3802820B2 JP 2002045861 A JP2002045861 A JP 2002045861A JP 2002045861 A JP2002045861 A JP 2002045861A JP 3802820 B2 JP3802820 B2 JP 3802820B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- coating layer
- cut
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にレーザ光照射によりリードフレームを切断する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図４は半導体装置に用いられる従来のリードフレームの構造を示す図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線の断面図を示す。図４において、１はリード、２はダイパッド、３は被覆層である。
【０００３】
リードフレームは、半導体チップを搭載するダイパッド２とその両側（あるいは片側または周囲）の複数のリード１（タイバーもしくはダムバーでリード１同士は連結している）を一組としてそれらが複数組反復配列し、それぞれが外側のフレーム部と連結した構造となっており、Ｃｕ等の金属板で一体形成されている（図４では外側のフレーム部、連結部及びタイバーもしくはダムバーは省略している）。図４（ｂ）に示すように、ダイパッド２の位置は、ダイパッド２に半導体チップを搭載し、リード１との間をワイヤーボンドした後、樹脂封止し、個別の半導体装置に分離したときに、半導体チップが中心にくるようにデプレス加工により、リード１より低くしている。
【０００４】
また、半導体チップをダイボンドする部分のダイパッド２表面と、半導体チップの電極と、Ａｕ線等により接続するリード１表面のワイヤーボンド領域は、ワイヤーとの接着性の確保等を目的として被覆層３が形成されている。被覆層３は、所定のマスクを使い、ダイパッド２表面及びリード１表面のワイヤーボンド領域に同一工程で同時にＡｇを部分メッキして形成する。
【０００５】
ダイパッド２に半導体チップを搭載した後、Ａｕ線等による接続工程、樹脂封止工程を経て、個別の半導体装置に分離する。個別の半導体装置に分離ためにリードフレームを切断する方法としては、古くから切断用パンチを用いてリード１やリード１同士を連結するタイバーもしくはダムバーを切断していた。しかし、小型化、高集積化などにより、リードフレーム内の半導体装置の間隔は小さくなる傾向であり、切断時に半導体装置を損傷したりするため、切断用パンチを用いる方法を用いることは困難になってきている。
【０００６】
そこで、リード切断予定部位にレーザ光を照射して、レーザ光エネルギーによってリード１を切断する方法が開示されている。しかし、リード１の材料である金属は一般にレーザ光に対する反射率が高いため（例えばＣｕの赤外線に対する反射率はほぼ１００％である）、レーザ光がリード１に吸収され難く、レーザ光による切断効率が低い。そのため、Ｎｄ：ＹＡＧレーザ光を高調波に変換／短波長化して、金属に対する反射率を低下させ、切断予定部位に照射して切断する方法等をとっている。
【０００７】
また、ＱＦＮ（Quad Flat Non-lead）パッケージやＳＯＮ（Small Outline Non-lead）パッケージ等に使用されるリードレスタイプのリードフレーム集合基板を切断する場合は、一般にダイヤモンドブレードを用いて個々の半導体装置に切断するダイシングが多用されている。この方法は、切断予定部位が単一材料でかつ可鍛性の小さい材料である場合に有効であるが、リードフレームの主要な材料であるＣｕのような可鍛性の大きい材料に対しては、ブレードの目詰まり、バリの発生等の問題がある。
【０００８】
【発明が解決しようとする課題】
以上のように半導体装置の間隔が狭く、Ｃｕからなるリードフレームの場合、リードフレームの最適な切断方法が無かった。さらに従来方法のうち、レーザ光を使用した切断方法では、リードフレーム材のＣｕの赤外線に対する反射率がほぼ１００％と高く、反射率を下げるため、レーザ光の波長を短くする必要があった。
【０００９】
本発明は、レーザ光を照射して容易にリードフレームを切断することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成するため、個別の半導体装置の端子となる少なくとも複数のリードを一組として複数反復配列し、それらを連結する枠部を具備した金属板で一体形成したリードフレームに半導体チップを搭載し、リードと前記半導体チップの電極とを接続した後、樹脂封止し、前記リードを切断して個別の半導体装置に分離する半導体装置の製造方法において、Ａｇメッキにより、前記リードフレームの一部に被覆層を形成すると同時に前記リードの切断予定部位に付加被覆層を形成する工程と、前記半導体チップと前記リードとを接続し、樹脂封止する工程と、前記リードの切断予定部位の前記付加被覆層に、波長３００ｎｍ〜３２０ｎｍのレーザ光を照射し、前記リードの切断予定部位を切断して個別の半導体装置に分離する工程とを含むことを特徴とするものである。
【００１１】
【発明の実施の形態】
図１は、本発明の半導体装置の製造方法に用いられる代表的なリードフレームの構造を示す図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線での断面図である。図１において１はリード、２はダイパッド、３は被覆層、４は付加被覆層である。リードフレームは、半導体チップを搭載するダイパッド２とその両側（あるいは片側または周囲）の複数のリード１（タイバーもしくはダムバーでリード１同士は連結している）を一組としてそれらが複数組反復配列し、それぞれが外側のフレーム部と連結していて、Ｃｕの金属板で一体成形されている（図では外側のフレーム部、連結部及びタイバーもしくはダムバーは省略している）。
【００１２】
また、半導体チップをダイボンドするダイパッド２表面及びリード１表面のダイパッド２と同一面側に設けたワイヤーボンディング領域には、Ａｇメッキにより被覆層３が形成されている。更に本発明に用いられるリードフレームでは、リード１中央の切断予定部位に付加被覆層４が形成されている。付加被覆層４は、Ａｇメッキにより形成されているため、レーザ光の分光反射率が低く、レーザ光によるリード切断が容易となる。
【００１３】
次に本発明の半導体装置の製造方法について、主にリードフレームの製造工程を中心に説明する。まず、図１に示すリードフレームのダイパッド２表面と、半導体チップ５の電極とＡｕ線で接続するリード１表面のワイヤーボンディング領域に、部分Ａｇメッキを施し被覆層３を形成する。同時に、リード１の切断予定部位表面にも部分Ａｇメッキを施し付加被覆層４を形成する。例えば、Ａｇメッキの厚みは５μｍ〜１０μｍとし、通常のダイパッド２表面をメッキする場合と同様の厚さで良い。メッキ作業に当たっては、メッキのバラツキ、切断位置のバラツキを考慮して付加被覆層４の大きさ及び位置を決定しておく。その他のリードフレームの製造工程は、通常の製造工程と同一である。
【００１４】
図２（ａ）は、本発明の半導体装置の製造方法において、リードフレームの切断工程を示した断面図である。まず、図１で示したリードフレームを用いて、半導体チップ５をダイパッド２の被覆層３上へダイボンドして搭載後、半導体チップ５の電極にＡｕ線６の一端を接続し、他端をリード１のワイヤーボンディング領域に接続して電気的に導通させる。そして、封止樹脂７により樹脂封止を行った後、リード１表面の付加被覆層４に照射光としてレーザ光８（波長３００ｎｍ〜３２０ｎｍ）を照射して、切断予定部位のリード１を切断する。
【００１５】
図２（ｂ）は、ＳＯＮやＱＦＮ等のパッケージで使用されるリードフレームの場合の、リードフレームの切断工程を示した断面図である。図２（ａ）と同様にリード１表面の付加被覆層４に照射光としてレーザ光８（波長３００ｎｍ〜３２０ｎｍ）を照射して、切断予定部位のリード１を切断する。
【００１６】
図２（ａ）、（ｂ）ではリード１表面（上側）に付加被覆層４を形成しているが、リード１裏面（下側）に付加被覆層４を形成して、裏面（下側）からレーザ光８を照射してリード１を切断することも可能である。
【００１７】
なお、図１、図２で示したリードフレームの構造は一例を示したにすぎず、バンプ電極を用いたフェイスダウンタイプや、リード１やダイパッド２の構造を変えたものなどでも、リードフレームの切断予定部位（タイバーもしくはダムバーを含んでも良い）にＡｇメッキからなる付加被覆層４を形成して、レーザ光を照射して切断することができる。
【００１８】
図３は、Ｃｕ、Ａｇの分光反射率のグラフである。Ｃｕ、Ａｇとも反射率が最小になる最小値（Ｃｕは２８０ｎｍで３３％、Ａｇは３１５ｎｍで５．５％）を有する。Ａｇは急峻なピーク値を示し、理科年表によれば３００ｎｍで１７．６％、３１５ｎｍで５．５％、３２０ｎｍで８．９％、３４０ｎｍで７２．９％となる。従って、リードがＣｕで付加被覆層をＡｇメッキで形成した場合、分光反射率が２０％を超えない３００ｎｍ〜３２０ｎｍの波長のレーザ光を付加被覆層に照射すれば、リード切断予定部位のレーザ光吸収率は大きくなり、切断効率が向上することになる。例えば、ＸｅＣｌエキシマレーザの波長は３０８ｎｍであるので好適である。
【００１９】
【発明の効果】
本発明によれば、リード切断予定部位をＡｇメッキからなる付加被覆層で被覆することで、レーザ光の反射率を低く抑えることができ、容易にリードフレームを切断できる。
【００２０】
また付加被覆層は、ダイパッドの半導体チップを搭載する領域およびリードのワイヤーボンド領域をＡｇメッキする工程と同時に形成することが可能であるので、工程を付加する必要もない。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に用いられるリードフレームの構造を示す図で、（ａ）は平面図、（ｂ）は図１（ａ）のＡ−Ａ線の断面図である。
【図２】本発明の半導体装置の製造方法での、リードフレームの切断方法の説明図である。
【図３】Ｃｕ、Ａｇの分光反射率のグラフである。
【図４】従来のリードフレームの構造を示す図で、（ａ）は平面図、（ｂ）は図４（ａ）のＡ−Ａ線の断面図である。
【符号の説明】
１．リード、２．ダイパッド、３．被覆層、４．付加被覆層、５．半導体チップ、６．Ａｕ線、７．封止樹脂、８．レーザ光
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にレーザ光照射によりリードフレームを切断する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図４は半導体装置に用いられる従来のリードフレームの構造を示す図であり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線の断面図を示す。図４において、１はリード、２はダイパッド、３は被覆層である。
【０００３】
リードフレームは、半導体チップを搭載するダイパッド２とその両側（あるいは片側または周囲）の複数のリード１（タイバーもしくはダムバーでリード１同士は連結している）を一組としてそれらが複数組反復配列し、それぞれが外側のフレーム部と連結した構造となっており、Ｃｕ等の金属板で一体形成されている（図４では外側のフレーム部、連結部及びタイバーもしくはダムバーは省略している）。図４（ｂ）に示すように、ダイパッド２の位置は、ダイパッド２に半導体チップを搭載し、リード１との間をワイヤーボンドした後、樹脂封止し、個別の半導体装置に分離したときに、半導体チップが中心にくるようにデプレス加工により、リード１より低くしている。
【０００４】
また、半導体チップをダイボンドする部分のダイパッド２表面と、半導体チップの電極と、Ａｕ線等により接続するリード１表面のワイヤーボンド領域は、ワイヤーとの接着性の確保等を目的として被覆層３が形成されている。被覆層３は、所定のマスクを使い、ダイパッド２表面及びリード１表面のワイヤーボンド領域に同一工程で同時にＡｇを部分メッキして形成する。
【０００５】
ダイパッド２に半導体チップを搭載した後、Ａｕ線等による接続工程、樹脂封止工程を経て、個別の半導体装置に分離する。個別の半導体装置に分離ためにリードフレームを切断する方法としては、古くから切断用パンチを用いてリード１やリード１同士を連結するタイバーもしくはダムバーを切断していた。しかし、小型化、高集積化などにより、リードフレーム内の半導体装置の間隔は小さくなる傾向であり、切断時に半導体装置を損傷したりするため、切断用パンチを用いる方法を用いることは困難になってきている。
【０００６】
そこで、リード切断予定部位にレーザ光を照射して、レーザ光エネルギーによってリード１を切断する方法が開示されている。しかし、リード１の材料である金属は一般にレーザ光に対する反射率が高いため（例えばＣｕの赤外線に対する反射率はほぼ１００％である）、レーザ光がリード１に吸収され難く、レーザ光による切断効率が低い。そのため、Ｎｄ：ＹＡＧレーザ光を高調波に変換／短波長化して、金属に対する反射率を低下させ、切断予定部位に照射して切断する方法等をとっている。
【０００７】
また、ＱＦＮ（Quad Flat Non-lead）パッケージやＳＯＮ（Small Outline Non-lead）パッケージ等に使用されるリードレスタイプのリードフレーム集合基板を切断する場合は、一般にダイヤモンドブレードを用いて個々の半導体装置に切断するダイシングが多用されている。この方法は、切断予定部位が単一材料でかつ可鍛性の小さい材料である場合に有効であるが、リードフレームの主要な材料であるＣｕのような可鍛性の大きい材料に対しては、ブレードの目詰まり、バリの発生等の問題がある。
【０００８】
【発明が解決しようとする課題】
以上のように半導体装置の間隔が狭く、Ｃｕからなるリードフレームの場合、リードフレームの最適な切断方法が無かった。さらに従来方法のうち、レーザ光を使用した切断方法では、リードフレーム材のＣｕの赤外線に対する反射率がほぼ１００％と高く、反射率を下げるため、レーザ光の波長を短くする必要があった。
【０００９】
本発明は、レーザ光を照射して容易にリードフレームを切断することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成するため、個別の半導体装置の端子となる少なくとも複数のリードを一組として複数反復配列し、それらを連結する枠部を具備した金属板で一体形成したリードフレームに半導体チップを搭載し、リードと前記半導体チップの電極とを接続した後、樹脂封止し、前記リードを切断して個別の半導体装置に分離する半導体装置の製造方法において、Ａｇメッキにより、前記リードフレームの一部に被覆層を形成すると同時に前記リードの切断予定部位に付加被覆層を形成する工程と、前記半導体チップと前記リードとを接続し、樹脂封止する工程と、前記リードの切断予定部位の前記付加被覆層に、波長３００ｎｍ〜３２０ｎｍのレーザ光を照射し、前記リードの切断予定部位を切断して個別の半導体装置に分離する工程とを含むことを特徴とするものである。
【００１１】
【発明の実施の形態】
図１は、本発明の半導体装置の製造方法に用いられる代表的なリードフレームの構造を示す図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線での断面図である。図１において１はリード、２はダイパッド、３は被覆層、４は付加被覆層である。リードフレームは、半導体チップを搭載するダイパッド２とその両側（あるいは片側または周囲）の複数のリード１（タイバーもしくはダムバーでリード１同士は連結している）を一組としてそれらが複数組反復配列し、それぞれが外側のフレーム部と連結していて、Ｃｕの金属板で一体成形されている（図では外側のフレーム部、連結部及びタイバーもしくはダムバーは省略している）。
【００１２】
また、半導体チップをダイボンドするダイパッド２表面及びリード１表面のダイパッド２と同一面側に設けたワイヤーボンディング領域には、Ａｇメッキにより被覆層３が形成されている。更に本発明に用いられるリードフレームでは、リード１中央の切断予定部位に付加被覆層４が形成されている。付加被覆層４は、Ａｇメッキにより形成されているため、レーザ光の分光反射率が低く、レーザ光によるリード切断が容易となる。
【００１３】
次に本発明の半導体装置の製造方法について、主にリードフレームの製造工程を中心に説明する。まず、図１に示すリードフレームのダイパッド２表面と、半導体チップ５の電極とＡｕ線で接続するリード１表面のワイヤーボンディング領域に、部分Ａｇメッキを施し被覆層３を形成する。同時に、リード１の切断予定部位表面にも部分Ａｇメッキを施し付加被覆層４を形成する。例えば、Ａｇメッキの厚みは５μｍ〜１０μｍとし、通常のダイパッド２表面をメッキする場合と同様の厚さで良い。メッキ作業に当たっては、メッキのバラツキ、切断位置のバラツキを考慮して付加被覆層４の大きさ及び位置を決定しておく。その他のリードフレームの製造工程は、通常の製造工程と同一である。
【００１４】
図２（ａ）は、本発明の半導体装置の製造方法において、リードフレームの切断工程を示した断面図である。まず、図１で示したリードフレームを用いて、半導体チップ５をダイパッド２の被覆層３上へダイボンドして搭載後、半導体チップ５の電極にＡｕ線６の一端を接続し、他端をリード１のワイヤーボンディング領域に接続して電気的に導通させる。そして、封止樹脂７により樹脂封止を行った後、リード１表面の付加被覆層４に照射光としてレーザ光８（波長３００ｎｍ〜３２０ｎｍ）を照射して、切断予定部位のリード１を切断する。
【００１５】
図２（ｂ）は、ＳＯＮやＱＦＮ等のパッケージで使用されるリードフレームの場合の、リードフレームの切断工程を示した断面図である。図２（ａ）と同様にリード１表面の付加被覆層４に照射光としてレーザ光８（波長３００ｎｍ〜３２０ｎｍ）を照射して、切断予定部位のリード１を切断する。
【００１６】
図２（ａ）、（ｂ）ではリード１表面（上側）に付加被覆層４を形成しているが、リード１裏面（下側）に付加被覆層４を形成して、裏面（下側）からレーザ光８を照射してリード１を切断することも可能である。
【００１７】
なお、図１、図２で示したリードフレームの構造は一例を示したにすぎず、バンプ電極を用いたフェイスダウンタイプや、リード１やダイパッド２の構造を変えたものなどでも、リードフレームの切断予定部位（タイバーもしくはダムバーを含んでも良い）にＡｇメッキからなる付加被覆層４を形成して、レーザ光を照射して切断することができる。
【００１８】
図３は、Ｃｕ、Ａｇの分光反射率のグラフである。Ｃｕ、Ａｇとも反射率が最小になる最小値（Ｃｕは２８０ｎｍで３３％、Ａｇは３１５ｎｍで５．５％）を有する。Ａｇは急峻なピーク値を示し、理科年表によれば３００ｎｍで１７．６％、３１５ｎｍで５．５％、３２０ｎｍで８．９％、３４０ｎｍで７２．９％となる。従って、リードがＣｕで付加被覆層をＡｇメッキで形成した場合、分光反射率が２０％を超えない３００ｎｍ〜３２０ｎｍの波長のレーザ光を付加被覆層に照射すれば、リード切断予定部位のレーザ光吸収率は大きくなり、切断効率が向上することになる。例えば、ＸｅＣｌエキシマレーザの波長は３０８ｎｍであるので好適である。
【００１９】
【発明の効果】
本発明によれば、リード切断予定部位をＡｇメッキからなる付加被覆層で被覆することで、レーザ光の反射率を低く抑えることができ、容易にリードフレームを切断できる。
【００２０】
また付加被覆層は、ダイパッドの半導体チップを搭載する領域およびリードのワイヤーボンド領域をＡｇメッキする工程と同時に形成することが可能であるので、工程を付加する必要もない。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に用いられるリードフレームの構造を示す図で、（ａ）は平面図、（ｂ）は図１（ａ）のＡ−Ａ線の断面図である。
【図２】本発明の半導体装置の製造方法での、リードフレームの切断方法の説明図である。
【図３】Ｃｕ、Ａｇの分光反射率のグラフである。
【図４】従来のリードフレームの構造を示す図で、（ａ）は平面図、（ｂ）は図４（ａ）のＡ−Ａ線の断面図である。
【符号の説明】
１．リード、２．ダイパッド、３．被覆層、４．付加被覆層、５．半導体チップ、６．Ａｕ線、７．封止樹脂、８．レーザ光
Claims (1)
- 個別の半導体装置の端子となる少なくとも複数のリードを一組として複数反復配列し、それらを連結する枠部を具備した金属板で一体形成したリードフレームに半導体チップを搭載し、リードと前記半導体チップの電極とを接続した後、樹脂封止し、前記リードを切断して個別の半導体装置に分離する半導体装置の製造方法において、
Ａｇメッキにより、前記リードフレームの一部に被覆層を形成すると同時に前記リードの切断予定部位に付加被覆層を形成する工程と、
前記半導体チップと前記リードとを接続し、樹脂封止する工程と、
前記リードの切断予定部位の前記付加被覆層に、波長３００ｎｍ〜３２０ｎｍのレーザ光を照射し、前記リードの切断予定部位を切断して個別の半導体装置に分離する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045861A JP3802820B2 (ja) | 2002-02-22 | 2002-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045861A JP3802820B2 (ja) | 2002-02-22 | 2002-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249615A JP2003249615A (ja) | 2003-09-05 |
| JP3802820B2 true JP3802820B2 (ja) | 2006-07-26 |
Family
ID=28659496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045861A Expired - Fee Related JP3802820B2 (ja) | 2002-02-22 | 2002-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3802820B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6404791B2 (ja) * | 2015-09-11 | 2018-10-17 | 株式会社東芝 | 半導体装置の製造方法 |
-
2002
- 2002-02-22 JP JP2002045861A patent/JP3802820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249615A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943431B2 (en) | Leadless semiconductor package and method of manufacture | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| KR100720607B1 (ko) | 반도체장치 | |
| US7410835B2 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
| JP5319571B2 (ja) | 半導体装置の製造方法 | |
| US7541664B2 (en) | Lead frame and semiconductor device having the lead frame | |
| KR102452097B1 (ko) | 리드 프레임 및 반도체 장치 | |
| CN102044451A (zh) | 半导体器件的制造方法和电子器件的制造方法 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US7186588B1 (en) | Method of fabricating a micro-array integrated circuit package | |
| JP3802820B2 (ja) | 半導体装置の製造方法 | |
| JP3802821B2 (ja) | 電子部品のリード切断方法 | |
| JP2661442B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN212412003U (zh) | 半导体设备 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2023008253A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20040053447A1 (en) | Leadframe having fine pitch bond fingers formed using laser cutting method | |
| JP2002026192A (ja) | リードフレーム | |
| TWI723932B (zh) | 側面可潤濕封裝元件及其製法 | |
| US20240145351A1 (en) | Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate | |
| WO2023047720A1 (ja) | 半導体装置およびその製造方法 | |
| JP2999639B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN114078716A (zh) | 半导体器件及其制造方法 | |
| JPH10284529A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |