JP3802820B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3802820B2
JP3802820B2 JP2002045861A JP2002045861A JP3802820B2 JP 3802820 B2 JP3802820 B2 JP 3802820B2 JP 2002045861 A JP2002045861 A JP 2002045861A JP 2002045861 A JP2002045861 A JP 2002045861A JP 3802820 B2 JP3802820 B2 JP 3802820B2
Authority
JP
Japan
Prior art keywords
lead
coating layer
cut
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002045861A
Other languages
English (en)
Other versions
JP2003249615A (ja
Inventor
仁紀 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2002045861A priority Critical patent/JP3802820B2/ja
Publication of JP2003249615A publication Critical patent/JP2003249615A/ja
Application granted granted Critical
Publication of JP3802820B2 publication Critical patent/JP3802820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にレーザ光照射によりリードフレームを切断する半導体装置の製造方法に関する。
【0002】
【従来の技術】
図4は半導体装置に用いられる従来のリードフレームの構造を示す図であり、図4(a)は平面図、図4(b)は図4(a)のA−A線の断面図を示す。図4において、1はリード、2はダイパッド、3は被覆層である。
【0003】
リードフレームは、半導体チップを搭載するダイパッド2とその両側(あるいは片側または周囲)の複数のリード1(タイバーもしくはダムバーでリード1同士は連結している)を一組としてそれらが複数組反復配列し、それぞれが外側のフレーム部と連結した構造となっており、Cu等の金属板で一体形成されている(図4では外側のフレーム部、連結部及びタイバーもしくはダムバーは省略している)。図4(b)に示すように、ダイパッド2の位置は、ダイパッド2に半導体チップを搭載し、リード1との間をワイヤーボンドした後、樹脂封止し、個別の半導体装置に分離したときに、半導体チップが中心にくるようにデプレス加工により、リード1より低くしている。
【0004】
また、半導体チップをダイボンドする部分のダイパッド2表面と、半導体チップの電極と、Au線等により接続するリード1表面のワイヤーボンド領域は、ワイヤーとの接着性の確保等を目的として被覆層3が形成されている。被覆層3は、所定のマスクを使い、ダイパッド2表面及びリード1表面のワイヤーボンド領域に同一工程で同時にAgを部分メッキして形成する。
【0005】
ダイパッド2に半導体チップを搭載した後、Au線等による接続工程、樹脂封止工程を経て、個別の半導体装置に分離する。個別の半導体装置に分離ためリードフレームを切断する方法としては、古くから切断用パンチを用いてリード1やリード1同士を連結するタイバーもしくはダムバーを切断していた。しかし、小型化、高集積化などにより、リードフレーム内の半導体装置の間隔は小さくなる傾向であり、切断時に半導体装置を損傷したりするため、切断用パンチを用いる方法を用いることは困難になってきている。
【0006】
そこで、リード切断予定部位にレーザ光を照射して、レーザ光エネルギーによってリード1を切断する方法が開示されている。しかし、リード1の材料である金属は一般にレーザ光に対する反射率が高いため(例えばCuの赤外線に対する反射率はほぼ100%である)、レーザ光がリード1に吸収され難く、レーザ光による切断効率が低い。そのため、Nd:YAGレーザ光を高調波に変換/短波長化して、金属に対する反射率を低下させ、切断予定部位に照射して切断する方法等をとっている。
【0007】
また、QFN(Quad Flat Non-lead)パッケージやSON(Small Outline Non-lead)パッケージ等に使用されるリードレスタイプのリードフレーム集合基板を切断する場合は、一般にダイヤモンドブレードを用いて個々の半導体装置に切断するダイシングが多用されている。この方法は、切断予定部位が単一材料でかつ可鍛性の小さい材料である場合に有効であるが、リードフレームの主要な材料であるCuのような可鍛性の大きい材料に対しては、ブレードの目詰まり、バリの発生等の問題がある。
【0008】
【発明が解決しようとする課題】
以上のように半導体装置の間隔が狭く、Cuからなるリードフレームの場合、リードフレームの最適な切断方法が無かった。さらに従来方法のうち、レーザ光を使用した切断方法では、リードフレーム材のCuの赤外線に対する反射率がほぼ100%と高く、反射率を下げるため、レーザ光の波長を短くする必要があった。
【0009】
本発明はレーザ光を照射して容易にリードフレームを切断することができる半導体装置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は上記目的を達成するため、個別の半導体装置の端子となる少なくとも複数のリードを一組として複数反復配列し、それらを連結する枠部を具備した金属板で一体形成したリードフレームに半導体チップを搭載し、リードと前記半導体チップの電極とを接続した後、樹脂封止し、前記リードを切断して個別の半導体装置に分離する半導体装置の製造方法において、Agメッキにより、前記リードフレームの一部に被覆層を形成すると同時に前記リードの切断予定部位に付加被覆層を形成する工程と、前記半導体チップと前記リードとを接続し、樹脂封止する工程と、前記リードの切断予定部位の前記付加被覆層に、波長300nm〜320nmのレーザ光を照射し、前記リードの切断予定部位を切断して個別の半導体装置に分離する工程とを含むことを特徴とするものである。
【0011】
【発明の実施の形態】
図1は、本発明の半導体装置の製造方法に用いられる代表的なリードフレームの構造を示す図である。図1(a)は平面図、図1(b)は図1(a)のA−A線での断面図である。図1において1はリード、2はダイパッド、3は被覆層、4は付加被覆層である。リードフレームは、半導体チップを搭載するダイパッド2とその両側(あるいは片側または周囲)の複数のリード1(タイバーもしくはダムバーでリード1同士は連結している)を一組としてそれらが複数組反復配列し、それぞれが外側のフレーム部と連結していて、Cuの金属板で一体成形されている(図では外側のフレーム部、連結部及びタイバーもしくはダムバーは省略している)。
【0012】
また、半導体チップをダイボンドするダイパッド2表面及びリード1表面のダイパッド2と同一面側に設けたワイヤーボンディング領域には、Agメッキにより被覆層3が形成されている。更に本発明に用いられるリードフレームでは、リード1中央の切断予定部位に付加被覆層4が形成されている。付加被覆層4は、Agメッキにより形成されているため、レーザ光の分光反射率が低く、レーザ光によるリード切断が容易となる。
【0013】
次に本発明の半導体装置の製造方法について、主にリードフレームの製造工程を中心に説明する。まず、図1に示すリードフレームのダイパッド2表面と、半導体チップ5の電極とAu線で接続するリード1表面のワイヤーボンディング領域に、部分Agメッキを施し被覆層3を形成する。同時に、リード1の切断予定部位表面にも部分Agメッキを施し付加被覆層4を形成する。例えば、Agメッキの厚みは5μm〜10μmとし、通常のダイパッド2表面をメッキする場合と同様の厚さで良い。メッキ作業に当たっては、メッキのバラツキ、切断位置のバラツキを考慮して付加被覆層4の大きさ及び位置を決定しておく。その他のリードフレームの製造工程は、通常の製造工程と同一である。
【0014】
図2(a)は、本発明の半導体装置の製造方法において、リードフレームの切断工程を示した断面図である。まず、図1で示したリードフレームを用いて、半導体チップ5をダイパッド2の被覆層3上へダイボンドして搭載後、半導体チップ5の電極にAu線6の一端を接続し、他端をリード1のワイヤーボンディング領域に接続して電気的に導通させる。そして、封止樹脂7により樹脂封止を行った後、リード1表面の付加被覆層4に照射光としてレーザ光8(波長300nm〜320nm)を照射して、切断予定部位のリード1を切断する。
【0015】
図2(b)は、SONやQFN等のパッケージで使用されるリードフレームの場合の、リードフレームの切断工程を示した断面図である。図2(a)と同様にリード1表面の付加被覆層4に照射光としてレーザ光8(波長300nm〜320nm)を照射して、切断予定部位のリード1を切断する。
【0016】
図2(a)、(b)ではリード1表面(上側)に付加被覆層4を形成しているが、リード1裏面(下側)に付加被覆層4を形成して、裏面(下側)からレーザ光8を照射してリード1を切断することも可能である。
【0017】
なお、図1、図2で示したリードフレームの構造は一例を示したにすぎず、バンプ電極を用いたフェイスダウンタイプや、リード1やダイパッド2の構造を変えたものなどでも、リードフレームの切断予定部位(タイバーもしくはダムバーを含んでも良い)にAgメッキからなる付加被覆層4を形成して、レーザ光を照射して切断することができる。
【0018】
図3は、Cu、Agの分光反射率のグラフである。Cu、Agとも反射率が最小になる最小値(Cuは280nmで33%、Agは315nmで5.5%)を有する。Agは急峻なピーク値を示し、理科年表によれば300nmで17.6%、315nmで5.5%、320nmで8.9%、340nmで72.9%となる。従って、リードがCuで付加被覆層をAgメッキで形成した場合、分光反射率が20%を超えない300nm〜320nmの波長のレーザ光を付加被覆層に照射すれば、リード切断予定部位のレーザ光吸収率は大きくなり、切断効率が向上することになる。例えば、XeClエキシマレーザの波長は308nmであるので好適である。
【0019】
【発明の効果】
本発明によれば、リード切断予定部位をAgメッキからなる付加被覆層で被覆することで、レーザ光の反射率を低く抑えることができ、容易にリードフレームを切断できる。
【0020】
また付加被覆層は、ダイパッドの半導体チップを搭載する領域およびリードのワイヤーボンド領域をAgメッキする工程と同時に形成することが可能であるので、工程を付加する必要もない。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法に用いられるリードフレームの構造を示す図で、(a)は平面図、(b)は図1(a)のA−A線の断面図である。
【図2】本発明の半導体装置の製造方法での、リードフレームの切断方法の説明図である。
【図3】Cu、Agの分光反射率のグラフである。
【図4】従来のリードフレームの構造を示す図で、(a)は平面図、(b)は図4(a)のA−A線の断面図である。
【符号の説明】
1.リード、2.ダイパッド、3.被覆層、4.付加被覆層、5.半導体チップ、6.Au線、7.封止樹脂、8.レーザ光

Claims (1)

  1. 個別の半導体装置の端子となる少なくとも複数のリードを一組として複数反復配列し、それらを連結する枠部を具備した金属板で一体形成したリードフレームに半導体チップを搭載し、リードと前記半導体チップの電極とを接続した後、樹脂封止し、前記リードを切断して個別の半導体装置に分離する半導体装置の製造方法において、
    Agメッキにより、前記リードフレームの一部に被覆層を形成すると同時に前記リードの切断予定部位に付加被覆層を形成する工程と、
    前記半導体チップと前記リードとを接続し、樹脂封止する工程と、
    前記リードの切断予定部位の前記付加被覆層に、波長300nm〜320nmのレーザ光を照射し、前記リードの切断予定部位を切断して個別の半導体装置に分離する工程とを含むことを特徴とする半導体装置の製造方法。
JP2002045861A 2002-02-22 2002-02-22 半導体装置の製造方法 Expired - Fee Related JP3802820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002045861A JP3802820B2 (ja) 2002-02-22 2002-02-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045861A JP3802820B2 (ja) 2002-02-22 2002-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003249615A JP2003249615A (ja) 2003-09-05
JP3802820B2 true JP3802820B2 (ja) 2006-07-26

Family

ID=28659496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045861A Expired - Fee Related JP3802820B2 (ja) 2002-02-22 2002-02-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3802820B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6404791B2 (ja) * 2015-09-11 2018-10-17 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003249615A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
US7943431B2 (en) Leadless semiconductor package and method of manufacture
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100720607B1 (ko) 반도체장치
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP5319571B2 (ja) 半導体装置の製造方法
US7541664B2 (en) Lead frame and semiconductor device having the lead frame
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
CN102044451A (zh) 半导体器件的制造方法和电子器件的制造方法
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US7186588B1 (en) Method of fabricating a micro-array integrated circuit package
JP3802820B2 (ja) 半導体装置の製造方法
JP3802821B2 (ja) 電子部品のリード切断方法
JP2661442B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN212412003U (zh) 半导体设备
US20020048851A1 (en) Process for making a semiconductor package
JP2023008253A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP4416067B2 (ja) 樹脂封止型半導体装置の製造方法
US20040053447A1 (en) Leadframe having fine pitch bond fingers formed using laser cutting method
JP2002026192A (ja) リードフレーム
TWI723932B (zh) 側面可潤濕封裝元件及其製法
US20240145351A1 (en) Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate
WO2023047720A1 (ja) 半導体装置およびその製造方法
JP2999639B2 (ja) 樹脂封止型半導体装置およびその製造方法
CN114078716A (zh) 半导体器件及其制造方法
JPH10284529A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees