CN108431933B - 电子零件及其制造方法和电子零件制造装置 - Google Patents

电子零件及其制造方法和电子零件制造装置 Download PDF

Info

Publication number
CN108431933B
CN108431933B CN201680072617.1A CN201680072617A CN108431933B CN 108431933 B CN108431933 B CN 108431933B CN 201680072617 A CN201680072617 A CN 201680072617A CN 108431933 B CN108431933 B CN 108431933B
Authority
CN
China
Prior art keywords
resin
substrate
electronic component
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680072617.1A
Other languages
English (en)
Other versions
CN108431933A (zh
Inventor
传藤胜则
山本雅之
石桥幹司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Publication of CN108431933A publication Critical patent/CN108431933A/zh
Application granted granted Critical
Publication of CN108431933B publication Critical patent/CN108431933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

电子零件的制造方法包括如下工序：准备半导体晶圆；将所述半导体晶圆单片化而制作多个半导体芯片(20)；将所述多个半导体芯片(20)安装于基板(10)；以及磨削所述半导体芯片(20)的上表面，减小所述半导体芯片(20)的厚度。

Description

电子零件及其制造方法和电子零件制造装置
技术领域
本发明涉及电子零件及其制造方法和电子零件制造装置。
背景技术
根据想要减薄电子零件的厚度(电子零件的薄壁化)这样的市场要求，开发了减薄半导体芯片的厚度的技术。
例如公知一种对单片化而形成半导体芯片之前的半导体晶圆(在正面侧形成有集成电路的图案)的背面进行磨削(back grind，背磨)的技术。
现有技术文献
专利文献
专利文献1：日本特开平4-297056号公报
发明内容
发明要解决的问题
当半导体晶圆的厚度变为一定以下(例如100μm以下左右)时，因强度不足，在晶圆的背面磨削时、单片化时以及输送时，易于产生裂纹或发生崩碎。这样，在使半导体晶圆为一定厚度以下时，加工难以进行，半导体芯片的成品率变差。
另外，在与所述不同的观点中，在制造电子零件的各工序中使用的独立的制造装置含有被加工物的搬入部和搬出部。通过分别设置用在各工序中的制造装置，在电子零件的制造工厂中，装置的占有面积增大。
本发明的一目的在于，提供一种抑制了半导体晶圆的裂纹、崩碎等并改善了成品率的电子零件及其制造方法。
另外，在与所述不同的观点中，本发明的另一目的在于，提供一种在电子零件的制造工厂中减少了占有面积的电子零件制造装置。
用于解决问题的方案
在一方面，电子零件的制造方法包括如下工序：将多个功能要素设于基板；对形成于所述基板的所述多个功能要素进行树脂封装；以及对用在所述树脂封装中的树脂的上表面进行磨削，减小所述树脂的厚度。
在另一方面，本发明的电子零件的制造方法包括如下工序：将多个半导体芯片安装于基板；对安装于所述基板的所述多个半导体芯片进行树脂封装；以及对用在所述树脂封装中的树脂的上表面进行磨削，减小所述树脂的厚度。
在一技术方案中，在所述电子零件的制造方法的基础上，所述半导体芯片通过倒装芯片接合而安装于所述基板，以使所述半导体芯片暴露的方式磨削所述树脂的上表面。
在一技术方案中，所述电子零件的制造方法具有如下工序，即，磨削所述树脂的上表面和所述半导体芯片的上表面，从而减小所述树脂的厚度和所述半导体芯片的厚度。
在另一方面，本发明的电子零件的制造方法包括如下工序：将多个半导体芯片安装于基板；以及磨削所述半导体芯片的上表面而减小所述半导体芯片的厚度。
在一方面，本发明的电子零件制造装置包括：第1特定机构，其具有第1功能；以及磨削机构，其对封装多个功能要素的树脂的上表面进行磨削，所述多个功能要素设在基板上，所述第1功能是对设在所述基板上的所述多个功能要素进行树脂封装的功能。
在另一方面，本发明的电子零件制造装置包括：磨削机构，其对封装多个功能要素的树脂的上表面进行磨削，所述多个功能要素设在基板上；以及第2特定机构，其具有第2功能，所述第2功能是制作将所述基板和所述树脂切断而单片化的电子零件的功能。
此外，在另一方面，本发明的电子零件制造装置包括：第1特定机构，其具有第1功能；磨削机构，其对封装多个功能要素的树脂的上表面进行磨削，所述多个功能要素设在基板上；以及第2特定机构，其具有第2功能，所述第1功能是对设在所述基板上的所述多个功能要素进行树脂封装的功能，所述第2功能是制作将所述基板和所述树脂切断而单片化的电子零件的功能。
此外，在另一方面，本发明的电子零件制造装置包括：磨削机构，其对封装多个功能要素的树脂的上表面进行磨削，所述多个功能要素设在基板上；以及第3特定机构，其具有第3功能，所述第3功能是至少对所述树脂的上表面赋予标记的功能。
在一技术方案中，在所述电子零件制造装置的基础上，所述第1特定机构～第3特定机构和所述磨削机构相互能够装卸。
在一技术方案中，本发明的电子零件包括：基板；多个功能要素，其设在所述基板上；封装树脂，其封装所述多个功能要素；以及槽，其在所述封装树脂的上表面连续。
在另一技术方案中，本发明的电子零件包括：基板；多个功能要素，其设在所述基板上；封装树脂，其使所述多个功能要素的上表面暴露，并且封装所述多个功能要素；以及槽，其遍布所述封装树脂的上表面和所述多个功能要素的上表面地连续。
在另一技术方案中，本发明的电子零件包括：基板；半导体芯片，其安装在所述基板上；封装树脂，其封装所述半导体芯片；以及槽，其在所述封装树脂的上表面连续。
在另一技术方案中，本发明的电子零件包括：基板；半导体芯片，其安装在所述基板上；封装树脂，其使所述半导体芯片的上表面暴露，并且封装所述半导体芯片；以及槽，其遍布所述封装树脂的上表面和所述半导体芯片的上表面地连续。
发明的效果
作为一效果，采用本发明，在将半导体芯片安装于基板后，进行用于减小树脂或半导体芯片的厚度的磨削工序。结果，能够抑制在半导体芯片产生裂纹、发生崩碎，提高成品率。
作为另一效果，采用本发明，能够提供如下这样的电子零件制造装置：通过将对封装半导体芯片的树脂的上表面进行磨削的磨削机构组装于与树脂封装机构、单片化机构、标识机构通用的装置，在电子零件的制造工厂减少了占有面积。
附图说明
图1是表示本发明的一实施方式的电子零件的制造方法的流程图。
图2是表示比较例的电子零件的制造方法的流程图。
图3是表示进行了本发明的一实施方式的电子零件的制造方法中的树脂封装工序后的状态的图。
图4是表示本发明的一实施方式的电子零件的制造方法中的磨削工序的图。
图5是表示本发明的一实施方式的电子零件的制造方法中的切断工序的图。
图6是表示本发明的一实施方式的电子零件制造装置的图。
图7是表示本发明的另一实施方式的电子零件制造装置的图。
图8A是表示作为利用图6和图7所示的电子零件制造装置进行加工的被加工物的电子零件的例子的剖视图。
图8B是表示作为利用图6和图7所示的电子零件制造装置进行加工的被加工物的电子零件的例子的剖视图。
图9是表示本发明的一实施方式的电子零件的制造方法的变形例的一个工序的剖视图。
图10是与图9的状态对应的俯视图。
图11是表示图9和图10所示的例子的另一变形例的俯视图。
具体实施方式
以下，说明本发明的实施方式。另外，对于相同或等同的部分，标注相同参照附图标记，有时不重复说明。
另外，在以下说明的实施方式中，在提及个数和量等的情况下，除有特别记载的情况以外，本发明的范围不一定限定于提及的个数和量等。另外，在以下的实施方式中，除有特别记载的情况以外，各构成要素对于本发明来说并不一定必须。
图1是表示本实施方式的电子零件的制造方法的流程图。如图1所示，本实施方式的电子零件的制造方法含有：工序(S10)，将晶圆单片化而形成半导体芯片；工序(S20)，将半导体芯片安装在基板上；工序(S30)，对安装在基板上的半导体芯片进行树脂封装；工序(S40)，对树脂的上表面进行研磨(磨削)；工序(S50)，将树脂封装品单片化；以及工序(S60)，进行检查、试验。将半导体芯片安装在基板上的工序(S20)含有如下工序，即，将半导体芯片安装在基板上的工序(例：芯片接合)，以及使半导体芯片所具有的端子与基板所具有的端子电连接的工序(例：引线接合)。将半导体芯片安装在基板上的工序(S20)也含有倒装芯片接合。
图2是表示比较例的电子零件的制造方法的流程图。如图2所示，比较例的电子零件的制造方法也含有晶圆的单片化的工序(S10A)、半导体芯片的安装工序(S20A)、树脂封装工序(S30A)、研磨(磨削)工序(S40A)、树脂封装品的单片化的工序(S50A)以及检查、试验工序(S60A)。但在比较例中，在晶圆的单片化的工序(S10A)之前，进行研磨(磨削)晶圆背面的工序(S40A)。当这样在将半导体芯片安装于基板之前减小该半导体芯片的厚度的情况下，易于在研磨(磨削)时、将晶圆单片化时以及半导体芯片的输送时，产生裂纹或发生崩碎，使半导体芯片的成品率变差。
相对于此，在本实施方式的电子零件的制造方法中，在前一道工序(晶圆的制造工序)制成的半导体晶圆在后一道工序(组装工序)中维持预定的厚度不变地被切断而成为半导体芯片。半导体芯片在安装于电路基板后被树脂封装。然后，树脂封装部分和半导体芯片被依次磨削而变薄。通过这样处理，能够抑制半导体芯片的裂纹、崩碎，提高半导体芯片的成品率。
图3是表示进行了本实施方式的电子零件的制造方法中的树脂封装工序(S30)后的状态的图。如图3所示，多个半导体芯片20安装在基板10上，并被封装树脂30树脂封装。作为封装树脂30，例如能够使用环氧树脂。各半导体芯片20具有运算、控制以及数据的存储等功能。安装在基板10上的多个半导体芯片20相当于设在基板10上的多个功能要素。
图4是表示本实施方式的电子零件的制造方法中的研磨(磨削)工序(S40)的图。如图4所示，将安装有半导体芯片20的基板10吸附于工作台40(箭头DR40)。另外，也可以使用夹具将基板10固定于工作台40。在基板10的背面形成有作为背面电极的焊锡球10A。工作台40具有能够收纳焊锡球10A的凹部40A。利用一边旋转一边以一定的移动速度沿箭头DR50方向移动的磨床50，对封装树脂30和半导体芯片20进行研磨。通过除了研磨半导体芯片20之外还研磨封装树脂30，与只研磨半导体芯片20的背面的情况相比，虽然应研磨的面积增大，但不需要在将半导体芯片20安装于基板10之前进行研磨，因此能够抑制半导体芯片20产生裂纹、发生崩碎，从而提高成品率。
图4是作为研磨(磨削)的工序(S40)、表示同时研磨(磨削)封装树脂30的所有厚度和半导体芯片20的一部分厚度的工序。在该情况下，磨床50的转速(指每单位时间内的转速。以下相同。)因具有硬脆性的半导体芯片20而受到制约。为了提高研磨(磨削)的效率，也可以在以较大的转速对封装树脂30的所有厚度进行了研磨(磨削)后，以较小的转速对半导体芯片20的一部分厚度进行研磨(磨削)。也可以在以较大的移动速度对封装树脂30的所有厚度进行了研磨(磨削)后，以较小的移动速度对半导体芯片20的一部分厚度进行研磨(磨削)。移动速度也可以是工作台40与磨床50之间的相对性的移动的速度。
图5是表示本实施方式的电子零件的制造方法中的切断工序(S50)的图。如图5所示，利用旋转的刀具60在基板10和封装树脂30上切入切口，根据产品尺寸将树脂封装后的电子零件切断(单片化)。
接下来，使用图6和图7说明本实施方式的电子零件制造装置。
图6表示将树脂封装机构和磨削机构组装于一个装置的例子，图7表示将磨削机构和切断机构组装于一个装置的例子。
在图6的例子中，电子零件制造装置含有第1单元A1～第4单元A4。作为“搬入单元”的第1单元A1含有搬入被加工物的搬入部100、被加工物的输送机构150以及基板载置部200。作为“树脂封装单元”的第2单元A2含有使被加工物旋转的旋转机构300以及进行半导体芯片的树脂封装的树脂封装机构400。作为“磨削单元”的第3单元A3含有使被加工物旋转的旋转机构300以及对被加工物实施研磨(磨削)的磨削机构500。作为“检查、搬出单元”的第4单元A4含有检查用工作台600和用于搬出被加工物的搬出部700。
在图6中，第1单元A1和第2单元A2相互能够装卸。第2单元A2和第3单元A3相互能够装卸。第3单元A3和第4单元A4相互能够装卸。而且，也可以将同种的单元例如作为“树脂封装单元”的第2单元像第2单元A2a、A2b、……那样设为2个以上。在该情况下，第2单元A2a、A2b、……彼此能够相互装卸。作为同种的单元，也可以将作为“磨削单元”的第3单元A3设为2个以上。在该情况下，第3单元A3a、A3b、……彼此能够相互装卸。
在图7的例子中，电子零件制造装置含有第1单元B1～第4单元B4。作为“搬入单元”的第1单元B1含有搬入被加工物的搬入部100、被加工物的输送机构150以及基板载置部200。作为“磨削单元”的第2单元B2含有使被加工物旋转的旋转机构300以及对被加工物实施研磨(磨削)的磨削机构500。作为“切断单元”的第3单元B3含有使被加工物旋转的旋转机构300以及切断被加工物的切断机构800。作为“检查、搬出单元”的第4单元B4含有检查用工作台600以及用于搬出被加工物的搬出部700。
在图7中，第1单元B1和第2单元B2相互能够装卸。第2单元B2和第3单元B3相互能够装卸。第3单元B3和第4单元B4相互能够装卸。与图6的例子的情况相同，也可以将同种的单元设为2个以上。在图7的例子中，同种的单元是作为“磨削单元”的第2单元和作为“切断单元”的第3单元。
在图7的例子中，也可以在作为“磨削单元”的第2单元B2之前设置树脂封装单元(参照图6中的第2单元A2)。在该情况下，作为“搬入单元”的第1单元B1和树脂封装单元相互能够装卸，树脂封装单元和磨削单元相互能够装卸。
在图6和图7的例子中，也可以在作为“磨削单元”的第3单元A3(参照图6)或第2单元B2(参照图7)之后设置至少对用在树脂封装中的封装树脂的上表面赋予标记的标识单元。在该情况下，磨削单元和标识单元相互能够装卸。
采用本实施方式，对封装半导体芯片的树脂的上表面进行磨削的磨削单元被事后组装于含有树脂封装单元、单片化单元以及标识单元的通用的装置，并事后自通用的装置卸下。因而，能够提供可根据需要事后组装磨削单元、并事后卸下磨削单元的电子零件制造装置。而且，能够提供可根据需要事后增设树脂封装单元、并事后减设树脂封装单元的电子零件制造装置。因而，采用上述的电子零件制造装置，能够事后应对与电子零件相关的需要的增减以及电子零件的薄壁化的要求。
另外，作为所述的变形例，例如也可以将树脂封装机构、磨削机构以及切断机构组装于一个装置。
图8A和图8B是作为利用上述的电子零件制造装置进行加工的被加工物的电子零件的剖视图。如图8A所示，既可以是将半导体芯片20引线接合在基板10上而成的电子零件，如图8B所示，也可以是将半导体芯片20倒装芯片安装在基板10上而成的电子零件。
在图8A的构造的情况下，磨削范围需要设为比引线20A靠上方的范围，因此例如为比图中“A”线靠上方的范围。在该情况下，半导体芯片20不暴露，但搭载在半导体芯片20上的冷却板等有时暴露。在磨削后，在封装树脂30的上表面形成连续的研磨痕迹。
在图8B的构造的情况下，在半导体芯片20的下方设有底部填料20B。在该构造的情况下，也能将磨削范围设为比图中“B”靠上方的范围，连同封装树脂30一起磨削半导体芯片20的背面。由此，半导体芯片20的背面自封装树脂30暴露。另外，在磨削后，遍布封装树脂30的上表面和半导体芯片20的上表面形成连续的研磨痕迹。作为应用了图8B的构造的电子零件，除含有半导体元件的电子零件以外，例如可举出MEMS(微机电系统)等。
在图8B中，也可以只将底部填料20B设为封装树脂。在该情况下，在半导体芯片的上表面形成连续的研磨痕迹。
一个电子零件也可以含有多个半导体芯片20。例如也可以将一个电子零件所含有的多个半导体芯片20层叠。在该情况下，对最上层的半导体芯片20上的封装树脂30进行研磨。获得的电子零件成为堆叠型的电子零件。
在PoP(Package on Package，堆叠式封装)型的电子零件中，对最上层的半导体芯片20上的封装树脂30进行研磨。在最上层的半导体芯片20为倒装的情况下，对最上层的半导体芯片20上的封装树脂30和最上层的半导体芯片20进行研磨。
一个电子零件所含有的多个芯片也可以含有除半导体芯片以外的芯片。例如，图4所示的多个芯片也可以是控制用IC(集成电路)、功率类器件以及被动元件等。在该情况下，多个芯片的厚度等尺寸和端子数量等不同。完成了图4所示的磨削工序后的零件有时相当于一个电子零件(例：功率控制用的电子模块)。
在图8A的构造和图8B的构造的情况中的任一种情况下，连续的研磨痕迹都由平行排列多条的连续的微细槽构成。换言之，在电子零件的上表面平行地排列多条均为微细的脊部和谷部而形成研磨痕迹。根据研磨的方法，均是多个微细的凹部和凸部排列而形成研磨痕迹。在本申请文件中，“槽”这个词包含“凹部”。
利用多条排列形成的微细槽或多个排列形成的凹部和凸部，增加封装树脂的上表面的表面积、半导体芯片的上表面的表面积、或封装树脂的上表面和半导体芯片的上表面的表面积。因而，第一，自封装树脂的上表面的散热性和自半导体芯片的上表面的散热性得到提高。第二，在将散热板安装于至少半导体芯片的上表面的情况下，半导体芯片的上表面与散热板的下表面之间的密合性和散热性得到提高。第三，在通过标记在电子零件上进行标识的情况下，墨与封装树脂或者墨与半导体芯片之间的密合性得到提高。第四，在将电子零件加载于印刷电路板等的工序中，用于定位电子零件的图像识别的被反射光妨碍的情况得到抑制。
图9是表示本实施方式的电子零件的制造方法的变形例的一个工序的剖视图。在图9的变形例中，在磨削工序前，在封装树脂30形成槽30A(30A1、30A2)。树脂封装后的成形完毕基板有时因树脂与基板的热膨胀系数不同而发生翘曲，但通过形成槽30A，能够减少所述的翘曲。但是，比磨削线(C)浅地形成槽30A。
另外，关于槽30A的形成工序，例如在进行了树脂封装后在切断机构形成槽30A，能在利用磨削机构磨削树脂面、再次在切断机构将基板完全切断等多个工序间插入进行槽30A的形成工序。由此，能够减少被加工物的输送时间。
槽30A的配置可以为图10中表示的那样的方式，也可以为图11中表示的那样的方式。图10和图11所示的槽形状为例示，能够任意地变更。
另外，在图8A和图8B中，作为将多个半导体芯片20分别具有的端子和基板10所具有的端子电连接的工序，表示引线接合和倒装芯片安装的例子。在基板10的上表面安装半导体芯片20的方法是任意的，电子零件的品种不限定于图8A和图8B的例子。
另外，图3～图5所示的制造工序只不过是用于大概地说明发明的一个例子。例如除上述的工序以外，还存在树脂封装后的后处理工序、标识工序等。本发明适当地采用与电子零件的品种相应的制造工序，不限定于上述的制造工序的方法。
另外，不一定统一磨削半导体芯片20和封装树脂30。根据制造品种的不同，有时也只磨削半导体芯片20或只磨削封装树脂30。在只磨削半导体芯片20的情况下，例如能在将倒装芯片安装后的半导体芯片20作为对象施加了底部填充(在半导体芯片20与基板10之间填充树脂)后，磨削半导体芯片20。
本发明的电子零件的制造工序的顺序根据制造品种而适当地变更。在本实施方式中，表示了将树脂封装机构和磨削机构、或切断机构和磨削机构组装(内装)于一个装置的例子，但与磨削机构组合的工序能够根据制造品种而适当地变更。
采用本实施方式的电子零件的制造方法，在将半导体芯片20安装于基板10后，进行用于减少封装树脂30的厚度或半导体芯片20的厚度中的至少一者的磨削工序。由此，能够省略在将半导体芯片20安装于基板10之前磨削半导体晶圆的工序。结果，能够抑制在半导体芯片20产生裂纹、发生崩碎，提高成品率。即使在仍然进行在将半导体晶圆单片化前磨削半导体晶圆的工序的情况下，也能减少半导体晶圆被磨削的量(厚度)。因而，第一，通过将半导体晶圆的厚度设为在输送时等易于打理的厚度，能够提高成品率。第二，能够减少对半导体晶圆进行磨削的工时。
另外，通过将用于对封装半导体芯片20的封装树脂30的上表面进行磨削的磨削机构500组装于实施前后的工序的机构，在电子零件的制造工厂的占有面积减少，使工厂地面面积出现富余。
本发明的电子零件不限定于含有半导体芯片的电子零件。作为电子零件的第一例，可以举出表面弹性波滤波器。将具有压电功能(起到压电效果)的基板的一面划分为多个区域，在各区域形成相对的梳齿状的金属电极。对基板的一面进行树脂封装，研磨封装树脂的上表面，并将基板单片化为各区域。由此能在多个区域制造分别等同的多个表面弹性波滤波器。在该情况下，各区域内的梳齿状的金属电极相当于作为表面弹性波滤波器发挥功能的功能要素。
作为电子零件的第二例，可以举出微镜阵列。将由硅、玻璃以及塑料等形成的基板的一面划分为多个区域。在基板的一面通过蒸镀、溅射等形成金属薄膜。在该金属薄膜上，通过组合进行光刻和电铸等工序而形成微小的多个柱状金属。在对基板的一面进行了树脂封装后，研磨封装树脂的上表面而使多个柱状金属的截面呈镜面状暴露。然后，将基板单片化为各区域。利用柱状金属的暴露面反射激光等光。由此能在多个区域制造分别等同的多个微镜阵列。在该情况下，各区域内的多个柱状金属相当于作为微镜阵列发挥功能的功能要素。也可以通过蚀刻等以适当的厚度去除多个柱状金属彼此间的基板。
以上，说明了本发明的实施方式，但本次公开的实施方式在所有方面都是例示，不应考虑为限制本发明。本发明的范围由权利要求书表示，意图包含在与权利要求书均等的意思和范围内的所有变更。
附图标记说明
10、基板；10A、焊锡球；20、半导体芯片；20A、引线；20B、底部填料；30、封装树脂；30A、30A1、30A2、槽部；40、工作台；40A、凹部；40B、凹部；50、磨床；60、刀具；100、搬入部；150、输送机构；200、基板载置部；300、旋转机构；400、树脂封装机构；500、磨削机构；600、检查用工作台；700、搬出部；800、切断机构。

Claims (10)

1.一种电子零件的制造方法，其中，
所述电子零件的制造方法包括如下工序：
将多个功能要素设于基板的主面；
对形成于所述基板的所述多个功能要素进行树脂封装；
在所述基板的背面形成背面电极；
在将所述背面电极收纳在工作台所具有的第1凹部的状态下将所述基板固定在所述工作台，并且在该状态下对用在所述树脂封装中的树脂的上表面进行磨削，减小所述树脂的厚度；以及
利用刀具将所述基板和所述树脂切断从而将树脂封装了的电子零件单片化，
在所述单片化的工序中，将所述电子零件以在减小所述树脂的厚度的工序中被磨削的面处于所述工作台侧的状态载置于所述工作台上，使所述刀具的顶端被所述工作台所具有的第2凹部接收。
2.一种电子零件的制造方法，其中，
所述电子零件的制造方法包括如下工序：
将多个半导体芯片安装于基板的主面；
对安装于所述基板的所述多个半导体芯片进行树脂封装；
在所述基板的背面形成背面电极；
在将所述背面电极收纳在工作台所具有的第1凹部的状态下将所述基板固定在所述工作台，并且在该状态下对用在所述树脂封装中的树脂的上表面进行磨削，减小所述树脂的厚度；以及
利用刀具将所述基板和所述树脂切断从而将树脂封装了的电子零件单片化，
在所述单片化的工序中，将所述电子零件以在减小所述树脂的厚度的工序中被磨削的面处于所述工作台侧的状态载置于所述工作台上，使所述刀具的顶端被所述工作台所具有的第2凹部接收。
3.根据权利要求2所述的电子零件的制造方法，其中，
所述半导体芯片通过倒装芯片接合而安装于所述基板，
以使所述半导体芯片暴露的方式磨削所述树脂的上表面。
4.根据权利要求3所述的电子零件的制造方法，其中，
所述电子零件的制造方法具有如下工序，即，磨削所述树脂的上表面和所述半导体芯片的上表面，从而减小所述树脂的厚度和所述半导体芯片的厚度。
5.一种电子零件的制造方法，其中，
所述电子零件的制造方法包括如下工序：
将多个半导体芯片安装于基板的主面；
在所述基板的背面形成背面电极；
在将所述背面电极收纳在工作台所具有的第1凹部的状态下将所述基板固定在所述工作台，并且在该状态下磨削所述半导体芯片的上表面而减小所述半导体芯片的厚度；以及
利用刀具将所述基板切断从而将电子零件单片化；
在所述单片化的工序中，将所述电子零件以在减小所述半导体芯片的厚度的工序中被磨削的面处于所述工作台侧的状态载置于所述工作台上，使所述刀具的顶端被所述工作台所具有的第2凹部接收。
6.一种电子零件制造装置，其是在权利要求1～5中任一项所述的电子零件的制造方法中使用的电子零件制造装置，其中，
所述电子零件制造装置包括：
树脂封装机构，其具有对设在所述基板上的多个功能要素进行树脂封装的功能；
磨削机构，其对封装多个功能要素的树脂的上表面进行磨削，所述多个功能要素设在基板上；以及
切断机构，其具有制作将所述基板和所述树脂切断而单片化的电子零件的功能，
所述磨削机构和所述切断机构组装于一个装置。
7.根据权利要求6所述的电子零件制造装置，其中，
所述电子零件制造装置还包括标识机构，其具有至少对所述树脂的上表面赋予标记的功能。
8.根据权利要求6所述的电子零件制造装置，其中，
所述树脂封装机构和所述磨削机构相互能够装卸。
9.根据权利要求7所述的电子零件制造装置，其中，
所述标识机构和所述磨削机构相互能够装卸。
10.根据权利要求7所述的电子零件制造装置，其中，
所述树脂封装机构以及所述标识机构和所述磨削机构相互能够装卸。
CN201680072617.1A 2015-12-18 2016-08-09 电子零件及其制造方法和电子零件制造装置 Active CN108431933B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015247561A JP6482454B2 (ja) 2015-12-18 2015-12-18 電子部品の製造方法ならびに電子部品製造装置
JP2015-247561 2015-12-18
PCT/JP2016/073389 WO2017104169A1 (ja) 2015-12-18 2016-08-09 電子部品およびその製造方法ならびに電子部品製造装置

Publications (2)

Publication Number Publication Date
CN108431933A CN108431933A (zh) 2018-08-21
CN108431933B true CN108431933B (zh) 2021-07-13

Family

ID=59055971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680072617.1A Active CN108431933B (zh) 2015-12-18 2016-08-09 电子零件及其制造方法和电子零件制造装置

Country Status (5)

Country Link
JP (1) JP6482454B2 (zh)
KR (1) KR102261309B1 (zh)
CN (1) CN108431933B (zh)
TW (1) TW201724391A (zh)
WO (1) WO2017104169A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP6609674B1 (ja) * 2018-07-11 2019-11-20 浜松ホトニクス株式会社 光検出装置及び光検出装置の製造方法
JP6994279B1 (ja) * 2021-05-12 2022-01-14 ハイソル株式会社 研磨方法、及び研磨用半導体チップ保持構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305266A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
US20100219524A1 (en) * 2009-02-27 2010-09-02 Chi-Chih Shen Chip scale package and method of fabricating the same
US20140217597A1 (en) * 2013-02-05 2014-08-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relieving Vias for Improved Fan-Out WLCSP Package
US20150028471A1 (en) * 2013-07-24 2015-01-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Through Mold Hole with Alignment and Dimension Control

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS552112U (zh) * 1978-06-21 1980-01-09
JPH04297056A (ja) 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JPH06120295A (ja) * 1992-10-02 1994-04-28 Mitsubishi Electric Corp 半導体装置
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
DE10106346B4 (de) * 2001-02-09 2007-03-01 Infineon Technologies Ag Elektronisches Bauteil
JP2003152005A (ja) * 2001-11-19 2003-05-23 Towa Corp 半導体素子の樹脂封止成形装置
JP4859814B2 (ja) * 2007-11-06 2012-01-25 株式会社東京精密 ウェーハ処理装置
JP5192790B2 (ja) * 2007-11-28 2013-05-08 Ｔｏｗａ株式会社 基板の切断方法及び装置
JP3142888U (ja) * 2008-03-28 2008-07-03 幸三 松井 パタークラブ
JP2010073803A (ja) * 2008-09-17 2010-04-02 Nec Electronics Corp 半導体装置の製造方法
JP2011222706A (ja) * 2010-04-08 2011-11-04 Canon Inc 半導体パッケージ
JP2014165324A (ja) * 2013-02-25 2014-09-08 Disco Abrasive Syst Ltd パッケージ基板の加工方法
JP6235391B2 (ja) * 2014-03-27 2017-11-22 Ｔｏｗａ株式会社 検査用治具、切断装置及び切断方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305266A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
US20100219524A1 (en) * 2009-02-27 2010-09-02 Chi-Chih Shen Chip scale package and method of fabricating the same
US20140217597A1 (en) * 2013-02-05 2014-08-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relieving Vias for Improved Fan-Out WLCSP Package
US20150028471A1 (en) * 2013-07-24 2015-01-29 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Through Mold Hole with Alignment and Dimension Control

Also Published As

Publication number Publication date
KR102261309B1 (ko) 2021-06-07
JP6482454B2 (ja) 2019-03-13
KR20180095829A (ko) 2018-08-28
JP2017112317A (ja) 2017-06-22
WO2017104169A1 (ja) 2017-06-22
CN108431933A (zh) 2018-08-21
TW201724391A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US7833881B2 (en) Methods for fabricating semiconductor components and packaged semiconductor components
CN103872028B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
US7488620B2 (en) Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US6528393B2 (en) Method of making a semiconductor package by dicing a wafer from the backside surface thereof
US8141240B2 (en) Manufacturing method for micro-SD flash memory card
US8877523B2 (en) Recovery method for poor yield at integrated circuit die panelization
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US20050260829A1 (en) Manufacturing method of a semiconductor device
US20050280164A1 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
CN101369561A (zh) 半导体芯片封装件、电子装置及其制造方法
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
CN108431933B (zh) 电子零件及其制造方法和电子零件制造装置
US7504285B2 (en) Carrierless chip package for integrated circuit devices, and methods of making same
WO2017177080A1 (en) Flat no-leads package with improved contact leads
JP2008211125A (ja) 半導体装置およびその製造方法
JP2007116141A (ja) Ｗｌｐのパッケージ分離方法
CN106531638B (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
JP2012114214A (ja) 半導体装置及びその製造方法
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
US7208346B2 (en) Methods of forming interposers on surfaces of dies of a wafer
US10304716B1 (en) Package structure and manufacturing method thereof
EP1969623A2 (en) Strip for integrated circuit packages having a maximized usable area
CN112786542A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant