KR20120068693A - 기판 분할 방법 - Google Patents
기판 분할 방법 Download PDFInfo
- Publication number
- KR20120068693A KR20120068693A KR1020110118673A KR20110118673A KR20120068693A KR 20120068693 A KR20120068693 A KR 20120068693A KR 1020110118673 A KR1020110118673 A KR 1020110118673A KR 20110118673 A KR20110118673 A KR 20110118673A KR 20120068693 A KR20120068693 A KR 20120068693A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- modified layer
- dividing
- division
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000004299 exfoliation Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 46
- 239000002390 adhesive tape Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
본 발명은, 관통 전극을 갖는 기판의 내부에 레이저 광선을 조사하여 개질층을 형성하여 기판을 분할하는 데 있어서, 기판의 내부에 레이저 광선을 충분히 집광하는 것을 목적으로 한다.
관통 전극(4)을 갖는 기판(1)의 표면(1a)을 에칭에 의해 제거하고, 관통 전극(4)의 상면(4a)을 기판(1)의 표면(1a)으로부터 돌출시키는 전극 두출 공정과, 기판(1)의 내부에, 분할 예정 라인(2)을 따라 기판(1)을 투과하는 파장의 레이저 광선(L)을 집광하여 개질층(5)을 형성하는 개질층 형성 공정과, 전극 두출 공정과 개질층 형성 공정 후에, 개질층(5)에 외력을 가함으로써 분할 예정 라인(2)을 따라 기판(1)을 분할하는 분할 공정을 거쳐 기판(1)을 분할하는 방법에 있어서, 전극 두출 공정을 개질층 형성 공정 후에 행한다.
관통 전극(4)을 갖는 기판(1)의 표면(1a)을 에칭에 의해 제거하고, 관통 전극(4)의 상면(4a)을 기판(1)의 표면(1a)으로부터 돌출시키는 전극 두출 공정과, 기판(1)의 내부에, 분할 예정 라인(2)을 따라 기판(1)을 투과하는 파장의 레이저 광선(L)을 집광하여 개질층(5)을 형성하는 개질층 형성 공정과, 전극 두출 공정과 개질층 형성 공정 후에, 개질층(5)에 외력을 가함으로써 분할 예정 라인(2)을 따라 기판(1)을 분할하는 분할 공정을 거쳐 기판(1)을 분할하는 방법에 있어서, 전극 두출 공정을 개질층 형성 공정 후에 행한다.
Description
본 발명은, 관통 전극이 형성된 반도체 웨이퍼 등으로 이루어진 기판을 분할하여 복수의 칩을 얻을 때 등에 이용하기 적합한 기판 분할 방법에 관한 것이다.
반도체 기술 분야에서 복수의 반도체 칩을 겹쳐서 패키징하는 경우, 종래의 와이어 본딩 대신에, 칩의 내부에 형성한 관통 전극끼리를 직접 접속하여 칩을 겹치게 하는 기술은, 패키지를 한층 더 소형화?박형화할 수 있다고 하는 이점이 있어 실용화되고 있다. 관통 전극을 갖는 칩은, 예컨대, 분할 예정 라인에 의해 다수의 칩 영역이 구획된 기판의 각 칩 영역에 관통 전극을 형성하고, 계속해서 기판의 상면을 에칭하여 관통 전극의 상면을 돌출시키며, 이 후, 기판을 분할 예정 라인을 따라 분할하는 방법으로, 1장의 기판으로부터 다수의 칩이 제조된다.
이러한 종류의 기판을 분할하는 방법으로서는, 기판의 내부에, 기판의 표면측으로부터 분할 예정 라인을 따라 기판을 투과하는 파장의 레이저 광선을 집광하여 조사함으로써 개질층을 형성하고, 계속해서 개질층에 외력을 가함으로써 기판을 분할 예정 라인을 따라 분할하는 방법이 알려져 있다(특허문헌 1, 2 등).
그리고, 관통 전극을 형성한 기판을, 기판의 내부에 상기 개질층을 형성하여 분할하는 경우에는, 관통 전극을 돌출시키는 에칭 처리를 행하면 기판의 표면이 거칠어지게 되고, 이 거칠어진 표면측으로부터 레이저 광선을 조사하면 기판의 내부에 레이저 광선이 충분히 집광되지 않는다고 하는 문제가 발생한다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 그 주된 기술적 과제는, 관통 전극을 갖는 기판의 내부에 레이저 광선을 조사하고 개질층을 형성하여 기판을 분할하는 데 있어서, 기판의 내부에 레이저 광선을 충분히 집광할 수 있는 기판 분할 방법을 제공하는 것에 있다.
본 발명의 기판 분할 방법은, 관통 전극이 형성된 기판의 상면을 에칭에 의해 제거하여, 상기 관통 전극의 상면을 상기 기판의 상면으로부터 돌출시키는 전극 두출(頭出) 공정과, 상기 기판의 내부에, 분할 예정 라인을 따라 기판을 투과하는 파장의 레이저 광선을 집광하여 개질층을 형성하는 개질층 형성 공정과, 상기 전극 두출 공정과 상기 개질층 형성 공정 후에, 상기 개질층에 외력을 가함으로써 상기 분할 예정 라인을 따라 기판을 분할하는 분할 공정을 포함하는 기판 분할 방법으로서, 상기 전극 두출 공정을 상기 개질층 형성 공정 후에 행하는 것을 특징으로 한다.
본 발명에 따르면, 개질층 형성 공정을 행할 때에는, 기판의 상면이 아직 에칭되어 있지 않기 때문에 거칠게 되어 있지는 않으며, 이 때문에, 기판에 조사되는 레이저 광선이 기판의 내부에 충분히 집광한다.
본 발명에서 말하는 기판은 특별히 한정은 되지 않지만, 예컨대, 실리콘이나 갈륨비소(GaAs), 실리콘 카바이드(SiC) 등으로 이루어진 반도체 웨이퍼, 반도체 제품의 패키지, 세라믹, 유리, 사파이어(Al2O3)계의 무기 재료 기판, 액정 표시 장치를 제어 구동하는 LCD 드라이버 등의 각종 전자부품, 마이크론 오더의 가공 위치 정밀도가 요구되는 각종 가공 재료 등을 들 수 있다.
또한, 본 발명에서 말하는 개질층이란, 밀도, 굴절률, 기계적 강도, 혹은 그 밖의 물리적 특성이 주위와는 상이한 상태로 된 영역으로서, 예컨대, 용융 처리층, 크랙층, 절연 파괴층, 굴절률 변화층 등을 들 수 있고, 또한, 이들을 단독 상태 또는 혼재 상태로 포함하는 것이다.
본 발명에 따르면, 관통 전극을 갖는 기판의 내부에 레이저 광선을 조사하여 개질층을 형성하여 기판을 분할하는 데 있어서, 기판의 내부에 레이저 광선을 충분히 집광할 수 있는 기판 분할 방법이 제공된다고 하는 효과를 발휘한다.
도 1은 본 발명의 일 실시형태의 분할 방법으로 분할되는 기판이 점착 테이프를 통해 환형의 프레임에 지지된 상태를 나타낸 사시도이다.
도 2는 일 실시형태의 분할 방법을 모식적으로 나타낸 단면도이다.
도 3은 일 실시형태의 분할 방법에 있어서의 분할 공정의 구체예를 나타낸 측면도이다.
도 4는 본 발명의 다른 실시형태의 분할 방법을 모식적으로 나타낸 단면도이다.
도 5는 본 발명의 또 다른 실시형태의 분할 방법을 모식적으로 나타낸 단면도이다.
도 2는 일 실시형태의 분할 방법을 모식적으로 나타낸 단면도이다.
도 3은 일 실시형태의 분할 방법에 있어서의 분할 공정의 구체예를 나타낸 측면도이다.
도 4는 본 발명의 다른 실시형태의 분할 방법을 모식적으로 나타낸 단면도이다.
도 5는 본 발명의 또 다른 실시형태의 분할 방법을 모식적으로 나타낸 단면도이다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다. 또한, 하기의 각 실시형태에서 참조하는 도면은, 이해를 쉽게 하기 위해서 기판 등의 종횡비를 실제의 것과는 달리 과장하여 그리고 있는 것을 미리 부기해 둔다.
(1) 기판
도 1의 도면 부호 1은, 본 발명의 일 실시형태의 분할 방법이 적용되어 분할되는 기판이다. 기판(1)은, 예컨대 실리콘 웨이퍼 등의 반도체 웨이퍼로서, 표면(1a)에는 격자형으로 설정되는 분할 예정 라인(2)에 의해 다수의 칩 영역(3)이 구획되고, 이들 칩 영역(3)에는 예컨대 전자 회로 등이 형성되어 있다. 또한, 각 칩 영역(3)에는, 도 2의 (a)에 도시된 바와 같이 두께 방향으로 관통하는 복수의 관통 전극(4)이 형성되어 있다.
기판(1)은, 도 1에 도시된 바와 같이 환형의 프레임(10)에 접착된 신축성을 갖는 점착 테이프(11)에 표면(1a)측이 노출되어 접착된 상태로 분할된다. 점착 테이프(11)는 한 면이 점착면으로 되어 있고, 그 점착면에, 프레임(10)과 기판(1)의 이면(1b)(도 2 참조)이 접착된다. 그리고 기판(1)은 프레임(10)의 개구부(10a)에 동심형으로 위치되어 이면(1b)이 점착 테이프(11)에 접착되어 있다. 본 실시형태는, 기판(1)을 분할 예정 라인(2)을 따라 절단하여 다수의 칩 영역(3), 즉 칩으로 분할하는 방법으로서, 이하, 그 절차를 설명한다.
(2) 분할 방법
본 실시형태에 있어서는, 먼저, 도 2의 (a)에 도시된 바와 같이, 기판(1)의 내부에 분할 예정 라인(2)을 따라 본 발명에 관한 개질층(5)을 형성한다(개질층 형성 공정). 개질층(5)의 형성은, 투과성을 갖는 레이저 광선(L)을 기판(1)의 표면(1a)측으로부터 내부에 집광점을 맞추어 조사함으로써 형성한다.
도 2의 (a)에서는, 개질층(5)을 두께 방향으로 1층의 상태로 형성하고 있지만, 기판(1)이 두꺼운 경우 등에 있어서는, 분할 예정 라인(2)을 따라 행하는 레이저 광선(L)의 조사를, 집광점을 단계적으로 변경하면서 복수 회 조사하여 개질층(5)을 복수층 형성하여도 좋다. 그 경우에는, 이미 형성된 개질층(5)의 영향으로 레이저 광선(L)이 원하는 깊이에 집광되지 않는 것을 회피하기 위해, 집광점을 표면(1a)측보다 깊은 쪽에서부터 차례로 얕은 쪽으로 변경해 나간다. 개질층(5)을 형성하는 레이저 광선(L)으로서는, 예컨대 파장이 1064 ㎚인 YVO4 펄스 레이저 광선을 들 수 있고, 예컨대, 반복 주파수: l00kHz, 펄스 폭: 25 ns, 집광 스폿 직경: φ 1 ㎛ 등의 조건으로 조사된다.
다음에, 기판(1)의 상면인 표면(1a)을 에칭에 의해 제거하고, 도 2의 (b)에 도시된 바와 같이 관통 전극(4)의 상면(4a)을 기판(1)의 표면(1a)으로부터 정해진 높이 돌출시킨다(전극 두출 공정). 에칭은, 기판(1)의 재료에 따른 용액[기판(1)이 예컨대 실리콘인 경우에는, 수산화칼륨이나 불산 등) 속에서의 화학 반응을 이용한 주지의 웨트 에칭이 채용된다. 또한, 이 밖에 주지의 드라이 에칭으로 에칭하는 경우도 있다.
다음으로, 기판(1) 내에 형성된 개질층(5)에 외력을 가함으로써, 도 2의 (c)에 도시된 바와 같이 분할 예정 라인(2)을 따라 기판(1)을 분할한다(분할 공정). 개질층(5)에 외력을 가함으로써, 예컨대 도 3에 도시된 바와 같이, 상면이 원 형상인 기판 배치대(20) 상에 점착 테이프(11)를 통해 기판(1)을 배치하고, 프레임(10)을 눌러서 밑으로 내려 점착 테이프(11)를 방사 방향으로 확장하는 방법이 적합하다. 이와 같이 하여 점착 테이프(11)가 확장되면, 기판(1)은, 개질층(5)을 기점으로 하여 도 2의 (c)에 도시된 바와 같이 각 칩 영역(3), 즉 칩(3)으로 분할된다.
이상으로 기판(1)은 다수의 칩(3)으로 분할되며, 분할된 칩(3)은, 이후 점착 테이프(11)로부터 박리하여 픽업되어 다음 공정으로 이동된다.
(3) 실시형태의 작용 효과
상기 실시형태의 분할 방법에 따르면, 기판(1)의 내부에 개질층(5)을 형성하고 나서 기판(1)의 표면(1a)을 에칭하기 때문에, 개질층(5)을 형성할 때에는, 기판(1)의 표면(1a)은 에칭에 의해 거칠게 되어 있지 않고 평탄한 상태가 유지되어 있다. 이 때문에, 기판(1)에 조사되는 레이저 광선(L)은, 기판(1)의 표면(1a) 상태에 영향을 받지 않고 기판(1)의 내부에 투과되어 원하는 집광점에 대하여 충분히 집광된다.
(4) 다른 실시형태
도 4 및 도 5는 각각 본 발명의 다른 실시형태를 나타내고 있고, 이하, 이들에 대해서 설명한다.
도 4에 도시된 분할 방법에 있어서는, 도 4의 (a)에 도시된 바와 같이, 처음에 상기 실시형태와 마찬가지로 레이저 광선(L)의 조사에 의해 기판(1)의 내부에 분할 예정 라인(2)을 따라 개질층(5)을 형성하는 개질층 형성 공정을 행하지만, 이 경우에는, 개질층(5)의 형성과 동시에, 기판(1)의 내부에 개질층(5)으로부터 기판(1)의 이면(1b)측에 도달하는 크랙(6)을 형성한다. 크랙(6)은, 예컨대, 조사하는 레이저 광선(L)의 파워를 증대시키거나, 이면(1b)에 가까운 지점에 레이저 광선(L)을 집광시키거나 함으로써 형성할 수 있다.
다음으로, 도 4의 (b)에 도시된 바와 같이, 기판(1)의 표면(1a)을 에칭에 의해 제거하고, 관통 전극(4)의 상면(4a)을 기판(1)의 표면(1a)으로부터 정해진 높이 돌출시키는 전극 두출 공정을 행한다. 이 경우의 에칭에 의한 표면(1a)의 제거 깊이는, 동 도면에 도시된 바와 같이, 개질층(5)이 제거되고, 또한 크랙(6)이 남는 깊이라고 여겨진다. 계속해서, 도 4의 (c)에 도시된 바와 같이 점착 테이프(11)를 확장하여 기판(1)을 분할하는 분할 공정을 행한다. 분할 공정에서는, 기판(1)이 크랙(6)을 기점으로 하여 다수의 칩(3)으로 분할된다.
도 4에 도시된 분할 방법에 있어서는, 전극 두출 공정에서의 에칭에 의해 개질층(5)을 제거하고 있고, 이 때문에 분할 후에 얻어지는 칩(3)의 분할면에 개질층(5)은 존재하지 않는다. 이 때문에, 얻어지는 칩(3)에 있어서는 개질층(5)의 잔존에 의한 항절강도(抗折强度)의 저하라는 문제가 발생하지 않을 뿐만 아니라, 분할면이 크랙(6)에 의한 벽개면(勢開面)이 되기 때문에 항절강도의 향상이 도모된다. 또한, 개질층(5)은 기판(1)에 어느 정도의 두께가 없으면 형성하는 것이 곤란한 것이지만, 도 4에 도시된 분할 방법에 따르면, 먼저 개질층(5)을 형성하고 나서 에칭에 의해 기판(1)을 목적 두께로 가공하기 때문에, 비교적 얇은 칩을 얻을 때에 적합한 방법이다.
도 5에 도시된 분할 방법에 있어서는, 먼저 도 5의 (a)에 도시된 바와 같이 기판(1)의 내부에 레이저 광선(L)을 조사함으로써 분할 예정 라인(2)을 따라 개질층(5)과 기판(1)의 이면(1b)측에 도달하는 크랙(6)을 형성하는 개질층 형성 공정을 행한다. 다음에, 도 5의 (b)에 도시된 바와 같이, 기판(1)의 표면(1a)과 함께 관통 전극(4)을 연삭하여 기판(1)을 정해진 두께까지 가공한다. 이 경우의 연삭에 의한 표면(1a)의 제거 깊이는, 동 도면에 도시된 바와 같이, 개질층(5)이 제거되고, 또한 크랙(6)이 남는 깊이라고 여겨진다.
다음으로, 도 5의 (c)에 도시된 바와 같이, 크랙(6)이 어느 정도 남는 깊이까지 기판(1)의 표면(1a)을 에칭에 의해 제거하고, 관통 전극(4)의 상면(4a)을 기판(1)의 표면(1a)으로부터 정해진 높이 돌출시키는 전극 두출 공정을 행한다. 계속해서, 도 5의 (d)에 도시된 바와 같이 점착 테이프(11)를 확장하여 기판(1)을 분할하는 분할 공정을 행하여, 크랙(6)을 기점으로 하여 기판(1)을 다수의 칩(3)으로 분할한다.
도 5에 도시된 분할 방법에 따르면, 개질층(5)을 형성한 후, 기판(1)과 관통 전극(4)을 연삭하여 개질층(5)을 제거하기 때문에, 얻어지는 칩(3)에 있어서는 분할면에 개질층(5)이 존재하지 않고, 개질층(5)의 잔존에 의한 항절강도의 저하라는 문제는 발생하지 않는다.
1 : 기판
1a : 기판의 상면(표면)
2 : 분할 예정 라인
4 : 관통 전극
4a : 관통 전극의 상면
5 : 개질층
L : 레이저 광선
1a : 기판의 상면(표면)
2 : 분할 예정 라인
4 : 관통 전극
4a : 관통 전극의 상면
5 : 개질층
L : 레이저 광선
Claims (1)
- 관통 전극이 형성된 기판의 상면을 에칭에 의해 제거하고, 상기 관통 전극의 상면을 상기 기판의 상면으로부터 돌출시키는 전극 두출(頭出) 공정과,
상기 기판의 내부에, 분할 예정 라인을 따라 기판을 투과하는 파장의 레이저 광선을 집광하여 개질층을 형성하는 개질층 형성 공정과,
상기 전극 두출 공정과 상기 개질층 형성 공정 후에, 상기 개질층에 외력을 가함으로써 상기 분할 예정 라인을 따라 기판을 분할하는 분할 공정을 포함하는 기판 분할 방법으로서,
상기 전극 두출 공정은 상기 개질층 형성 공정 후에 행해지는 것을 특징으로 하는 기판 분할 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010281166A JP5819605B2 (ja) | 2010-12-17 | 2010-12-17 | 基板の分割方法 |
| JPJP-P-2010-281166 | 2010-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120068693A true KR20120068693A (ko) | 2012-06-27 |
| KR101798243B1 KR101798243B1 (ko) | 2017-11-15 |
Family
ID=46646148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110118673A KR101798243B1 (ko) | 2010-12-17 | 2011-11-15 | 기판 분할 방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5819605B2 (ko) |
| KR (1) | KR101798243B1 (ko) |
| TW (1) | TWI515069B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150050357A (ko) * | 2013-10-29 | 2015-05-08 | 가부시기가이샤 디스코 | 레이저 가공 장치 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6105873B2 (ja) * | 2012-08-06 | 2017-03-29 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6105874B2 (ja) * | 2012-08-06 | 2017-03-29 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6105872B2 (ja) * | 2012-08-06 | 2017-03-29 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6189066B2 (ja) * | 2013-03-27 | 2017-08-30 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6649308B2 (ja) * | 2017-03-22 | 2020-02-19 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| JP6957185B2 (ja) * | 2017-04-17 | 2021-11-02 | 浜松ホトニクス株式会社 | 加工対象物切断方法及び半導体チップ |
| JP7081993B2 (ja) * | 2018-06-19 | 2022-06-07 | 株式会社ディスコ | 被加工物の加工方法 |
| JP7083716B2 (ja) * | 2018-07-20 | 2022-06-13 | 株式会社ディスコ | ウェーハの加工方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101335235B (zh) * | 2002-03-12 | 2010-10-13 | 浜松光子学株式会社 | 基板的分割方法 |
| JP4927484B2 (ja) * | 2006-09-13 | 2012-05-09 | 株式会社ディスコ | 積層用デバイスの製造方法 |
| JP2010026041A (ja) * | 2008-07-16 | 2010-02-04 | Seiko Epson Corp | 表示パネルの製造方法 |
| JP2010143770A (ja) * | 2008-12-16 | 2010-07-01 | Seiko Epson Corp | 加工対象物の分割方法 |
-
2010
- 2010-12-17 JP JP2010281166A patent/JP5819605B2/ja active Active
-
2011
- 2011-11-07 TW TW100140544A patent/TWI515069B/zh active
- 2011-11-15 KR KR1020110118673A patent/KR101798243B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150050357A (ko) * | 2013-10-29 | 2015-05-08 | 가부시기가이샤 디스코 | 레이저 가공 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101798243B1 (ko) | 2017-11-15 |
| TWI515069B (zh) | 2016-01-01 |
| TW201226094A (en) | 2012-07-01 |
| JP5819605B2 (ja) | 2015-11-24 |
| JP2012129430A (ja) | 2012-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120068693A (ko) | 기판 분할 방법 | |
| US11103960B2 (en) | Method of separating surface layer of semiconductor crystal using a laser beam perpendicular to the separating plane | |
| TWI527649B (zh) | The cutting method of the object to be processed | |
| KR101283228B1 (ko) | 레이저 가공 방법 및 가공 대상물 | |
| TWI387503B (zh) | Plate cutting method and laser processing device | |
| JP5232375B2 (ja) | 半導体発光素子の分離方法 | |
| TWI637433B (zh) | 使用雷射處理及溫度引起之應力的組合式晶圓製造方法 | |
| TWI631665B (zh) | 光裝置之加工方法 | |
| JP5312761B2 (ja) | 切断用加工方法 | |
| JP5509448B2 (ja) | 基板スライス方法 | |
| US20100048000A1 (en) | Method of manufacturing semiconductor chips | |
| JP2006245062A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子 | |
| WO2011013549A1 (ja) | 加工対象物切断方法 | |
| JP2006140354A (ja) | レーザ加工方法 | |
| JP2004031526A (ja) | ３族窒化物系化合物半導体素子の製造方法 | |
| JP2009124077A (ja) | 半導体チップ及びその製造方法 | |
| JP6032789B2 (ja) | 単結晶加工部材の製造方法、および、単結晶基板の製造方法 | |
| JP2005109432A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP5561666B2 (ja) | 基板スライス方法 | |
| TW201523696A (zh) | 用於增進自固體分離固體層的裂縫起始點或裂縫導引部的生成 | |
| KR20240002911A (ko) | 칩의 제조 방법 | |
| JP6381110B2 (ja) | 基板加工方法及び基板 | |
| JP2018182138A (ja) | 加工対象物切断方法 | |
| JP2011223041A (ja) | 半導体発光素子の分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |