TWI479614B - 封裝結構及封裝製程 - Google Patents

封裝結構及封裝製程 Download PDF

Info

Publication number
TWI479614B
TWI479614B TW101126315A TW101126315A TWI479614B TW I479614 B TWI479614 B TW I479614B TW 101126315 A TW101126315 A TW 101126315A TW 101126315 A TW101126315 A TW 101126315A TW I479614 B TWI479614 B TW I479614B
Authority
TW
Taiwan
Prior art keywords
encapsulant
carrier
support strips
support
package structure
Prior art date
Application number
TW101126315A
Other languages
English (en)
Other versions
TW201306191A (zh
Inventor
Chi Jang Lo
Original Assignee
Aptos Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aptos Technology Inc filed Critical Aptos Technology Inc
Publication of TW201306191A publication Critical patent/TW201306191A/zh
Application granted granted Critical
Publication of TWI479614B publication Critical patent/TWI479614B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Description

封裝結構及封裝製程
本發明是有關於一種封裝結構及一種封裝製程，且特別是有關於一種以導線架為基礎之封裝結構及其封裝製程。
由於電子電路設計、製程技術與資訊科學的重大進展，以及通信訊息可被數位化，所以通信訊息或其他種類的訊息可輕易的儲存於半導體記憶裝置並例如在電腦系統或任何的顯示終端機上進行播放與操作。在目前的市場上，包括許多不同種類的記憶裝置，而作為一種記憶裝置的多媒體卡因為其體積狹小，所以被廣泛地應用。舉例來說，多媒體卡可被應用於數位相機上，以用於儲存影像訊息。
一般來說，記憶卡包括多個積體電路元件或多個半導體晶片。多個晶片係藉由一電路基板彼此連接，如此，便造成記憶卡之重量、厚度、硬度及複雜度的增加。記憶卡更包括多個電性接點，以提供插入點或插座一個外部介面。這些電性接點通常設置於電路基板之背面以電性連接至晶片。
為了簡化製造記憶卡所需要之製程步驟，一種記憶卡其導線架組合可用以代替電路基板已被申請人提出。記憶卡之導線架及半導體晶片被封裝膠體覆蓋，以強化記憶卡 之蓋體或本體之硬度。在完成之記憶卡中，導線架之接點被暴露於本體之一共用表面，而供半導體晶片設置於其上之導線架的晶片座則設置於本體內或被本體所覆蓋。
以導線架為基礎之記憶卡包括多個支撐條，用以連接接點至導線架之導軌。支撐條通常暴露於記憶卡之前緣，其中，前緣為最先進入插座之部分。
詳細而言，暴露於前緣之支撐條的切斷端通常是由切割或單體化製程所形成的，以分離導線架之導軌及支撐條之殘留部分，而形成記憶卡之本體。這些支撐條之暴露部份可能造成插座之金屬元件的鏽蝕而需極力避免。因此，研發新的記憶卡結構或製造方法仍是本領域的重要課題。
本發明提供一種封裝結構，其支撐條不凸出於封裝膠體之外表面。
本發明提供一種封裝製程，其製造出之支撐條不凸出於封裝膠體之外表面。
本發明提出一種封裝結構，其包括一載板、一晶片及一封裝膠體。載板具有一承載部及多個殘留支撐條。殘留支撐條位於承載部之周圍且由承載部向外延伸。晶片設置於承載部上。封裝膠體設置於載板上且覆蓋晶片，其中封裝膠體包覆殘留支撐條，且各殘留支撐條具有一末端，內縮於封裝膠體之一外表面。
本發明提出一種封裝結構，其包括一載板、一晶片及 一封裝膠體。載板包括一承載部及多個殘留支撐條。殘留支撐條位於承載部之周圍且由承載部向外延伸。晶片設置於承載部上。封裝膠體設置於載板上且覆蓋晶片，其中封裝膠體包覆殘留支撐條，且各殘留支撐條具有一末端，內縮於封裝膠體之一外表面。
本發明提出一種封裝製程，其包括下列步驟。提供一載板，其中載板包括一承載部、一導軌及多個支撐條。導軌圍繞承載部。各支撐條連接承載部至導軌且具有一凹口。設置一晶片於載板之承載部上。形成一封裝膠體於載板上以覆蓋晶片，且包覆各支撐條之一內部。凹口位於內部上，各支撐條之一外部暴露於封裝膠體之外。施加一張力於各支撐條之外部上，以於各支撐條之凹口上形成一斷點。從各支撐條之斷點移除導軌，其中多個殘留支撐條殘留在封裝膠體內，且各殘留支撐條具有一末端，內縮於封裝膠體之一外表面。
在本發明之一實施例中，上述之各殘留支撐條之一橫向寬度在末端處縮小。
在本發明之一實施例中，上述之晶片包括一快閃記憶體。
在本發明之一實施例中，上述之承載部包括多個引腳，電性連接至晶片，且封裝膠體之一底面暴露出引腳。
在本發明之一實施例中，上述之封裝膠體具有多個孔洞，位於封裝膠體之外表面，以分別暴露殘留支撐條之末端。
在本發明之一實施例中，上述之各殘留支撐條之末端至封裝膠體之外表面之距離介於0公釐(mm)與2公釐(mm)之間。
在本發明之一實施例中，上述之各支撐條具有一外部，暴露於封裝腳體外，且各支撐條之凹口與外部間具有一距離，距離為D1：D1=C+D；以及C=√(k＊ A)^2+(k＊ B)^2，其中C為各支撐條之伸長量。A為各支撐條之一寬度。B為各支撐條之一厚度。k為一設計係數。D為一容忍係數。
在本發明之一實施例中，上述之C=m＊ (A/B)，且m介於0.25至0.33之間。
在本發明之一實施例中，上述之晶片係以表面黏著技術(surface mounting technique，SMT)或打線技術(wire bonding technique)設置於承載部上。
在本發明之一實施例中，上述之張力係經由一治具施加。
在本發明之一實施例中，上述之治具包括一夾持件及一承載件。夾持件夾持各支撐條之外部。承載件承載載板並具有一支撐部，位於夾持件及封裝膠體之間，以支撐緊鄰於封裝膠體之外部，其中夾持件適於相對承載件移動，以產生施加於各支撐條之張力。
基於上述，在本發明之封裝結構及封裝製程中，各支 撐條包括位於封裝膠體內之一凹口。一張力施加於封裝結構之各支撐條，支撐條因此斷裂於封裝膠體內之凹口處。如此，封裝結構無須使用任何切割工具即可輕易地被單體化。此外，本發明之封裝製程較為快速且簡單，因此可提高封裝製程的效率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本實施例係用以說明本發明提供之封裝結構及封裝製程。圖1為依照本發明一實施例之一種封裝結構之示意圖。圖2為圖1之區域A之一剖面示意圖。請同時參照圖1及圖2，本實施例之封裝結構100包括一載板110、一晶片120及一封裝膠體130。為了更清楚的呈現封裝結構100之內部構造，圖1之封裝膠體130以透視的方式呈現。再本實施例中，晶片120包括一快閃記憶體，而封裝結構100為一記憶卡。記憶卡可有多種不同的型態，包括安全數位卡(Secure Digital Card，SDC)、小型快閃記憶卡(Compact Flash Card，CF)、智慧型多媒體卡(Smart Media Card，SM)、記憶棒(Memory Stick)以及其他小型記憶卡。載板110包括一承載部112、圍繞承載部112之一導軌114以及多個支撐條116。在本實施例中，載板110為一導線架。承載部112包括多個引腳112a，其電性連接至晶片120，且封裝膠體130之一底面134暴露引腳112a。
各支撐條116連接承載部112至導軌114，且具有一凹口116a。凹口116a可以切割或蝕刻等方式形成。晶片120設置於承載部112上，其設置的方式可為多種，例如：表面黏著技術(surface mounting technique，SMT)或打線技術等。此外，在另一實施例之封裝結構中，亦可設置多個晶片。封裝膠體130設置於載板110上且覆蓋晶片120。各支撐條116具有一內部116b及一外部116c。內部116b被包覆於該封裝膠體130內，而外部116c則暴露於封裝膠體130外。各支撐條116之凹口116a位於內部116b上，且凹口116a至外部116c之一距離介於0公釐至2公釐之間。
為了切斷承載部112與導軌114間之連接以單體化封裝結構100，封裝結構100需經過一單體化製程。圖3為圖2之支撐條被施加一張力之示意圖。圖4為圖2之支撐條因張力而形成一斷點於凹口之示意圖。請同時參考圖3及圖4，本發明之一實施例提供一種封裝製程，其包括施加一張力F1，例如：一水平力，沿支撐條116之一縱向至各外部116c，以於各支撐條之凹口116a上形成一斷點142。
張力F1可經由一治具施加，其中治具可包括一夾持件及一承載件。夾持件用以夾持各支撐條116之外部116c。承載件用以承載載板110且具有一支撐部，其位於夾持件及封裝膠體130之間，以於一水平面上支撐緊鄰於封裝膠體130之外部116c。夾持件適於相對承載件移動，以產生施加於各支撐條116之張力F1。
由於支撐條116之凹口116a的設計，在張力F1施加後，各支撐條116斷裂於斷點142。導軌114由支撐條116之斷點142處移除，以完成單體化製程。多個殘留支撐條144殘留於封裝膠體130內，且各殘留支撐條144具有一末端144a，其內縮於封裝膠體130之一外表面132。封裝膠體130因此具有多個孔洞136於封裝膠體130之外表面132上，以分別暴露殘留支撐條144之末端144a。此外，由於各末端144a是由支撐條116斷裂於凹口116a而形成，因此各殘留支撐條144之一橫向寬度在末端144a處縮小。
圖5為凹口至封裝膠體之外表面之距離的示意圖。請同時參考圖2及圖5，本發明將凹口116a至封裝膠體130之外表面132之距離D1的範圍限制於0公釐至2公釐之間。距離D1亦可由以下列舉之公式獲得：D1=C+D；C=√(k＊ A)^2+(k＊ B)^2；以及其中A為各支撐條之一寬度；B為各支撐條之一厚度，C為各支撐條之一伸長量，D為一容忍係數，以及k為一設計係數。
容忍係數D可為考量製造公差而設置之安全係數。在 理想狀態下，容忍係數D可為零，意即，末端144a與封裝膠體130之外表面132共平面。設計係數k可與支撐條之延展係數有關。特別是，C值落在m＊ (A/B)的範圍內，其中m=0.25~0.33。
圖6為依照本發明另一實施例之一種封裝結構之示意圖。請參照圖6，在本發明之另一實施例中，封裝結構100包括一載板110、多個晶片120以及多個封裝膠體130。為了不重複繪示，被封裝膠體130覆蓋之元件並未繪示於圖六，詳細繪示及說明請參照圖1。載板110包括多個承載部112、圍繞對應之承載部112之多個導軌114及多個支撐條116。支撐條116用以連接承載部112至導軌114。多個晶片分別設置於承載部112上。多個封裝膠體130設置於載板110上且覆蓋晶片120。當執行單體化製成時，意即，如前述實施例所述之沿著各支撐條116之一縱向施加一張力，承載部112與導軌114分離，而完成封裝結構100之單體化製程。
綜上所述，當張力施加於封裝結構之各支撐條時，支撐條斷裂於封裝膠體內之凹口處。因此可避免殘留支撐條暴露於封裝膠體外的問題。此外，只需施加張力於支撐條上即可完成封裝結構之單體化製程，而無需使用任何切割工具。依據本發明之精神，本發明確實簡化了封裝製程，亦提升了封裝製程之效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧封裝結構
110‧‧‧載板
112‧‧‧承載部
112a‧‧‧引腳
114‧‧‧導軌
116‧‧‧支撐條
116a‧‧‧凹口
116b‧‧‧內部
116c‧‧‧外部
120‧‧‧晶片
130‧‧‧封裝膠體
132‧‧‧外表面
134‧‧‧底面
136‧‧‧孔洞
142‧‧‧斷點
144‧‧‧殘留支撐條
144a‧‧‧末端
D1‧‧‧距離
F1‧‧‧張力
圖1為依照本發明一實施例之一種封裝結構之示意圖。
圖2為圖1之區域A之一剖面示意圖。
圖3為圖2之支撐條被施加一張力之示意圖。
圖4為圖2之支撐條因張力而形成一斷點於凹口之示意圖。
圖5為凹口至封裝膠體之外表面之距離的示意圖。
圖6為依照本發明另一實施例之一種封裝結構之示意圖。
100‧‧‧封裝結構
110‧‧‧載板
112‧‧‧承載部
112a‧‧‧引腳
114‧‧‧導軌
116‧‧‧支撐條
116a‧‧‧凹口
116b‧‧‧內部
116c‧‧‧外部
120‧‧‧晶片
130‧‧‧封裝膠體
132‧‧‧外表面

Claims (20)

  1. 一種封裝結構，包括：一載板，具有一承載部及多個殘留支撐條，該些殘留支撐條位於該承載部之周圍且由該承載部向外延伸；一晶片，設置於該承載部上；以及一封裝膠體，設置於該載板上且覆蓋該晶片，其中該封裝膠體包覆該些殘留支撐條，且各該殘留支撐條具有一末端，內縮於該封裝膠體之一外表面，並與該封裝膠體之該外表面相隔一距離。
  2. 如申請專利範圍第1項所述之封裝結構，其中各該殘留支撐條之一橫向寬度在該末端處縮小。
  3. 如申請專利範圍第1項所述之封裝結構，其中該晶片包括一快閃記憶體。
  4. 如申請專利範圍第1項所述之封裝結構，其中該承載部包括多個引腳，電性連接至該晶片，且該封裝膠體之一底面暴露出該些引腳。
  5. 如申請專利範圍第1項所述之封裝結構，其中該封裝膠體具有多個孔洞，位於該封裝膠體之該外表面，以分別暴露該些殘留支撐條之末端。
  6. 如申請專利範圍第1項所述之封裝結構，其中各該殘留支撐條之該末端至該封裝膠體之該外表面之該距離小於2公釐(mm)。
  7. 一種封裝結構，包括：一載板，包括： 一承載部；一導軌，圍繞該承載部；以及多個支撐條，各該支撐條連接該承載部至該導軌且具有一凹口；一晶片，設置於該承載部上；以及一封裝膠體，設置於該載板上且覆蓋該晶片，其中各該支撐條具有一內部及一外部，該內部包覆於該封裝膠體內，且該凹口位於該內部上並與該外部間具有一距離。
  8. 如申請專利範圍第7項所述之封裝結構，其中該晶片包括一快閃記憶體。
  9. 如申請專利範圍第7項所述之封裝結構，其中該承載部包括多個引腳，電性連接至該晶片且該封裝膠體之一底面暴露該些引腳。
  10. 如申請專利範圍第7項所述之封裝結構，其中各該支撐條之該外部暴露於該封裝膠體外，且各該支撐條之該凹口與該外部間之該距離為D1：D1=C+D；以及C=√(k*A)^2+(k*B)^2，其中C為各該支撐條之伸長量，A為各該支撐條之一寬度，B為各該支撐條之一厚度，k為一設計係數，以及D為一容忍係數。
  11. 如申請專利範圍第10項所述之封裝結構，其中C=m*(A/B)，且m介於0.25至0.33之間。
  12. 如申請專利範圍第7項所述之封裝結構，其中各 該支撐條之該外部暴露於該封裝膠體之外，且各該支撐條之該凹口至該外部之該距離小於2公釐(mm)。
  13. 一種封裝製程，包括：提供一載板，其中該載板包括：一承載部；一導軌，圍繞該承載部；以及多個支撐條，各該支撐條連接該承載部至該導軌且具有一凹口；設置一晶片於該載板之該承載部上；形成一封裝膠體於該載板上以覆蓋該晶片，且包覆各該支撐條之一內部，該凹口位於該內部上，各該支撐條之一外部暴露於該封裝膠體之外；施加一張力於各該支撐條之該外部上，以於各該支撐條之該凹口上形成一斷點；以及從各該支撐條之該斷點移除該導軌，其中多個殘留支撐條殘留在該封裝膠體內，且各該殘留支撐條具有一末端，內縮於該封裝膠體之一外表面，並與該封裝膠體之該外表面相隔一距離。
  14. 如申請專利範圍第13項所述之封裝製程，其中該晶片包括一快閃記憶體。
  15. 如申請專利範圍第13項所述之封裝製程，其中該晶片係以表面黏著技術(surface mounting technique，SMT)或打線技術(wire bonding technique)設置於該承載部上。
  16. 如申請專利範圍第13項所述之封裝製程，其中該 承載部包括多個引腳，電性連接至該晶片且該封裝膠體之一底面暴露該些引腳。
  17. 如申請專利範圍第13項所述之封裝製程，其中各該支撐條之該凹口至該外部間之該距離小於2公釐(mm)。
  18. 如申請專利範圍第13項所述之封裝製程，其中該張力係經由一治具施加。
  19. 如申請專利範圍第18項所述之封裝製程，其中該治具包括：一夾持件，夾持各該支撐條之該外部；以及一承載件，承載該載板並具有一支撐部，位於該夾持件及該封裝膠體之間，以支撐緊鄰於該封裝膠體之該外部，其中該夾持件適於相對該承載件移動，以產生施加於各該支撐條之該張力。
  20. 一種封裝製程，包括：提供一載板，其中該載板包括：多個承載部；多個導軌，圍繞該對應之多個承載部；以及多個支撐條，各該支撐條連接該對應之承載部至該對應之導軌且具有一凹口；設置多個晶片於該載板之該對應之多個承載部上；形成多個封裝膠體於該載板上以覆蓋該對應之多個晶片，且包覆各該支撐條之一內部，該凹口位於該內部上，各該支撐條之一外部暴露於該對應之封裝膠體之外；施加一張力於各該支撐條之該外部上，以於各該支撐 條之該凹口上形成一斷點；以及從各該支撐條之該斷點移除該對應之導軌，其中多個殘留支撐條殘留在該對應之封裝膠體內，且各該殘留支撐條具有一末端，內縮於該對應之封裝膠體之一外表面，並與該對應之封裝膠體之該外表面相隔一距離。
TW101126315A 2011-07-20 2012-07-20 封裝結構及封裝製程 TWI479614B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/186,488 US8916957B2 (en) 2011-07-20 2011-07-20 Package structure and package process

Publications (2)

Publication Number Publication Date
TW201306191A TW201306191A (zh) 2013-02-01
TWI479614B true TWI479614B (zh) 2015-04-01

Family

ID=47555221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126315A TWI479614B (zh) 2011-07-20 2012-07-20 封裝結構及封裝製程

Country Status (2)

Country Link
US (2) US8916957B2 (zh)
TW (1) TWI479614B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131086A1 (en) * 2011-09-06 2014-05-15 Texas Instuments Incorporated Lead Frame Strip with Half (1/2) Thickness Pull Out Tab
US20140204539A1 (en) * 2013-01-24 2014-07-24 Bradley Dean Loomis Package and tray system for interchanging device components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190748A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 電子部品の実装パッケージ製造方法
CN1254952A (zh) * 1998-11-19 2000-05-31 松下电子工业株式会社 电子器件
US20020186549A1 (en) * 2001-06-11 2002-12-12 Bolken Todd O. Alternative method used to package multi media card by transfer molding

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060536B2 (en) * 2004-05-13 2006-06-13 St Assembly Test Services Ltd. Dual row leadframe and fabrication method
JP5190748B2 (ja) 2006-10-06 2013-04-24 日立工機株式会社 ハンマドリル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190748A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 電子部品の実装パッケージ製造方法
CN1254952A (zh) * 1998-11-19 2000-05-31 松下电子工业株式会社 电子器件
US20020186549A1 (en) * 2001-06-11 2002-12-12 Bolken Todd O. Alternative method used to package multi media card by transfer molding

Also Published As

Publication number Publication date
US8927343B2 (en) 2015-01-06
US20130020686A1 (en) 2013-01-24
US20140315354A1 (en) 2014-10-23
TW201306191A (zh) 2013-02-01
US8916957B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
US8525311B2 (en) Lead frame for semiconductor device
US9171766B2 (en) Lead frame strips with support members
JP5232394B2 (ja) 半導体装置の製造方法
US20160148877A1 (en) Qfn package with improved contact pins
JPH1084071A (ja) 積層リードフレームを用いたチップスケールパッケージの製造方法
US20160148876A1 (en) Flat no-leads package with improved contact pins
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US9947614B2 (en) Packaged semiconductor device having bent leads and method for forming
JPH05283600A (ja) 半導体装置およびその製法
US20130020695A1 (en) "L" Shaped Lead Integrated Circuit Package
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
TWI479614B (zh) 封裝結構及封裝製程
JP5178541B2 (ja) 半導体装置
US6836004B2 (en) Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame
JP5620769B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
US20150029678A1 (en) Substrateless device and the method to fabricate thereof
US9490146B2 (en) Semiconductor device with encapsulated lead frame contact area and related methods
US20160293523A1 (en) Semiconductor device including conductive clip with flexible leads and related methods
TWI700792B (zh) 用於製造包含外部互連引線之３ｄ電子模組的製程
US20180090421A1 (en) Long-lasting wettable flanks
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2009152324A (ja) 半導体装置の製造方法
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JP2005294755A (ja) 半導体装置
JP5807815B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法