CN109427721B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109427721B
CN109427721B CN201810694822.2A CN201810694822A CN109427721B CN 109427721 B CN109427721 B CN 109427721B CN 201810694822 A CN201810694822 A CN 201810694822A CN 109427721 B CN109427721 B CN 109427721B
Authority
CN
China
Prior art keywords
connection terminal
bus bar
semiconductor device
molten
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810694822.2A
Other languages
English (en)
Other versions
CN109427721A (zh
Inventor
市川幸治
白田健人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN109427721A publication Critical patent/CN109427721A/zh
Application granted granted Critical
Publication of CN109427721B publication Critical patent/CN109427721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/029—Welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0221—Laser welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Laser Beam Processing (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

本发明提供半导体装置及其制造方法，所述半导体装置具备：连接端子，其电连接于半导体芯片；母线，其具有供连接端子贯通的开口；以及熔融部分，其从连接端子的上部一直设置到母线的上表面且包含接合部分，所述连接端子的上部通过贯通母线的开口而位于比母线的上表面靠上的位置。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
已知有通过激光熔接将母线(busbar)与半导体模块的外部连接端子接合的技术(例如，参照专利文献1)。
[现有技术文献]
[专利文献]
专利文献1：日本特开2014-236150号公报
发明内容
技术问题
在母线与连接端子的熔融部分产生了裂纹的情况下，母线与连接端子的电连接有可能减弱。
技术方案
在本发明的第一方式中，提供一种半导体装置。半导体装置可以具备连接端子、母线和包含接合部分的熔融部分。连接端子可以电连接于半导体芯片。母线可以具有开口。连接端子可以贯通于开口。接合部分可以从连接端子的上部一直设置到母线的上表面。连接端子的上部可以通过贯通母线的开口而位于比母线的上表面靠上的位置。
熔融部分可以具有接合部分，接合部分可以设置于连接端子的侧面与母线的开口的侧面之间的空隙部分。接合部分可以是连接端子的与母线熔接了的部分。此外，熔融部分可以具有非接合部分。非接合部分可以在与连接端子的长度方向正交的方向上位于与接合部分相反一侧的位置。非接合部分可以是连接端子的未与母线熔接的部分。
从熔融部分的上端到母线的上表面为止的长度可以为0.1mm以上。
从熔融部分的上端到母线的上表面为止的长度可以为0.9mm以下。
在俯视连接端子及母线的情况下，连接端子的外形可以局部为圆形。在熔融部分与连接端子重叠的区域中，由连接端子的圆形的中心及半径规定的圆弧的长度可以为0.75mm以上且2.50mm以下。此外，在熔融部分与连接端子重叠的区域中，由连接端子的圆形的中心及半径规定的扇形的中心角可以为86度以上且287度以下。
在俯视连接端子及母线的情况下，连接端子的直径相对于母线的开口的直径之比可以为0.907以上且0.991以下。
连接端子可以包括第一主体部、第一镀层和第二镀层。第一主体部可以含有铜材料。第一镀层可以设置于第一主体部的表面。第二镀层可以含有镍材料。第二镀层可以设置于第一镀层的表面。第二镀层可以含有锡材料。
连接端子可以包含锥部。锥部可以从连接端子的上部设置到连接端子的长度方向上的预先确定的高度位置。
在俯视连接端子及母线的情况下，连接端子的锥部与熔融部分的中心可以重叠。
在俯视连接端子及母线的情况下，针对1个连接端子可以设置1个熔融部分。
母线的开口可以具有锥部。锥部可以在与上表面相反一侧的下表面的缘部，开口的直径从下表面朝向上表面变小。
在俯视母线的情况下，半导体装置可以在母线上具有熔融部分。熔融部分可以从连接端子的中心向特定的方向偏离而设置。
在俯视母线的情况下，半导体装置可以在母线上具有多个熔融部分。多个熔融部分可以在第一方向上排列而设置。多个熔融部分可以分别在第一方向上与连接端子的中心相比向特定的相同方向偏离而设置。
在俯视母线的情况下，半导体装置可以在母线上具有第一数量的熔融部分和第二数量的熔融部分。第一数量的熔融部分可以在第一方向上排列而设置。第二数量的熔融部分可以与第一数量的熔融部分沿第二方向分开而设置。第二数量的熔融部分可以在第一方向上排列而设置。第二方向可以与第一方向正交。第一数量的熔融部分和第二数量的熔融部分可以分别在第一方向上与连接端子的中心相比向特定的相同方向偏离而设置。
母线可以包含凸部。凸部可以具有连接开口。连接开口可以是用于供将母线与外部连接端子固定的固定部件贯通的连接开口。凸部的顶部可以位于比连接端子的上端靠上的位置。
在俯视母线的情况下，母线可以是具有短边及长边的矩形形状。半导体装置可以具有第一数量的熔融部分和第二数量的熔融部分。第一数量的熔融部分可以在与长边平行的方向上设置于凸部的第一侧。第一数量的熔融部分可以沿与短边平行的方向排列设置。第二数量的熔融部分可以在与长边平行的方向上相对于凸部设置于第二侧。第二侧可以与第一侧相反。第二数量的熔融部分可以沿与短边平行的方向排列设置。第一数量的熔融部分和第二数量的熔融部分可以分别在短边方向上与连接端子的中心相比向特定的相同方向偏离而设置。
凸部的顶部的下表面可以位于比凸部以外的母线的平坦部的上表面靠上的位置。
在本发明的第二方式中，提供半导体装置的制造方法。半导体装置的制造方法可以包括：使连接端子贯通母线的开口的步骤；以及形成熔融部分的步骤。连接端子可以电连接于半导体芯片。熔融部分可以通过对位于比母线的上表面靠上的位置的连接端子的锥部照射激光而形成。接合部分可以从连接端子的上部一直形成到母线的上表面。
应予说明，上述的发明内容并未列举出本发明的所有必要特征。另外，这些特征群的子组合也能够另外成为发明。
附图说明
图1是表示第一实施方式的功率半导体装置200的一部分的立体图。
图2是表示图1的A-A截面的图。
图3是熔接前的图2的连接端子20-A1的顶部21附近的放大截面图。
图4是表示熔接前的突出长度L1与抗拉强度之间的关系的实验结果。
图5是熔接工序中的图2的连接端子20-A1的顶部21附近的放大图。
图6是熔接后的图2的连接端子20-A1的顶部21附近的放大图。
图7是连接端子20-A1、母线30-1及熔融部分60的截面照片。
图8是连接端子20-A1、母线30-1及熔融部分60的俯视照片。
图9是表示连接端子20和母线30的空隙C与熔接后的圆弧124的长度之间的关系的实验结果。
图10是表示熔接后的圆弧124的长度与抗拉强度之间的关系的实验结果。
图11是比较例中的连接端子20-A1、母线30-1及熔融部分60的截面照片。
图12是表示第二实施方式的功率半导体装置210的A-A截面的图。
图13是熔接后的母线30-1和1个连接端子20-A1的俯视图。
图14是表示熔接后的母线30-1和多个连接端子20的第一变形例的俯视图。
图15是表示第三实施方式的功率半导体装置220的一部分的立体图。
图16A是熔接前的母线70-1和连接端子20-A1～20-A6的俯视图。
图16B是熔接后的母线70-1和连接端子20-A1～20-A6的俯视图。
图17是表示图16A的B-B截面的图。
图18是表示图16B的C-C截面的图。
图19是表示熔接后的母线70-1和1个连接端子20的第一变形例的俯视图。
图20是表示熔接后的图15的D-D截面的图。
图21是表示第一变形例的熔接后的图15的D-D截面的图。
图22是表示第二变形例的熔接后的图15的D-D截面的图。
图23是表示第四实施方式的图16A的B-B截面的图。
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并不限定权利要求涉及的发明。另外，实施方式中说明的特征的组合的全部并不一定都是发明的解决方案所必须的。
图1是表示第一实施方式的功率半导体装置200的一部分的立体图。本例的Z轴是与X轴及Y轴正交的轴。本例的X、Y及Z轴构成右手系。X、Y及Z轴用于表示功率半导体装置200的相对的方向。因此，Z轴方向可以不一定与重力方向平行。在本说明书中，作为表示与Z轴方向平行的方向的表达，使用“上”及“下”等表达，但这些表达也不限定于重力方向上的上下方向。
功率半导体装置200可以包含1个以上的功率半导体模块100、和多根母线30。在图1中，示出将连接端子20与母线30熔接前的状态的功率半导体装置200。应予说明，在图1中，示出位于+X方向的端部的1个功率半导体模块100，但功率半导体装置200可以具有沿X轴方向排列而设置的多个功率半导体模块100。
本例的功率半导体模块100具有所谓的2合1(two-in-one)结构。在该结构中，上臂及下臂可以分别具有相互反向并联连接的功率MOSFET(MetalOxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管)半导体芯片及FWD(Free WheelingDiode，续流二极管)半导体芯片。
功率半导体模块100可以具有多个连接端子20。本例的功率半导体模块100具有从树脂制的壳体10的上表面分别向+Z方向突出的多个连接端子20及多个连接端子22。
在本例中，连接端子20-A1及20-A2是漏极端子，连接端子20-B1及20-B2是源极端子，连接端子20-C1及20-C2是输出端子。输出端子可以是从上臂的源极与下臂的漏极之间的电接点向马达输出电流的输出端子，可以是三相逆变电路的U相(或者是V相或W相)输出端子。
母线30可以具有供连接端子20贯通的开口32。本例的开口32是由圆筒部构成的贯通开口。母线30既可以作为在连接端子20与未图示的外部连接端子之间明示的导电部件发挥作用，也可以作为外部连接端子发挥作用。本例的母线30-1包含与连接端子20-A1及20-A2对应的开口32-A1及32-A2。母线30-1可以将多个漏极端子电连接，可以作为功率半导体模块100的具有漏极电位的连接部发挥作用。
同样地，包含与连接端子20-B1及20-B2对应的开口32-B1及32-B2的母线30-2可以将多个源极端子电连接。母线30-2可以作为功率半导体模块100的具有源极电位的连接部发挥作用。此外，包含与连接端子20-C1及20-C2对应的开口32-C1及32-C2的母线30-3可以将多个输出端子电连接。母线30-3可以作为功率半导体模块100的输出部发挥作用。
连接端子22-D1及22-D2可以是用于感测在漏极-源极间流通的电流的源极感测端子。连接端子22-E1及22-E2可以是用于向功率MOSFET部的栅极供给导通/截止控制信号的栅极端子。连接端子22-D1与22-D2可以不通过母线30而是通过未图示的布线基板电连接。连接端子22-E1与22-E2也同样地可以通过未图示的布线基板电连接。
图2是表示图1的A-A截面的图。A-A截面是通过开口32-A1、32-B1及32-C1的与Y-Z平面平行的截面。在图2中，用实线表示在连接端子20的上方分开的状态的母线30，用虚线表示连接端子20贯通了开口32的状态的母线30。应予说明，在图2中，也示出将连接端子20与母线30熔接前的状态的功率半导体装置200。
在A-A截面中，示出壳体10、连接端子20-A1、20-B1及20-C1、连接端子22-D1及22-E1、陶瓷电路基板40-1及40-2、半导体芯片50-1及50-2、焊料层52-1、52-2、54-1及54-2、导电销56-1及56-2、布线基板58。
陶瓷电路基板40是绝缘电路基板的一例。本例的陶瓷电路基板40包括绝缘基板44、分别与绝缘基板44的上下表面接触的作为铜(Cu)布线图案的导电层42及导电层46，所述绝缘基板44包含氧化铝(Al2O3)、氮化铝(AlN)及氮化硅(Si3N4)等中的任一种。
与绝缘基板44的下表面接触的导电层42可以具有将来自半导体芯片50的热释放到壳体10的外部的功能。与绝缘基板44的上表面接触的导电层46可以具有将半导体芯片50与连接端子20电连接的功能。
本例的半导体芯片50是功率MOSFET半导体芯片。半导体芯片50的漏电极可以经由焊料层52与导电层46电连接。此外，半导体芯片50的源电极可以经由焊料层54及导电销56与布线基板58电连接。
布线基板58可以是在其上表面及下表面具有布线图案的印刷布线基板。布线基板58可以具有供连接端子20贯通的开口。连接端子20通过从导电层46的上表面通过布线基板58的开口而向壳体10的外部突出。连接端子20可以至少经由导电层46与半导体芯片50电连接。
在例如作为上臂发挥作用的半导体芯片50-1接通的情况下，电流从连接端子20-A1经由导电层46-1、半导体芯片50-1、导电销56-1、布线基板58及导电层46-2向连接端子20-C1流通。用实线R表示此情况下的电流的流通。此外，在例如作为下臂发挥作用的半导体芯片50-2接通的情况下，电流从连接端子20-B1经由半导体芯片50-2等向连接端子20-C1流通。
应予说明，另一例子中的半导体芯片50也可以是IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)半导体芯片而代替功率MOSFET半导体芯片。此外，在又一例子中，也可以代替功率MOSFET半导体芯片及FWD半导体芯片，而设置在1个半导体芯片具有IGBT部和FWD部的RC-IGBT(Reverse Conducting-IGBT：反向导通IGBT)半导体芯片。在半导体芯片50是IGBT半导体芯片或RC-IGBT半导体芯片的情况下，可以分别将图2的说明中的源极变更为发射极，将漏极变更为集电极。应予说明，这些半导体芯片既可以是Si半导体，也可以是SiC等宽带隙半导体。
连接端子20可以包含锥部26。锥部26可以从顶部21设置到长度方向上的预先确定的高度位置。锥部26的下端可以具有与连接端子20的直径相同的直径。锥部26可以以Z轴方向为基准具有20度以上且80度以下的角度。通过设置锥部26，有利的是，在使连接端子20贯通开口32的组装工序中，与没有锥部26的情况相比，作业变得容易。
本例的母线30具有上表面34和与上表面34相反一侧的下表面36。在连接端子20贯通了开口32的状态下，连接端子20的顶部21可以位于比上表面34靠上的位置。在此情况下，锥部26的下端可以位于与母线30的上表面34相同的位置或比上表面34靠上的位置。位于比上表面34靠上的位置的连接端子20的一部分可以通过接受激光而熔融，来作为将连接端子20与母线30物理地及电气地连接的所谓接合剂而发挥作用。
图3是熔接前的图2的连接端子20-A1的顶部21附近的放大截面图。图3是通过连接端子20及母线30的与Y-Z平面平行的截面图。本例的连接端子20包括第一主体部23、设置于第一主体部23的表面的第一镀层24、和设置于第一镀层24的表面的第二镀层25。多个连接端子20可以是串联连接且卷绕为卷筒状的连接端子。在本例的连接端子，设置第一镀层24及第二镀层25，进而通过冲孔设置锥部26。在本例中，通过将该连接端子依次切断预定长度，来形成各连接端子20。因此，本例的第一镀层24及第二镀层25设置于锥部26及圆柱部27，但并不设置于顶部21。
第一主体部23可以含有铜材料。铜材料可以是所谓的纯铜。纯铜例如是无氧铜(Oxygen-Free Copper)、韧铜(Tough-Pitch Copper)、磷脱氧铜(Phosphorous-DeoxidizedCopper)中的任一种。通过由铜材料形成第一主体部23，有利的是，可降低连接端子20的电阻且得到高的散热效果。
第一镀层24可以含有镍(Ni)材料，第二镀层25可以含有锡(Sn)材料。在由第一镀层24及第二镀层25覆盖的区域，能够防止第一主体部23的氧化。此外，对于具有900nm以上且1100nm以下的波长的激光(例如，YAG激光)的吸收率是铜为约10％，镍为约28％，锡为约45％。因此，通过设置镍镀层及锡镀层，与不设置镍镀层及锡镀层的情况相比，能够提高照射到连接端子20的激光的吸收率。进而，通过在镍镀层上设置锡镀层，与在锡镀层上设置镍镀层的情况相比，能够提高激光的吸收率。
此外，通过提高激光的吸收率，从而因激光的吸收而产生的热将高效地传递到连接端子20。因此，能够充分地确保连接端子20的通过激光的照射而熔融的区域。如果能够充分地确保连接端子20的熔融的区域，则能够充分地确保熔融后的连接端子20与母线30的熔融接合面积。
应予说明，在仅设置与第一主体部23接触而具有预定厚度的镍镀层的情况下，由于镍是比较坚固的金属，所以熔融部分的硬度高，在熔融部分容易产生裂纹。相对于此，在本例中，由于利用镍镀层及锡镀层来设置具有预定厚度的镀层，所以能够减少裂纹的产生。此外，在本例中，与设置仅具有锡镀层的预定厚度的镀层的情况相比，能够担保熔融部分的硬度。
本例的母线30包括含有铜材料的第二主体部33、和设置于第二主体部33的表面且含有镍材料或锡材料的第三镀层35。应予说明，在另一例中，第三镀层35也可以是在镍镀层上设置有锡镀层的层叠结构。在使连接端子20贯通了开口32的状态下，母线30的开口32的中心与连接端子20的圆柱部27的中心可以大体一致。在开口32，可以设置通过开口32的孔径与连接端子20的直径/>之差规定的预定的空隙C。空隙C是连接端子20的圆柱部27的侧面与母线30的开口32的侧面的距离。应予说明，以L1表示连接端子20从母线30的上表面34突出的长度。
图4是表示熔接前的突出长度L1与抗拉强度之间的关系的实验结果。横轴是熔接“前”的突出长度L1[mm]。相对于此，纵轴是抗拉强度[N]，该抗拉强度表示在通过对连接端子20照射激光而将连接端子20熔接于母线30“之后”，通过将连接端子20相对于母线30向下方拉伸而将母线30与连接端子20分离所需的力。
在本例中，L1为负的绘图表示，连接端子20的顶部21以低于母线30的上表面34的状态而配置，之后将连接端子20熔接的情形。L1为正的绘图表示，连接端子20的顶部21以高于母线30的上表面34的状态而配置，之后将连接端子20熔接的情形。此外，在本例中，由于通过将连接端子20熔融而形成熔融部分，所以长度L1越大，则可以表示用于连接部分的接合剂的量越多。
如根据本实验结果可以看出的，随着长度L1变大，有抗拉强度饱和的趋势。熔接前的突出长度L1可以为0.2mm以上且1.0mm以下，更优选可以为0.3mm以上且0.8mm以下。在长度L1小于0.2mm的情况下，抗拉强度的偏差变大，在功率半导体模块100中得不到稳定的品质。考虑这是因为，由于突出长度过短，所以接受激光而熔融的接合剂不足。另外，在长度L1小于0.2mm的情况下，由于锥部26位于与母线30的上表面34大致相同的高度位置或比上表面34靠下的位置，所以母线30与连接端子20之间的空隙可能产生偏差。由此，会产生母线30与连接端子20的接合强度的低下及接合强度偏差的增加。相对于此，在长度L1为0.2mm以上时，可得到稳定的接合强度。应予说明，在长度L1为0.3mm以上时，抗拉强度在150N左右饱和。考虑这是因为，成为可得到足以完全覆盖对接合有用的部分的接合剂的状态。
此外，通过将长度L1设为1.0mm以下，能够防止连接端子20成为设置于母线30上的结构件的妨碍。此外，由于即便使熔接前的突出长度L1大于0.8mm，抗拉应力也不会与L1成比例地增加，所以使L1大于0.8mm的优点小。
图5是熔接工序中的图2的连接端子20-A1的顶部21附近的放大图。在本例中，不是与Z轴方向平行地朝向顶部21照射激光，而是从Z轴方向倾斜预定角度而朝向锥部26照射激光LR。可以在Y-Z平面中从Z轴方向向+Y方向倾斜10度以上且20度以下的预定角度，来朝向锥部26及圆柱部27的+Y方向的侧面照射激光LR。在本例中，倾斜15度而照射激光LR。在本例中，向俯视的一点照射激光LR。但是，由于激光LR具有预定的展度，所以激光LR也照射到连接端子20的顶部21及圆柱部27。激光LR的输出可以为50J以上且90J以下，照射时间可以为10ms以上且20ms以下。应予说明，由虚线表示通过激光LR的照射而被加热的连接端子20的例示区域。
若熔接前的突出长度L1过大，则因吸收激光LR而在连接端子20产生的热难以传输到连接端子20在母线30的上表面34的高度位置附近的部分。其结果，熔接痕(也称为熔核(nugget))从预先确定的位置的偏离、并且各连接端子20的熔核的位置偏差会变大。若熔核的位置偏差变大，则熔融部分的强度偏差也有可能变大。此外，若熔接前的突出长度L1过大，则熔融了的连接端子20的材料难以流入空隙C。此外，在朝向母线30的上表面34的高度位置附近的连接端子20照射了激光LR的情况下，有时在连接端子20的顶部21付近会产生未熔融的部分，未熔融部分作为异物而残留。由于这一点，也优选将长度L1设为1.0mm以下，更优选设为0.8mm以下。
图6是熔接后的图2的连接端子20-A1的顶部21附近的放大图。在图6中，为了容易理解，由虚线表示熔接前的连接端子20的外形。此外，在熔接工序中，连接端子20的前端部熔融而流出到上表面34上且也流入到空隙C。在图6中，在与熔接前的连接端子20的外形相比向外扩展了的熔接后的区域标注斜线而进行表示。应予说明，通过照射激光而熔融了的连接端子20的范围当然可以比斜线部分更宽。
熔接后的功率半导体模块100具有熔融部分60。熔融部分60的接合部分67可以从熔接后的连接端子20的上部28一直设置到母线30的上表面34。熔融部分60可以从上端62到上表面34具有平滑的倾斜度。例如，熔融部分60具有高度的峰值位置为上端62的上部28(即，凸区域)。通过设置熔融部分60，能够充分地确保熔融后的连接端子20与母线30的熔融接合面积。由此，相比较于熔接前的连接端子20的顶部21与上表面34为大体相同的高度位置(例如，两者之差小于0.2mm)的情况，能够降低在母线30与连接端子20的熔融部分60产生裂纹的可能性。
在熔融部分60，镍相对于铜的原子百分比可以大于0at％且为50at％以下，锡相对于铜的原子百分比可以大于0at％且为50at％以下。熔融部分60可以含有作为铜与锡的化合物的Cu5Sn、Cu3Sn及Cu6Sn5中的一种以上，可以含有作为镍与锡的化合物的Ni3Sn、Ni3Sn2及Ni3Sn4中的一种以上。
熔融部分60可以包含接合部分67和非接合部分68，接合部分67是连接端子20的被熔融且与母线30熔接后的部分，非接合部分68是连接端子20的被熔融但未与母线30熔接的部分。例如，斜线部分是接合部分67。此外，在Y轴方向上与标注了斜线的区域相反一侧的区域中，从上部28设置到了预先确定的高度位置的锥部26为非接合部分68。
本例的非接合部分68在Y轴方向上位于接合部分67的相反一侧。在本例中，在非接合部分68及其下方，残留连接端子20与母线30不接合的间隙65。在功率半导体模块100的功率周期中，连接端子20急剧地被加热及冷却，与之相应地连接端子20相对于母线30反复膨胀及收缩。因此，若通过利用接合部分67包围连接端子20在俯视观察的情况下的周围而将连接端子20与母线30在X-Y平面方向上完全地固定，则会因功率周期而在熔融部分60产生变形。由此，会在熔融部分60产生裂纹，且裂纹逐渐变大，无法确保连接端子20与母线30的电连接。相对于此，通过如本例那样设置间隙65，能够抑制在熔融部分60产生裂纹，且确保电连接。
将熔接后的从熔融部分60的上端62到上表面34的长度表示为L2。由于要通过熔接工序而熔融的连接端子20的长度为0.1mm～0.2mm左右，所以长度L2可以小于熔接前的突出长度L1。在长度L1的连接端子20经过熔接工序而成为长度L2的情况下，长度L2可以为0.1mm以上，更优选可以为0.2mm以上。通过设为0.1mm≤L2，能够确保例如40N以上的抗拉强度。
熔接后的长度L2可以为0.9mm以下，更优选可以为0.7mm以下。例如，在母线30上还设置外部连接端子的情况下，若外部连接端子与熔融部分60接触，则有时熔融部分60会受到损伤，熔融部分60的接触电阻会增加。在本例中，通过对长度L2设置上限，能够抑制熔融部分60的接触电阻的增加，并且防止熔融部分60成为外部连接端子的物理性障碍。
需要注意的是，本例的功率半导体模块100在空隙C部分具有接合部分67这一点。通过使熔融后的连接端子20流入空隙C，与仅将连接端子20的顶部21附近熔接的情况比较，能够提高连接端子20与母线30的接合强度。将熔接后的从上表面34到熔融部分60的下端64的长度表示为L3。长度L3可以是母线30的Z轴方向的厚度的一半以上且厚度的1倍以下，也可以是该厚度的一半以上且3/4以下或一半以上且2/3以下。
图7是连接端子20-A1、母线30-1及熔融部分60的截面照片。图7所示的照片对应于图6。
图8是连接端子20-A1、母线30-1及熔融部分60的俯视照片。图8也是切断前的熔融部分60的俯视照片。图8在俯视观察连接端子20及母线30的照片中增加了连接端子20的圆形的中心120、半径122、圆弧124、中心角126、及顶部21与熔接工序前的锥部26的边界(虚线)等。应予说明，在图8中，分别对圆弧124及直径标注双箭头而进行表示。在熔融部分60与连接端子20重叠的区域中，连接端子20的外形局部具有圆形。
熔融部分60与连接端子20重叠的区域中的圆弧124的长度由连接端子20的中心120及半径122规定。此外，熔融部分60与连接端子20重叠的区域中的扇形的中心角126由连接端子20的圆形的中心120及半径122规定。例如，在连接端子20的直径(双箭头的直线)，中心角126为118度的情况下，圆弧124的长度为约1.03mm(＝(1.00/2)×(118/360)×2π)。
如图8所示，连接端子20的锥部26与熔融部分60的中心66可以重叠。如上所述，在本例中，激光的中心照射到连接端子20的锥部26。由此，由于能够对顶部21、锥部26及圆柱部27照射激光，所以与仅对连接端子20的顶部21照射激光的情况相比，能够扩大加热范围，其结果能够扩大连接端子20的熔融范围。
在图8中，将熔融部分60作为熔核进行观察。熔融部分60的外形由于对应于熔融后的连接端子20的实际的展度，所以可以不是完全的正圆，可以是大致圆形。熔融部分60的外形可以近似地为圆形，也可以近似地为椭圆形。从图中可以看出，即使是近似的圆形，熔融部分60的中心66也位于锥部26。应予说明，中心66也可以是激光的功率峰值位置。
如图8所示，在本例中，针对1个连接端子20，设置1个熔融部分60。1个熔融部分60可以指在俯视时连续地设置有熔接后的连接端子20的区域是1个区域。通过针对1个连接端子20设置1个熔融部分60，有利的是，能够确保熔融部分60的强度，并且缩短熔接工序的作业时间。
图9是表示连接端子20和母线30的空隙C与熔接后的圆弧124的长度之间的关系的实验结果。横轴是空隙C[mm]，纵轴是圆弧124的长度[mm]。在本实验中，将连接端子20的直径设为0.98mm以上且1.02mm以下。此外，关于母线30，准备了将开口32的直径/>设成了1.03mm以上且1.08mm以下的第一组和将开口32的直径/>设成了1.05mm以上且1.15mm以下的第二组。
在第一组中，空隙C的最大值CMAX为0.1mm(＝1.08mm-0.98mm)，空隙C的最小值CMIN为0.01mm(＝1.03mm-1.02mm)。相对于此，在第二组中，空隙C的最大值CMAX为0.17mm(＝1.15mm-0.98mm)，空隙C的最小值CMIN为0.03mm(＝1.05mm-1.02mm)。
如从图9可以看出的，若空隙C为0.105mm以上，则熔融部分60的圆弧124急剧地变小。在本实验中，空隙C为0.105mm以上且圆弧124成为了0mm的样本有3个，都是第二组的样本。
相对于此，第一组的样本都具有0.7mm以上的长度的圆弧124。如根据本实验结果可合理地推测的，如果直径相对于直径/>的比为0.907(＝0.98mm//>的最小值//>的最大值)以上且0.991(＝1.02mm//>的最大值//>的最小值)以下，则圆弧124的长度为0.7mm以上。如后所述，如果圆弧124的长度为0.7mm以上，则抗拉强度可为40N以上。
图10是表示熔接后的圆弧124的长度与抗拉强度之间的关系的实验结果。横轴是圆弧124的长度[mm]，纵轴是与图4相同的抗拉强度[N]。在本实验中，在179个样本中，测量了圆弧124的长度与抗拉强度之间的关系。σ是标准偏差，3σ是该标准偏差的3倍。在图10中，以虚线示出表示±3σ的直线，在表示±3σ的直线之间以虚线示出表示回归直线的直线。回归直线的相关系数为0.904。
圆弧124的长度可以为0.75mm以上且2.50mm以下，更优选可以为1.03mm以上且1.57mm以下。圆弧124的长度0.75mm可以是为了达到抗拉强度40N以上而所需的最小长度。例如，根据回归直线计算出的圆弧124的长度0.75mm处的抗拉强度为40N。在圆弧124的长度大于2.50mm的情况下，由于连接端子20中要通过激光熔融的体积比较大，所以有时熔融后的部分会超过母线30的Z轴方向的厚度而从母线30的下表面36流出。由于有时会因该流出了的金属而产生接合不良，此外，流出了的金属还有时会对封装树脂造成损伤，因此是不期望的。通过将圆弧124的长度设为2.50mm以下，能够防止接合不良及对封装树脂的损伤。
圆弧124的长度1.03mm可以是为了在±3σ的范围内达到抗拉强度40N以上而所需的最小长度。此外，通过将圆弧124的长度设为1.57mm以下，能够得到与使圆弧124的长度大于1.57mm的情况同等的抗拉强度，并且当然能够确保抗拉强度40N以上。另外，通过将圆弧124的长度设为1.57mm以下，与使圆弧124的长度大于1.57mm的情况相比，能够缩小熔融部分60的范围。如果限定性地设定熔融部分60的范围，则在激光的照射范围、输出的大小及照射时间等方面是有利的。
扇形的中心角126可以为86度以上且287度以下，更优选可以为118度以上且180度以下。在中心角126为86度的情况下，可以对应于圆弧124的长度0.75mm。应予说明，约0.75＝(1.00/2)×(86/360)×2π)。同样地，在中心角126为180度的情况下，可以对应于圆弧124的长度1.57mm(约1.57＝(1.00/2)×(180/360)×2π))。由此，能够得到与由圆弧124的长度范围获得的效果相同的有利效果。
图11是比较例的连接端子20-A1、母线30-1及熔融部分60的截面照片。在本比较例中，在使连接端子20的顶部21与母线30的上表面34的高度位置一致的基础上，对跨设于顶部21和上表面34的预定区域照射了激光。观察到在熔融部分60的正下方产生裂纹。
图12是表示第二实施方式的功率半导体装置210的A-A截面的图。本例的连接端子20不具有锥部26。本例的连接端子20包括顶部21及圆柱部27。在本例中，母线30的开口32在下表面36的边缘部具有锥部38。通过设置锥部38，由于容易将连接端子20插入到母线30的开口32，所以与不设置锥部38的情况相比，可使功率半导体装置210的组装变得容易。
在锥部38，开口32的直径可以从下表面36朝向上表面34变小。在本例的开口32，在从下表面36起至+Z方向的预定高度位置为止的一部分设置锥部38，在剩余的部分设置第一实施方式所示的圆筒部。更具体地，将Z轴方向的下半部分形成为锥部38，将上半部分形成为圆筒部。应予说明，也可以使在母线30设置锥部38的本实施方式与第一实施方式组合。
图13是熔接后的母线30-1和1个连接端子20-A1的俯视图。图13也是俯视观察母线30-1的图。应予说明，在图13中，将母线30-1的右侧省略。与图8的例子同样地，设置到了母线30-1上的熔融部分60的中心66可以从连接端子20-A1的中心120向特定的方向偏离而设置。在本例中，熔融部分60的中心66与连接端子20的中心120不重叠，而是从中心120向+Y方向偏离。在本例中，对连接端子20标注斜影线，对熔融部分60标注网状影线。
图14是表示熔接后的母线30-1和多个连接端子20的第一变形例的俯视图。本例的功率半导体模块100，对于分别与漏极端子、源极端子及输出端子对应的连接端子20，不是各具有2个，而是各具有6个。本例的母线30-1具有沿母线30-1的短边方向排列设置的多个开口32-A1、32-A3及32-A5。此外，本例的母线30-1具有在母线30-1的长边方向上与多个开口32-A1、32-A3及32-A5分开并且沿短边方向排列设置的多个开口32-A2、32-A4及32-A6。此外，连接端子20与本例的开口32对应地设置。
在本例中，短边方向与Y轴方向平行，长边方向与X轴方向平行。此外，第一方向的一例是Y轴方向，第二方向的一例是X轴方向。
在本例中，也在母线30-1上设置多个熔融部分60。此外，对应于连接端子20与开口32的位置关系，多个熔融部分60在Y轴方向上排列而设置。另外，多个熔融部分60分别在Y轴方向上与连接端子20的中心120相比向特定的相同方向(本例中为+Y方向)偏离而设置。应予说明，所谓熔融部分60与连接端子20的中心120相比向特定的方向偏离，例如指熔融部分60的中心66与连接端子20的中心120相比向特定的方向偏离。
通过使熔融部分60与中心120相比向特定的相同方向偏离而设置，能够提高对于以与Z轴方向平行的方向为旋转轴的扭矩的耐性。也就是说，即使施加母线30-1在X-Y平面旋转那样的扭矩，在熔融部分60也容易维持连接端子20与开口32的物理连接。
应予说明，在本例中，与连接端子20-A1、20-A3及20-A5对应地设置的熔融部分60的个数(第一数量)为3。此外，在本例中，与连接端子20-A2、20-A4及20-A6对应地设置的熔融部分60的个数(第二数量)也是3。
图15是表示第三实施方式的功率半导体装置220的一部分的立体图。本例的功率半导体装置220具有功率半导体模块110和母线70。功率半导体模块110，对于分别与漏极端子、源极端子及输出端子对应的连接端子20，不是各具有2个，而是各具有6个。在图15中，示出与漏极端子对应的连接端子20-A1～20-A6，与源极端子对应的连接端子20-B1～20-B6及与输出端子对应的连接端子20-C1～20-C6。应予说明，连接端子20的个数并不限定于6个，而可以是任意的偶数，可以是4个，也可以是8个。但是，作为源极感测端子的连接端子22-D1及22-D2、作为栅极端子的连接端子22-E1及22-E2与第一实施方式同样地各设置2个。
母线70是包括凸部80及平坦部84的一块板。在本例中，凸部80指与X-Y平面平行的平坦部84以外的部分。本例的凸部80具有顶帽形状。凸部80可以包含与平坦部84相比向+Z方向突出的母线70的部分。凸部80具有用于供固定部件90贯通的连接开口79，所述固定部件90将母线70与外部连接端子固定。固定部件90可以是具有头部91和轴部93的螺钉，所述头部91设置有用于使所述螺钉旋转的槽或孔，所述轴部93在表面设置有槽。螺母部92是具有相对于轴部93的外螺纹以可以旋转的方式结合的内螺纹的部件。固定部件90及螺母部92可以具有将外部连接端子及母线70夹于头部91与凸部80的上表面之间而固定的功能。头部91及螺母部92的外径可以大于凸部80的连接开口79的直径。
本例的母线70具有与X轴方向平行的方向上的位于凸部80的第一侧的第一平坦部84-1和在与X轴方向平行的方向上相对于凸部80位于第二侧的第二平坦部84-2。本例的第一平坦部84-1及第二平坦部84-2在X轴方向上夹着凸部80。第一平坦部84-1及第二平坦部84-2分别可以针对1个连接端子20具有1个开口72。应予说明，在图15中，为了使母线70的形状容易理解，省略了外部连接端子。本例主要在上述的方面与第一实施方式不同，其他方面可以与第一实施方式相同。因此，在与第一实施方式相同的技术特征方面，可得到相同的有利效果。
图16A是熔接前的母线70-1和连接端子20-A1～20-A6的俯视图。图16A中，示出使连接端子20-A1～20-A6分别贯通开口72-A1～72-A6之后，且通过激光将各连接端子20熔接之前的状态。在俯视母线70的情况下，母线70可以是矩形形状。本例的母线70具有与Y轴方向平行的短边83和与X轴方向平行的长边85。
图16B是熔接后的母线70-1和连接端子20-A1～20-A6的俯视图。在第一平坦部84-1，可以在与Y轴方向平行的方向上排列而设置第一数量的熔融部分60-1。应予说明，在图16B中，也对连接端子20标注斜影线，对熔融部分60标注网状影线。此外，在第二平坦部84-2，可以设置在与Y轴方向平行的方向上排列而设置的第二数量的熔融部分60-2。在本例中，第一数量及第二数量分别为3。
第一数量的熔融部分60-1和第二数量的熔融部分60-2可以分别在Y轴方向上与连接端子20的中心120相比向特定的相同方向偏离而设置。在本例中，熔融部分60-1及60-2分别与连接端子20的中心120相比向+Y方向偏离而设置。
也可以代之，熔融部分60-1及60-2分别与中心120相比向－Y方向偏离而设置。在外部连接端子通过固定部件90被安装于母线70时及外部连接端子从母线70被拆卸时，向母线70施加以连接开口79为旋转轴的中心的扭矩T。通过将熔融部分60-1及60-2全部从中心120向+Y方向或－Y方向一齐偏离而设置，与熔融部分60-1及60-2分别随机地偏离的情况相比，能够提高对于向熔融部分60施加的扭矩T的耐性。也就是说，即使从固定部件90向母线70施加扭矩T，在熔融部分60也容易维持连接端子20与开口72的物理连接。
图17是表示图16A的B-B截面的图。B-B截面是通过连接端子20-A5及20-A6的、与X-Z平面平行的截面。如图所示，凸部80具有2个侧部81和夹于2个侧部之间的顶部82。本例的侧部81-1具有连接于顶部82的一边和连接于第一平坦部84-1的另一边。同样地，本例的侧部81-2具有连接于顶部82的一边和连接于第二平坦部84-2的另一边。
本例的母线70具有主体部73和设置于主体部73的表面的第三镀层75。此外，将母线70的+Z方向的表面设为上表面74，将母线70的－Z方向的表面设为下表面76。在本例中，将第一平坦部84-1、侧部81-1及81-2、顶部82以及第二平坦部84-2的+Z方向的表面及－Z方向的表面分别称为上表面74及下表面76。此外，在本例中，将从凸部80的顶部82的上端到连接端子20的顶部21的上端的长度设为Ls，将从顶部21的上端到锥部26的下端的长度设为Lt，将从顶部21的上端到母线70的上表面74的长度设为Lp。应予说明，在本例中，以Lt＝0.3mm、Lp＝0.5mm的方式进行设计。
图18是表示图16B的C-C截面的图。图18是通过熔接后的连接端子20及母线70的、与Y-Z平面平行的截面图。长度L2及L3可以与第一实施方式中的图5的说明相同。
图19是表示熔接后的母线70-1和1个连接端子20的第一变形例的俯视图。图19也是俯视母线70-1的平坦部84-1的短边83-1附近的图。在本例中，在第一平坦部84-1设置1个开口72-A1，与之相应地，设置1个连接端子20-A1及1个熔融部分60-1。与图13的例子同样地，设置于母线70-1上的熔融部分60-1可以从连接端子20-A1的中心120向特定的方向偏离而设置。在本例中，熔融部分60-1从中心120向+Y方向偏离。在本例中，也对连接端子20标注斜影线，对熔融部分60标注网状影线。应予说明，平坦部84-2的连接端子20、开口72及熔融部分60的构成也可以与平坦部84-1相同。
图20是表示熔接后的图15的D-D截面的图。图20表示通过固定部件90及螺母部92将外部连接端子95与母线70物理连接后的状态。凸部80的顶部82可以位于比连接端子20的上端62靠上的位置。也就是说，若以母线70的平坦部84的上表面74为基准，将熔融部分60的上端62的高度位置设为HM、将凸部80的上表面74的高度位置(即外部连接端子95的下表面的高度位置)设为HB，则可以为HM＜HB。由此，由于能够防止熔融部分60受到损伤，所以能够防止熔融部分60的接触电阻的增加。
HM-HB优选为0.2mm以上，更优选为0.5mm以上。此外，HM/HB优选为0.71以下，更优选为0.50以下。只要HB-HM及HM/HB是上述的范围，则即使在安装外部连接端子95时母线70被向Z轴方向按压而变形，也能够防止熔融部分60受到损伤。
凸部80的顶部82的下表面76可以位于比母线70的除凸部80以外的平坦部84的上表面74靠上的位置(由HFB表示该状况)。本例的凸部80的顶部82不是顶部82的下表面76位于比平坦部84的上表面74靠下的位置的、所谓的厚板形状。由此，与顶部82是所谓的厚板形状的情况相比，在螺钉紧固工序中，顶部82容易与从固定部件90向母线70施加的扭矩T相应地进行变形。因此，有利的是，容易确保外部连接端子95与母线70的接触面积。应予说明，在本例中，顶部82的在Z轴方向上的厚度与平坦部84的在Z轴方向上的厚度相同，并且顶部82的下表面76位于比平坦部84的上表面74靠上的位置。但是，顶部82的在Z轴方向上的厚度可以比平坦部84的在Z轴方向上的厚度厚，此外也可以比平坦部84在Z轴方向上的厚度薄。在凸部80的顶部82及侧部81与平坦部84具有相同厚度的情况下，有利的是，能够通过将一块板变形而形成母线70。
图21是表示第一变形例的熔接后的图15的D-D截面的图。本例是在第三实施方式中使凸部80的下表面76与平坦部84的下表面76的高度位置一致的例子。本例的母线70具有从凸部80的上表面74贯通到下表面76并收纳固定部件90的轴部93的连接开口79。本例的连接开口79的直径可以大于轴部93的直径(也就是说，可以是自由尺寸孔(clearancehole))，也可以与轴部93的直径相同。在本例中，也通过设为HM＜HB，能够防止熔融部分60的接触电阻的增加。
图22是表示第二变形例的熔接后的图15的D-D截面的图。本例是在第三实施方式中使凸部80的下表面76与平坦部84的下表面76的高度位置一致的例子。但是，本例的母线70在凸部80上表面74与下表面76之间的高度范围内具有比固定部件90的轴部93的直径大的凹部88。在本例中，凹部88的上表面74的高度位置与平坦部84的上表面74的高度位置一致。在本例中，也通过设为HM＜HB，能够防止熔融部分60的接触电阻的增加。应予说明，本例的母线70具有从与凹部88的底面对应的上表面74贯通到下表面76并收纳固定部件90的轴部93的连接开口79。
图23是表示第四实施方式的图16A的B-B截面的图。在本例中，母线70的开口72在下表面76的缘部具有锥部78。通过设置锥部78，由于容易将连接端子20插入到母线70的开口72，所以与没有锥部78的情况相比，功率半导体装置的组装变得容易。
在锥部78，开口72的直径从下表面76朝向上表面74变小。在本例的开口72，在从下表面76起到+Z方向的预定高度位置为止的一部分设置锥部78，在剩余的部分设置与第三实施方式相同的圆筒部。更具体地，将Z轴方向的下半部形成为锥部78，将上半部形成为圆筒部。应予说明，也可以将在母线70设置锥部78的本实施方式与第三实施方式组合。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员可以知晓对上述实施方式可以进行各种变更或改进。根据权利要求书的记载可以明了，进行了该各种变更或改进所得的方式也包括在本发明的技术范围内。
应该注意的是，只要权利要求书、说明书和附图中所示的装置、系统、程序和方法中的工作、顺序、步骤和阶段等各处理的执行顺序并未特别明确为“在…之前”、“先于…”等，另外，只要不在后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为了方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序实施。

Claims (19)

1.一种半导体装置，其特征在于，具备：
连接端子，其电连接于半导体芯片；
母线，其具有供所述连接端子贯通的开口；以及
熔融部分，其包含从所述连接端子的上部一直设置到所述母线的上表面的接合部分，所述连接端子的上部通过贯通所述母线的所述开口而位于比所述母线的所述上表面靠上的位置，
所述熔融部分在所述连接端子的侧面与所述母线的开口的侧面之间的空隙部分具有作为所述连接端子的与所述母线熔接了的部分的接合部分，
所述熔融部分具有非接合部分，所述非接合部分在与所述连接端子的长度方向正交的方向上位于与所述接合部分相反一侧的位置，并且所述非接合部分是所述连接端子的未与所述母线熔接的部分。
2.根据权利要求1所述的半导体装置，其特征在于，
从所述熔融部分的上端到所述母线的所述上表面为止的长度为0.1mm以上。
3.根据权利要求1或2所述的半导体装置，其特征在于，
从所述熔融部分的上端到所述母线的所述上表面为止的长度为0.9mm以下。
4.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述连接端子及所述母线的情况下，
所述连接端子的外形局部为圆形，
在所述熔融部分与所述连接端子重叠的区域中，由所述连接端子的圆形的中心及半径规定的圆弧的长度为0.75mm以上且2.50mm以下。
5.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述连接端子及所述母线的情况下，
所述连接端子的外形局部为圆形，
在所述熔融部分与所述连接端子重叠的区域中，由所述连接端子的圆形的中心及半径规定的扇形的中心角为86度以上且287度以下。
6.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述连接端子及所述母线的情况下，所述连接端子的直径相对于所述母线的开口的直径之比为0.907以上且0.991以下。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述连接端子包括：
第一主体部，其含有铜材料；
第一镀层，其设置于所述第一主体部的表面且含有镍材料；以及
第二镀层，其设置于所述第一镀层的表面且含有锡材料。
8.根据权利要求1或2所述的半导体装置，其特征在于，
所述连接端子包含锥部，所述锥部从所述连接端子的上部设置到所述连接端子的长度方向上的预先确定的高度位置。
9.根据权利要求8所述的半导体装置，其特征在于，
在俯视所述连接端子及所述母线的情况下，所述连接端子的所述锥部与所述熔融部分的中心重叠。
10.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述连接端子及所述母线的情况下，针对1个所述连接端子设置1个所述熔融部分。
11.根据权利要求1或2所述的半导体装置，其特征在于，
所述母线的所述开口在与所述上表面相反一侧的下表面的缘部具有所述开口的直径从所述下表面朝向所述上表面变小的锥部。
12.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述母线的情况下，所述半导体装置在所述母线上具有从所述连接端子的中心向特定的方向偏离而设置的所述熔融部分。
13.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述母线的情况下，所述半导体装置在所述母线上具有在第一方向上排列而设置的多个所述熔融部分，
多个所述熔融部分分别在所述第一方向上与所述连接端子的中心相比向特定的相同方向偏离而设置。
14.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视所述母线的情况下，
所述半导体装置在所述母线上具有：
第一数量的所述熔融部分，其在第一方向上排列而设置；以及
第二数量的所述熔融部分，其与所述第一数量的所述熔融部分沿与所述第一方向正交的第二方向分开而设置，并在所述第一方向上排列而设置，
所述第一数量的所述熔融部分的各个熔融部分和所述第二数量的所述熔融部分的各个熔融部分在所述第一方向上与所述连接端子的中心相比向特定的相同方向偏离而设置。
15.根据权利要求1或2所述的半导体装置，其特征在于，
所述母线包含凸部，所述凸部具有供固定部件贯通的连接开口，所述固定部件将所述母线与外部连接端子固定，
所述凸部的顶部位于比所述连接端子的上端靠上的位置。
16.根据权利要求15所述的半导体装置，其特征在于，
在俯视所述母线的情况下，所述母线是具有短边及长边的矩形形状，
所述半导体装置具有：
第一数量的所述熔融部分，其在与所述长边平行的方向上设置于所述凸部的第一侧，且在与所述短边平行的方向上排列而设置；以及
第二数量的所述熔融部分，其在与所述长边平行的方向上相对于所述凸部设置于与所述第一侧相反的第二侧，且在与所述短边平行的方向上排列而设置，
所述第一数量的所述熔融部分的各个熔融部分和所述第二数量的所述熔融部分的各个熔融部分在所述短边方向上与所述连接端子的中心相比向特定的相同方向偏离而设置。
17.根据权利要求15所述的半导体装置，其特征在于，
所述凸部的顶部的下表面位于比所述母线中的除所述凸部以外的平坦部的上表面靠上的位置。
18.根据权利要求16所述的半导体装置，其特征在于，
所述凸部的顶部的下表面位于比所述母线中的除所述凸部以外的平坦部的上表面靠上的位置。
19.一种半导体装置的制造方法，其特征在于，包括：
使电连接于半导体芯片的连接端子贯通于母线的开口的步骤；以及
通过对位于比所述母线的上表面靠上的位置的所述连接端子的锥部照射激光，形成从所述连接端子的上部一直到所述母线的所述上表面包含接合部分的熔融部分的步骤，
所述熔融部分在所述连接端子的侧面与所述母线的开口的侧面之间的空隙部分具有作为所述连接端子的与所述母线熔接了的部分的接合部分，
所述熔融部分具有非接合部分，所述非接合部分在与所述连接端子的长度方向正交的方向上位于与所述接合部分相反一侧的位置，并且所述非接合部分是所述连接端子的未与所述母线熔接的部分。
CN201810694822.2A 2017-08-30 2018-06-29 半导体装置及其制造方法 Active CN109427721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-166275 2017-08-30
JP2017166275A JP7006024B2 (ja) 2017-08-30 2017-08-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN109427721A CN109427721A (zh) 2019-03-05
CN109427721B true CN109427721B (zh) 2023-10-24

Family

ID=65321845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810694822.2A Active CN109427721B (zh) 2017-08-30 2018-06-29 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10629517B2 (zh)
JP (1) JP7006024B2 (zh)
CN (1) CN109427721B (zh)
DE (1) DE102018210867A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7451905B2 (ja) * 2019-09-03 2024-03-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN111162443B (zh) * 2019-12-31 2021-08-17 芯思杰技术(深圳)股份有限公司 焊接方法和焊接设备
CN111261317B (zh) * 2020-04-09 2021-08-31 江东合金技术有限公司 一种特种电缆用高性能抗氧化铜导体材料的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174940A (ja) * 1991-12-18 1993-07-13 Yazaki Corp 電気接続片のレーザ溶接方法及びこの方法に使用する電気接続片
JP2002025639A (ja) * 2000-07-07 2002-01-25 Sumitomo Wiring Syst Ltd レーザ溶接接合構造
CN104218032A (zh) * 2013-06-04 2014-12-17 富士电机株式会社 半导体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
US5914527A (en) * 1998-03-13 1999-06-22 Microsemi Corporation Semiconductor device
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6741778B1 (en) * 2000-05-23 2004-05-25 International Business Machines Corporation Optical device with chip level precision alignment
JP4325550B2 (ja) * 2004-12-20 2009-09-02 トヨタ自動車株式会社 電子機器用バスバーと接続端子の接合構造及び接合方法
JP5136056B2 (ja) * 2005-09-06 2013-02-06 日本電気株式会社 半導体装置
US7656031B2 (en) * 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
JP4985012B2 (ja) * 2007-03-22 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
US8907477B2 (en) * 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
US8471373B2 (en) * 2010-06-11 2013-06-25 Panasonic Corporation Resin-sealed semiconductor device and method for fabricating the same
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
KR101719822B1 (ko) * 2010-11-24 2017-03-27 삼성전기주식회사 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US10272252B2 (en) * 2016-11-08 2019-04-30 Greatbatch Ltd. Hermetic terminal for an AIMD having a composite brazed conductive lead
JP2012212615A (ja) * 2011-03-31 2012-11-01 Sony Corp 光電変換素子の製造方法、光電変換素子および電子機器
CN104919589B (zh) * 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
US9159849B2 (en) * 2013-05-24 2015-10-13 Oxford Instruments Analytical Oy Semiconductor detector head and a method for manufacturing the same
DE102013211405B4 (de) * 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
JP6149938B2 (ja) * 2013-10-30 2017-06-21 富士電機株式会社 半導体モジュール
SG10201401622RA (en) * 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
US20160240452A1 (en) * 2015-02-18 2016-08-18 Semiconductor Components Industries, Llc Semiconductor packages with sub-terminals and related methods
US9431311B1 (en) * 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
US9849617B2 (en) * 2015-06-29 2017-12-26 Gregory Arther Huber Insertable aperture molding
JP6515886B2 (ja) * 2016-07-08 2019-05-22 株式会社豊田自動織機 半導体モジュール
KR20190021101A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법
JP7022888B2 (ja) * 2017-09-19 2022-02-21 パナソニックＩｐマネジメント株式会社 部品実装方法および部品実装基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174940A (ja) * 1991-12-18 1993-07-13 Yazaki Corp 電気接続片のレーザ溶接方法及びこの方法に使用する電気接続片
JP2002025639A (ja) * 2000-07-07 2002-01-25 Sumitomo Wiring Syst Ltd レーザ溶接接合構造
CN104218032A (zh) * 2013-06-04 2014-12-17 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP7006024B2 (ja) 2022-01-24
DE102018210867A1 (de) 2019-02-28
US20190067166A1 (en) 2019-02-28
JP2019046885A (ja) 2019-03-22
US10629517B2 (en) 2020-04-21
CN109427721A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US10442035B2 (en) Laser welding method
US8299620B2 (en) Semiconductor device with welded leads and method of manufacturing the same
CN109427721B (zh) 半导体装置及其制造方法
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
JP4722757B2 (ja) 半導体装置の製造方法
JP2009158787A (ja) 電力半導体装置
US9991242B2 (en) Semiconductor device, method of manufacturing a semiconductor device, and positioning jig
EP3690938A1 (en) Semiconductor device and production method therefor
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP5125975B2 (ja) 樹脂ケース製造方法
CN109413886B (zh) 半导体装置的制造方法及焊接辅助工具
JP4572984B2 (ja) レーザ溶接構造およびレーザ溶接方法
US11302670B2 (en) Semiconductor device including conductive post with offset
JP6330640B2 (ja) 半導体装置の製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
EP4003632B1 (en) Power semiconductor module and method of forming the same
JP7274954B2 (ja) 半導体装置
JP7455222B2 (ja) 半導体装置
US20220173009A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230040019A1 (en) Semiconductor device and method of manufacturing the same
US20220384321A1 (en) Semiconductor module and method for fabricating the same
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
JP5151837B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant