CN109413886B - 半导体装置的制造方法及焊接辅助工具 - Google Patents
半导体装置的制造方法及焊接辅助工具 Download PDFInfo
- Publication number
- CN109413886B CN109413886B CN201810708741.3A CN201810708741A CN109413886B CN 109413886 B CN109413886 B CN 109413886B CN 201810708741 A CN201810708741 A CN 201810708741A CN 109413886 B CN109413886 B CN 109413886B
- Authority
- CN
- China
- Prior art keywords
- circuit pattern
- cover
- substrate
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 214
- 238000000034 method Methods 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 102
- 238000005476 soldering Methods 0.000 title abstract description 91
- 229910000679 solder Inorganic materials 0.000 claims abstract description 109
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 238000003825 pressing Methods 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 91
- 238000003466 welding Methods 0.000 claims description 44
- 239000000470 constituent Substances 0.000 claims description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 229910010293 ceramic material Inorganic materials 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 14
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 185
- 238000010586 diagram Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 230000004907 flux Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical class [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QLTBJHSQPNVBLW-UHFFFAOYSA-N [Bi].[In].[Ag].[Sn] Chemical compound [Bi].[In].[Ag].[Sn] QLTBJHSQPNVBLW-UHFFFAOYSA-N 0.000 description 1
- JVCDUTIVKYCTFB-UHFFFAOYSA-N [Bi].[Zn].[Sn] Chemical compound [Bi].[Zn].[Sn] JVCDUTIVKYCTFB-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/85897—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
一种半导体装置的制造方法及焊接辅助工具，其能够防止在回流焊接工序时飞散的焊料小片向键合线的连接区域附着。在陶瓷电路基板的配置区域配置焊料，经由焊料将半导体元件配置在配置区域上。并且，在利用焊接辅助工具覆盖陶瓷电路基板的相邻连接区域的状态下，进行加热而使焊料熔融且凝固，从而在陶瓷电路基板的配置区域经由焊料固定半导体元件。在使焊料熔融且凝固而利用焊料将半导体元件固定于配置区域时，利用焊接辅助工具覆盖陶瓷电路基板的相邻连接区域。因此，防止从半导体元件的下部的焊料飞散的焊料小片附着于电路图案的相邻连接区域。
Description
技术领域
本发明涉及一种半导体装置的制造方法及焊接辅助工具。
背景技术
包含IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSTFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体元件的半导体装置例如用作电力转换装置。这样的半导体装置包括该半导体元件以及具有绝缘板和形成于绝缘板的正面且供半导体元件配置的多个电路图案的陶瓷电路基板。而且，在电路图案的预定位置上，设置有用于安装外部端子的筒状的接触部件。
在制造这样的半导体装置时，需要在陶瓷电路基板的电路图案上的预定位置精度良好地配置接触部件。因此，利用以下的制造工序来制造半导体装置。
图30是用于说明半导体装置的制造方法中的焊接工序的图。
应予说明，图30放大表示半导体装置的制造方法的焊接工序时的主要部分。
陶瓷电路基板600具有：绝缘板601；配置于绝缘板601的正面的多个电路图案(其中，图示电路图案602a、602b)；以及配置于绝缘板601的背面的金属板603。
将这样的陶瓷电路基板600放置在基板定位工具650，在陶瓷电路基板600的电路图案602a、602b上的半导体元件611、612、613及多个接触部件(其中，图示的是接触部件614)各自的配置区域涂布焊料。并且，将半导体元件611、612、613经由焊料配置于预定的配置区域。
另外，针对陶瓷电路基板600，放置在与接触部件614的预定配置区域对应的部位形成有多个定位孔(其中，图示的是定位孔661)的板状的定位工具660，在该定位孔661配置接触部件614。
并且，如图30所示，在定位工具660上放置接触部件按压工具670，将接触部件按压工具670向基板定位工具650侧移动，一边将接触部件614向陶瓷电路基板600侧按压一边进行减压加热(回流焊接工序)。此时，焊料熔融而固化，从而能够在陶瓷电路基板600的电路图案602a、602b上经由焊料621、622、623、624分别固定半导体元件611、612、613及接触部件614(回流焊接工序)。
通过上述工序，能够在陶瓷电路基板600的电路图案602a、602b上的预定位置分别配置半导体元件611、612、613及接触部件614(例如，参照专利文献1)。
从如此配置有半导体元件611、612、613及接触部件614的陶瓷电路基板600拆卸各种工具。并且，将半导体元件611、612、613的主电极、电路图案602a、602b通过键合线而电连接，在接触部件614安装有外部连接端子(省略图示)。
最终，通过密封部件将配置于陶瓷电路基板600上的各构成密封，构成半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2014-187179号公报
发明内容
技术问题
在上述半导体装置的制造方法的回流焊接工序中，如上所述，如果进行加热则焊料熔融。此时，特别是在焊料包含助焊剂(flux)的情况下，伴随着助焊剂的发泡，导致焊料(焊料小片)飞散。例如，如图30所示，如果焊料小片621a、622a从加热后的焊料飞散，则导致附着在键合线等布线部件所连接的电路图案602b上的连接区域602b1。如果焊料小片621a、622a附着于连接区域602b1，则不能将键合线等布线部件连接于连接区域602b1。因此，产生从连接区域602b1除去附着的焊料小片621a、622a的作业，增加了半导体装置的制造工时。或者，即使想要除去附着于连接区域602b1的焊料小片621a、622a，也存在不能去除的情况。
本发明是鉴于上述方面而做出的，其目的在于，提供一种能够防止在回流焊接工序时飞散的焊料小片向布线部件的连接区域附着的半导体装置的制造方法及焊接辅助工具。
技术方案
根据本发明的一个观点，提供一种半导体装置的制造方法，其包括：准备工序，准备构成部件及基板，所述基板具有俯视时呈矩形的绝缘板、电路图案，所述电路图案形成于所述绝缘板的正面，并且在所述电路图案的主表面分别设定有供所述构成部件配置的配置区域及与布线部件直接连接的连接区域；焊料配置工序，在所述基板的所述配置区域配置焊料；部件配置工序，在所述基板的所述配置区域上隔着所述焊料配置所述构成部件；以及部件接合工序，在覆盖了所述基板的所述连接区域中的与所述配置区域相邻的相邻连接区域的状态下进行加热，并在所述配置区域接合所述构成部件。
在所述部件接合工序，将焊接辅助工具配置在所述基板上，焊接辅助工具包含在底部具备与所述相邻连接区域对应的覆盖面的柱状的覆盖部件，利用所述覆盖面覆盖所述相邻连接区域。
在所述部件接合工序后，还包括将所述布线部件与所述相邻连接区域直接接合的布线部件接合工序。
在所述部件配置工序中，将在主表面形成有与所述配置区域对应的下部开口部的板状的定位工具配置在所述基板上，基于所述下部开口部，在所述配置区域配置所述构成部件。
在所述部件接合工序中，在配置于所述基板上的所述定位工具的所述下部开口部配置所述焊接辅助工具，而利用所述覆盖面覆盖所述相邻连接区域。
在所述准备工序，还准备将要配置在所述电路图案的接触部件配置区域的接触部件，在所述部件配置工序中，将在所述主表面还形成有与所述接触部件配置区域对应的接触部件定位孔的所述定位工具配置在所述基板上，基于所述接触部件定位孔，在所述接触部件配置区域还配置所述接触部件。
在所述部件接合工序中，一边将配置于在所述基板上配置的所述定位工具的所述接触部件定位孔的所述接触部件向所述基板侧按压，一边进行加热。
在所述部件接合工序中，在所述部件配置工序后，将形成有与所述下部开口部对应的上部开口部的板状的按压工具配置在所述定位工具上，在所述定位工具的所述下部开口部和所述按压工具的所述上部开口部配置所述焊接辅助工具而利用所述覆盖面覆盖所述相邻连接区域，一边利用所述按压工具将配置于所述定位工具的所述接触部件定位孔的所述接触部件向所述基板侧按压，一边进行加热。
在所述部件接合工序中，在所述部件配置工序后，将在与所述下部开口部对应的区域安装有所述焊接辅助工具的所述覆盖部件的所述覆盖面的相反侧的面的板状的按压工具配置在所述定位工具上，利用所述覆盖面覆盖所述相邻连接区域，一边利用所述按压工具将配置于所述定位工具的所述接触部件定位孔的所述接触部件向所述基板侧按压，一边进行加热。
所述构成部件是半导体元件。
另外，根据本发明的一个观点，提供一种焊接辅助工具，所述焊接辅助工具用于半导体装置的制造，针对半导体装置的基板具有柱状的覆盖部件，所述基板具有：俯视时呈矩形的绝缘板；电路图案，其形成于所述绝缘板的正面，并在所述电路图案的主表面分别设定有供构成部件配置的配置区域和与布线部件直接连接的连接区域，所述覆盖部件在底部具备覆盖面，所述覆盖面对应于所述连接区域中的、与所述配置区域相邻的相邻连接区域，在制造所述半导体装置的部件接合工序中，覆盖所述相邻连接区域。
所述覆盖部件在所述覆盖面形成有曲面，以对应于为了使用焊料将所述构成部件接合于所述配置区域而进行的加热所引起的所述基板在长度方向上的翘曲。
所述覆盖部件在所述覆盖面形成有多个阶梯，以对应于为了使用所述焊料将所述构成部件接合于所述配置区域而进行的加热所引起的所述基板在长度方向上的翘曲。
在所述电路图案上设定所述基板的多个连接区域，在所述相邻连接区域沿所述基板的长度方向排列的情况下，分别与所述相邻连接区域对应而设置多个所述覆盖部件。
所述覆盖部件分别调节所述覆盖部件的高度，以对应于为了使用所述焊料将所述构成部件接合于所述配置区域而进行的加热所引起的所述基板在宽度方向上的翘曲。
焊接辅助工具还具有顶板部，所述顶板部是板状，与所述基板的主表面相对，并且在与所述相邻连接区域分别对应的部位形成有开口部，所述覆盖部件以能够沿与所述基板的主表面垂直的方向上下移动的方式分别插入所述开口部。
所述构成部件是半导体元件。
技术效果
根据公开的技术，能够制造出防止在回流焊接工序时飞散的焊料小片向布线部件的连接区域附着，而能够将布线部件与连接区域可靠地接合，且抑制可靠性下降的半导体装置。
附图说明
图1是表示第一实施方式的半导体装置的制造方法的流程的图。
图2是用于说明第一实施方式的半导体装置的制造方法的各工序的图。
图3是表示第二实施方式的半导体装置的俯视图。
图4是表示第二实施方式的半导体装置的侧视图。
图5是表示第二实施方式的半导体装置的制造方法的流程的图。
图6是用于说明在第二实施方式的半导体装置的制造方法的基板定位工具放置陶瓷电路基板的工序的俯视图。
图7是用于说明在第二实施方式的半导体装置的制造方法的基板定位工具放置陶瓷电路基板的工序的截面图。
图8是用于说明对第二实施方式的半导体装置的制造方法的陶瓷电路基板涂布焊料的工序的俯视图。
图9是用于说明放置第二实施方式的半导体装置的制造方法的接触部件定位工具的工序的俯视图。
图10是用于说明放置第二实施方式的半导体装置的制造方法的接触部件定位工具的工序的截面图。
图11是用于说明利用第二实施方式的半导体装置的制造方法的接触部件定位工具来放置接触部件的工序的俯视图。
图12是用于说明利用第二实施方式的半导体装置的制造方法的接触部件定位工具来放置接触部件的工序的截面图。
图13是用于说明放置第二实施方式的半导体装置的制造方法的按压工具的工序的俯视图。
图14是用于说明放置第二实施方式的半导体装置的制造方法的按压工具的工序的截面图。
图15是用于说明在第二实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
图16是用于说明利用第二实施方式的半导体装置的制造方法的焊接辅助工具覆盖的工序的俯视图。
图17是用于说明利用第二实施方式的半导体装置的制造方法的焊接辅助工具覆盖的工序的截面图。
图18是用于说明在第二实施方式的半导体装置的制造方法的回流焊接工序时陶瓷电路基板发生了翘曲的情况的图。
图19是用于说明在第三实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
图20是用于说明在第三实施方式的半导体装置的制造方法的回流焊接工序时陶瓷电路基板发生了翘曲的情况的图。
图21是用于说明在第四实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
图22是用于说明在第五实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
图23是用于说明在第六实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
图24是用于说明在第六实施方式的半导体装置的制造方法的回流焊接工序时陶瓷电路基板发生了翘曲的情况的图。
图25是在第七实施方式的半导体装置的制造方法中使用的按压工具的俯视图。
图26是在第七实施方式的半导体装置的制造方法中使用的按压工具的截面图。
图27是用于说明放置第七实施方式的半导体装置的制造方法的按压工具的工序的截面图。
图28是在第八实施方式的半导体装置的制造方法中使用的按压工具的俯视图。
图29是在第八实施方式的半导体装置的制造方法中使用的按压工具的截面图。
图30是用于说明半导体装置的制造方法中的焊接工序的图。
符号说明
1 陶瓷电路基板
1a 绝缘板
1b1、1b2 电路图案
1c 金属板
2 焊料
3 半导体元件
4a、4b、4c 键合线
6a、6b 焊接辅助工具
A1 配置区域
A2、A3 相邻连接区域
具体实施方式
以下，参照附图，对实施方式进行说明。
[第一实施方式]
利用图1及图2，对第一实施方式的半导体装置的制造方法进行说明。
图1是表示第一实施方式的半导体装置的制造方法的流程的图，图2是用于说明第一实施方式的半导体装置的制造方法的各工序的图。
[步骤S1]
准备作为半导体装置的构成部件的半导体元件、陶瓷电路基板等。
例如，如图2的(A)所示，陶瓷电路基板1(基板)具有：绝缘板1a；形成于绝缘板1a的正面的电路图案1b1、1b2；以及形成于绝缘板1a的背面的金属板1c。应予说明，在电路图案1b1的主表面分别设定有配置区域A1和相邻连接区域A2，所述配置区域A1中配置有半导体元件，所述相邻连接区域A2与半导体元件的主电极电连接，并且与配置区域A1相邻。另外，在电路图案1b2的主表面分别设定有相邻连接区域A3，所述相邻连接区域A3与半导体元件的主电极电连接，并且与配置区域A1相邻。应予说明，相邻连接区域A2、A3与除电路图案1b1、1b2上以外的其他连接区域(省略图示)中的配置区域A1相邻。
[步骤S2]
在陶瓷电路基板的电路图案的预定区域涂布焊料。
例如，如图2的(B)所示，在陶瓷电路基板1的电路图案1b1的半导体元件的配置区域A1涂布焊料2。
[步骤S3]
在陶瓷电路基板的电路图案的配置区域经由在步骤S2中涂布的焊料而放置半导体元件。应予说明，作为除半导体元件以外的构成部件，也可以放置例如引线框、外部连接端子(销端子、接触部件等)、电子部件(热敏电阻、电流传感器)等。
例如，如图2的(C)所示，在陶瓷电路基板1的电路板(电路图案1b1)的配置区域A1经由焊料2放置半导体元件3。
[步骤S4]
覆盖针对陶瓷电路基板的键合线的电路图案的连接区域。
例如，如图2的(D)所示，对陶瓷电路基板1的电路图案1b1、1b2的相邻连接区域A2、A3放置焊接辅助工具6a、6b。由此，覆盖陶瓷电路基板1的电路图案1b1、1b2的相邻连接区域A2、A3。
[步骤S5]
在步骤S4中覆盖了陶瓷电路基板的相邻连接区域的状态(例如，参照图2的(D))下，进行加热而使焊料熔融，使半导体元件经由焊料固着于配置区域(回流焊接工序)。
此时，特别是，如果焊料2含有助焊剂，则因加热而助焊剂挥发，发泡。因此，假设如果在相邻连接区域A2、A3没有被覆盖状态(图2的(C)的状态)下进行回流焊接工序，则熔融了的焊料小片从半导体元件3的下部的焊料2向电路图案1b1、1b2的相邻连接区域A2、A3侧飞散。
但是，在第一实施方式中，如图2的(D)所示，在电路图案1b1、1b2的相邻连接区域A2、A3被焊接辅助工具6a、6b覆盖的状态下，进行回流焊接工序。因此，防止飞散了的焊料小片附着于电路图案1b1、1b2的相邻连接区域A2、A3。
[步骤S6]
将陶瓷电路基板的电路图案的连接区域与半导体元件的主电极电连接。
例如，如图2的(E)所示，从电路图案1b1、1b2的相邻连接区域A2、A3除去焊接辅助工具6a、6b，利用键合线4a将陶瓷电路基板1的电路图案1b2的相邻连接区域A3与半导体元件3的主电极连接。
另外，利用键合线4b、4c，分别连接陶瓷电路基板1的电路图案1b1、1b2的相邻连接区域A2、A3与外部连接端子(省略图示)。
在这样的利用键合线4a～4c进行连接时，在步骤S5中，因为电路图案1b1、1b2的相邻连接区域A2、A3由焊接辅助工具6a、6b覆盖，所以相邻连接区域A2、A3上不会附着飞散了的焊料小片。因此，不需要从电路图案1b1、1b2的相邻连接区域A2、A3除去飞散了的焊料小片的作业。另外，能够相对于电路图案1b1、1b2的相邻连接区域A2、A3分别适当地连接键合线4a及键合线4b、4c。
[步骤S7]
利用密封部件密封陶瓷电路基板上的半导体元件、键合线等(省略图示)。
由此制造半导体装置(省略图示)。应予说明，在步骤S3中，在将半导体元件放置在陶瓷电路基板的电路图案的配置区域时，能够使用具有与配置区域对应的开口部的板状的基板定位工具(省略图示)。另外，在步骤S5中，能够一边进行回流焊一边使用将半导体元件3向电路图案1b1侧按压的按压工具(省略图示)。针对包含这样的基板定位工具及按压工具的焊接工具，使用上述焊接辅助工具6a、6b。
由此，在上述半导体装置的制造方法中，准备半导体元件3和陶瓷电路基板1，所述陶瓷电路基板1具有：绝缘板1a；以及电路图案1b1、1b2，其形成于绝缘板1a的正面，且在电路图案1b1、1b2的主表面分别设定有半导体元件3的配置区域A1及与键合线4a、4b、4c直接连接的相邻连接区域A2、A3。应予说明，在配置区域A1，可以配置作为除了半导体元件3以外的构成部件的例如引线框、外部连接端子(销端子、接触部件等)、电子部件(热敏电阻、电流传感器)等。
另外，在陶瓷电路基板1的配置区域A1配置焊料2，经由焊料2将半导体元件3配置于配置区域A1上。并且，在利用焊接辅助工具6a、6b覆盖陶瓷电路基板1的相邻连接区域A2、A3的状态下进行加热而使焊料2熔融且凝固，从而在陶瓷电路基板1的配置区域A1经由焊料2固定半导体元件3。
在使焊料熔融且凝固而将半导体元件3利用焊料2固定于配置区域A1时，陶瓷电路基板1的相邻连接区域A2、A3被焊接辅助工具6a、6b覆盖。由此，防止从半导体元件3的下部的焊料2飞散了的焊料小片附着于电路图案1b1、1b2的相邻连接区域A2、A3。
因此，不需要从电路图案1b1、1b2的相邻连接区域A2、A3除去飞散了的焊料小片的作业。另外，电路图案1b1、1b2的相邻连接区域A2、A3上不会附着有焊料小片。因此，能够在电路图案1b1、1b2的相邻连接区域A2、A3分别适当地连接键合线4a～4c。
因此，在半导体装置的制造方法中，能够在不增加制造工序的条件下制造出抑制可靠性下降的半导体装置。
应予说明，在第一实施方式中，列举利用键合线将半导体元件3和电路图案1b2连接的情况为例而进行说明。不限于该情况，利用键合线将电路图案与其他电路图案连接，另外，利用焊接辅助工具覆盖将外部连接端子连接于电路图案时的各连接区域，能够防止焊料小片的附着。
[第二实施方式]
在第二实施方式中，更具体地说明第一实施方式。
首先，利用图3及图4对第二实施方式的半导体装置进行说明。
图3是表示第二实施方式的半导体装置的俯视图，图4是表示第二实施方式的半导体装置的侧视图。应予说明，图3省略密封部件的图示。另外，在图4中，密封部件由虚线表示。而且，将电路图案和半导体元件的主电极电连接的部件表示为键合线。
如图3及图4所示，半导体装置50具有：陶瓷电路基板10(基板)；与陶瓷电路基板10的正面接合的半导体元件20a～20t；以及电子部件20u。另外，半导体装置50具有：与陶瓷电路基板10正面接合的接触部件30a～30p、31a～31g、32a～32j、33a、33b；以及将陶瓷电路基板10的正面与半导体元件的主电极电连接的键合线(省略符号)。另外，在接触部件30a～30p、31a～31g、32a～32j、33a、33b安装有外部连接端子(图3中省略图示)。例如，在配置于陶瓷电路基板10的长度侧的接触部件30p、30o、31f、30n、30m、31e、30l、30k、31d、30j、31c、32j、32i分别安装有外部连接端子40p、40o、41f、40n、40m、41e、40l、40k、41d、40j、41c、42j、42i。并且，对于半导体装置50而言，陶瓷电路基板10的正面的半导体元件20a～20t以及电子部件20u与安装于接触部件30a～30p、31a～31g、32a～32j、33a、33b的外部连接端子，以该外部连接端子的前端部突出的方式被密封部件45密封。
应予说明，以下，在不特别区别半导体元件20a～20t及接触部件30a～30p、31a～31g、32a～32j、33a、33b的情况下，有时省略一部分符号。
陶瓷电路基板10具有：绝缘板11；形成于绝缘板11的正面的多个电路图案12a～12z；以及形成于绝缘板11的背面的金属板13。
绝缘板11由导热性优异的氧化铝、氮化铝、氮化硅等导热性高的陶瓷构成。
多个电路图案12a～12z由导电性优异的材质构成。作为这样的材质，例如由银、铜、镍、或者至少包含其中一种的合金等构成。应予说明，以下，在不特别区分电路图案12a～12z的情况下，存在省略符号的一部分的情况。
金属板13由导热性优异的铝、铁、银、铜、或者至少包含其中一种的合金等金属构成。
作为具有这样的结构的陶瓷电路基板10，能够使用例如DCB(Direct CopperBonding：直接铜键合)基板、AMB(Active MetalBrazed：活性金属钎焊)基板。通过在这样的陶瓷电路基板10的金属板13安装省略图示的散热部，能够使由半导体元件产生的热经由电路图案12a～12z、绝缘板11及金属板13传导到该散热部侧。
应予说明，绝缘板11在俯视时形成为例如矩形。另外，金属板13在俯视时形成为面积比绝缘板11的面积小的矩形。因此，陶瓷电路基板10形成为例如矩形。
半导体元件20a～20t由硅或碳化硅构成，包含例如IGBT、功率MOSTFET等开关元件。这些半导体元件20a～20t例如在背面具备漏电极(或者，集电极)作为主电极，在正面具备栅电极及源电极(或者，发射电极)作为主电极。
另外，半导体元件20a～20t根据需要包含SBD(Schottky Barrier Diode：肖特基二极管)、FWD(Free Wheeling Diode：续流二极管)等二极管。这样的半导体元件20a～20t在背面具备阴电极作为主电极，在正面具备阳电极作为主电极。上述半导体元件20a～20t的背面侧与预定的电路图案(省略图示)上接合。
应予说明，半导体元件20a～20t经由焊料(省略图示)接合在电路图案12a～12z上。在后面对焊料进行说明。
键合线由导电性优异的材质构成。作为这样的材质，由例如金、银、铜、铝、或者至少包含其中一种的合金等构成。另外，在半导体元件20a、20b、20c、20n、20o、20p、20q的栅电极与电路图案12z、12b、12d、12l、12n、12p、12r之间进行电连接的键合线的直径为例如110μm以上且130μm以下，平均直径为125μm。其他键合线的直径为例如350μm以上且450μm以下，平均直径为400μm。
密封部件45包含例如马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固化性树脂和含于热固化性树脂的填充材料。作为这样的密封部件45的一个例子，包含环氧树脂和作为填料填充于环氧树脂中的二氧化硅、氧化铝、氮化硼或氮化铝等填充材料。
接着，按照图5所示的流程图，利用表示各工序的图6～图17对这样的半导体装置50的制造方法进行说明。
图5是表示第二实施方式的半导体装置的制造方法的流程的图。
图6是用于说明在第二实施方式的半导体装置的制造方法的基板定位工具放置陶瓷电路基板的工序的俯视图，图7是用于说明在第二实施方式的半导体装置的制造方法的基板定位工具放置陶瓷电路基板的工序的截面图。应予说明，图7是图6的单点划线X-X处的截面图。
图8是用于说明对第二实施方式的半导体装置的制造方法的陶瓷电路基板涂布焊料的工序的俯视图。
图9是用于说明放置第二实施方式的半导体装置的制造方法的接触部件定位工具的工序的俯视图，图10是用于说明放置第二实施方式的半导体装置的制造方法的接触部件定位工具的工序的截面图。应予说明，图10是图9的单点划线X-X处的截面图。
图11是用于说明利用第二实施方式的半导体装置的制造方法的接触部件定位工具放置接触部件的工序的俯视图，图12是用于说明利用第二实施方式的半导体装置的制造方法的接触部件定位工具放置接触部件的工序的截面图。
图13是用于说明放置第二实施方式的半导体装置的制造方法的按压工具的工序的俯视图，图14是用于说明放置第二实施方式的半导体装置的制造方法的按压工具的截面图。
图15是用于说明在第二实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。应予说明，对于焊接辅助工具100而言，图15的(A)表示后视图(与陶瓷电路基板10的电路图案面对置的面)，图15的(B)表示主视图，图15的(C)表示侧视图。
图16是用于说明利用第二实施方式的半导体装置的制造方法的焊接辅助工具进行覆盖的工序的俯视图，图17是用于说明利用第二实施方式的半导体装置的制造方法的焊接辅助工具进行覆盖的工序的截面图。
[步骤S11]
准备半导体元件20a～20t、陶瓷电路基板10、电子部件20u、以及接触部件30a～30p、31a～31g、32a～32j、33a、33b。
[步骤S12]
如图6及图7所示，将陶瓷电路基板10放置于基板定位工具60。
基板定位工具60俯视时呈矩形，在中心部形成有收纳陶瓷电路基板10且构成为凹部状的收纳部61。另外，基板定位工具60在上表面的四个角分别形成有导销62a～62d。另外，基板定位工具60由复合陶瓷材料、碳等耐热性优异的材质构成。
陶瓷电路基板10以电路图案12a～12z为正面而载置于这样的基板定位工具60的收纳部61。
应予说明，在陶瓷电路基板10的多个电路图案中的电路图案12y上，设定有供半导体元件20a～20f配置的配置区域12y1～12y6。
另外，在陶瓷电路基板10的多个电路图案中的电路图案12v上，设定有供半导体元件20q、20t配置的配置区域12v1、12v2。
另外，在陶瓷电路基板10的多个电路图案中的电路图案12u上，设定有供半导体元件20p、20s配置的配置区域12u1、12u2。
另外，在陶瓷电路基板10的多个电路图案中的电路图案12t上，设定有供半导体元件20o、20r配置的配置区域12t1、12t2。
应予说明，在陶瓷电路基板10，在除电路图案12y、12v、12u、12t以外的电路图案上也同样地设定有半导体元件的配置区域，但省略符号。
而且，遍及陶瓷电路基板10的电路图案12v、12u、12t，设定有利用键合线与半导体元件20d～20f的主电极电连接的连接区域B1。
另外，遍及陶瓷电路基板10的电路图案12z、12a～12e，设定有利用键合线与半导体元件20a～20c的主电极电连接的连接区域B2。
另外，遍及陶瓷电路基板10的电路图案12n～12s，设定有利用键合线与半导体元件20o～20q的主电极电连接的连接区域B3。
[步骤S13]
如图8所示，在收纳于基板定位工具60的收纳部61的陶瓷电路基板10的电路图案12y、12f、12h、12g、12i、12k、12t、12u、12v上的半导体元件20a～20t的配置区域分别涂布焊料21a～21t。
另外，在收纳于基板定位工具60的收纳部61的陶瓷电路基板10的电路图案12w、12x上的电子部件20u的配置区域分别涂布焊料21u。
另外，在收纳于基板定位工具60的收纳部61的陶瓷电路基板10的电路图案12a、12c、12e、12k、12m、12o、12q、12s、12y的接触部件30a～30p的配置区域分别涂布焊料34a～34p。
另外，在收纳于基板定位工具60的收纳部61的陶瓷电路基板10的电路图案12b、12d、12l、12n、12p、12r、12z的接触部件31a～31g的配置区域分别涂布焊料35a～35g。
另外，在收纳于基板定位工具60的收纳部61的陶瓷电路基板10的电路图案12f、12g、12i、12h、12j的接触部件32a～32j的配置区域分别涂布焊料36a～36j。
另外，在收纳于基板定位工具60的收纳部61的陶瓷电路基板10的电路图案12w、12x的接触部件33a、33b的配置区域分别涂布焊料37a、37b。
应予说明，这样的陶瓷电路基板10的电路图案12a～12z的上述焊料21a～21t、21u、34a～34p、35a～35g、36a～36j、37a、37b可以通过例如丝网印刷而进行涂布。
另外，上述焊料21a～21t、21u、34a～34p、35a～35g、36a～36j、37a、37b通过以例如由锡-银-铜构成的合金、由锡-锌-铋构成的合金、由锡-铜构成的合金、由锡-银-铟-铋构成的合金中的任一种合金为主要成分的无铅焊料而构成。除此以外，包含具有除去电路图案12a～12z上的氧化物的作用的助焊剂。助焊剂含有例如环氧树脂、羧酸、松香树脂、活性剂、溶剂，还能够根据需要含有其他成分。而且，这样的焊料21a～21t、21u、34a～34p、35a～35g、36a～36j、37a、37b也可以含有镍、锗、钴或硅等添加物。
应予说明，以下，在特别不区别焊料21a～21t、21u、34a～34p、35a～35g、36a～36j、37a、37b的情况下，有省略一部分符号的情况。
[步骤S14]
如图9及图10所示，将接触部件定位工具70放置于基板定位工具60。
接触部件定位工具70也由复合陶瓷材料、碳等耐热性优异的材质构成。接触部件定位工具70形成为俯视时呈矩形的板状。接触部件定位工具70在四个角分别形成有导孔73a～73d。将基板定位工具60的各导销62a～62d插通于各导孔73a～73d，而将接触部件定位工具70放置于基板定位工具60。
在如此放置时，在接触部件定位工具70分别形成有与陶瓷电路基板10的接触部件30a～30p、31a～31g、32a～32j、33a、33b的配置区域(涂布的焊料)分别对应的接触部件定位孔74a～74p、75a～75g、76a～76j、77a、77b。
另外，同样在放置时，在接触部件定位工具70分别形成有与陶瓷电路基板10的半导体元件20h、20l、20m、20i～20k、20n的配置区域(涂布的焊料)分别对应的开口部71h、71l、71m、71i、71n。应予说明，这样的开口部71h、71l、71m、71i、71n的开口尺寸比半导体元件20h、20l、20m、20i～20k、20n的尺寸大一圈。
并且，同样在放置时，在接触部件定位工具70形成有与陶瓷电路基板10的半导体元件20a～20g、20o～20t、电子部件20u及连接区域B1～B3(参照图6)对应的开口部72。
[步骤S15]
如图11及图12所示，在接触部件定位工具70的接触部件定位孔74a～74p、75a～75g、76a～76j、77a、77b，利用安装装置(省略图示)分别放置接触部件30a～30p、31a～31g、32a～32j、33a、33b。
另外，在接触部件定位工具70的开口部71h、71l、71m、71i、71n，利用安装装置(省略图示)分别放置半导体元件20h、20l、20m、20i～20k、20n。
另外，在接触部件定位工具70的开口部72，利用安装装置(省略图示)，分别放置半导体元件20a～20g、20o～20t、电子部件20u。
[步骤S16]
如图13及图14所示，将按压工具80放置在接触部件定位工具70上。
按压工具80也由复合陶瓷材料、碳等耐热性优异的材质构成。按压工具80形成为俯视时呈矩形的板状。按压工具80在四个角分别形成有导孔83a～83d。在各导孔83a～83d插通基板定位工具60的各导销62a～62d，而将按压工具80放置于接触部件定位工具70。
在如此放置时，在按压工具80形成有与接触部件定位工具70的开口部72对应的开口部82。
因此，在放置于接触部件定位工具70的接触部件定位孔74a～74p、75a～75g、76a～76j、77a、77b的接触部件30a～30p、31a～31g、32a～32j、33a、33b上配置有按压工具80。应予说明，在图13中，以虚线的圆表示按压工具80的与接触部件30a～30p、31a～31g、32a～32j、33a、33b对应的部位。
另外，此时，因为配置于陶瓷电路基板10的电路图案上的半导体元件20h、20l、20m、20i～20k、20n(参照图11)相对于按压工具80的主表面隔开间隙，所以不影响来自于按压工具80的按压。
[步骤S17]
如图15～图17所示，在按压工具80的开口部82(以及接触部件定位工具70的开口部72)，放置焊接辅助工具100而覆盖陶瓷电路基板10的连接区域B1～B3。
焊接辅助工具100具有顶板部110以及与顶板部110的主表面(与陶瓷电路基板10对置的面)一体形成的覆盖部件120、130、140。另外，焊接辅助工具100也由复合陶瓷材料、碳等耐热性优异的材质构成。
顶板部110为与按压工具80的开口部82(以及接触部件定位工具70的开口部72)对应的形状且形成为板状。应予说明，在图16中，表示将焊接辅助工具100安装于按压工具80的开口部82时的俯视图，顶板部110以虚线表示。
如图15所示，覆盖部件120、130、140形成为高度H及长度L且宽度分别为T1、T2、T3的柱状。另外，覆盖部件120、130、140在底面具备覆盖面121、131、141。另外，覆盖面121、131、141的形状与陶瓷电路基板10的连接区域B1、B2、B3的形状(参照图13)对应。在多个连接区域B1、B2、B3沿陶瓷电路基板10的长度方向并列的情况(参照图13)下，覆盖部件120、130、140分别与连接区域B1、B2、B3对应，沿陶瓷电路基板10的长度方向并列设置多个(参照图16)。
将这样的结构的焊接辅助工具100放置在按压工具80的开口部82(以及接触部件定位工具70的开口部72)。于是，如图16及图17所示，焊接辅助工具100的覆盖部件120、130、140的覆盖面121、131、141与陶瓷电路基板10的连接区域B1、B2、B3抵接而载置焊接辅助工具100。因此，陶瓷电路基板10的连接区域B1、B2、B3处于被焊接辅助工具100的覆盖部件120、130、140的覆盖面121、131、141覆盖的状态。
[步骤S18]
在步骤S17中，在将焊接辅助工具100放置于按压工具80的状态下，将其搬入回流焊炉，将炉内减压而以回流焊处理温度进行加热处理(回流焊接工序)。回流焊处理温度为例如250℃以上且300℃以下。另外，此时，一边将按压工具80向陶瓷电路基板10侧按压一边进行加热。
由此，焊料21a～21t、21u、34a～34p、35a～35g、36a～36j、37a、37b分别熔融，而将各电路图案与半导体元件20a～20t及接触部件30a～30p、31a～31g、32a～32j、33a、33b电连接。
此时，焊料小片有可能分别从电路图案12y上的焊料21d、21e、21f和电路图案12v、12u、12t的焊料21t、21s、21r向电路图案12v、12u、12t的连接区域B1飞散。但是，因为该连接区域B1被焊接辅助工具100的覆盖部件120的覆盖面121覆盖，所以防止飞散的焊料小片附着于连接区域B1。
同样地，焊料小片有可能从电路图案12y上的焊料21a、21b、21c向电路图案12z、12a、12b、12c、12d、12e的连接区域B2飞散。但是，因为该连接区域B2被焊接辅助工具100的覆盖部件130的覆盖面131覆盖，所以防止飞散的焊料小片附着于连接区域B2。
同样地，焊料小片有可能从电路图案12v、12u、12t上的焊料21q、21p、21o向电路图案12m～12s的连接区域B3飞散。但是，该连接区域B3被焊接辅助工具100的覆盖部件140的覆盖面141覆盖，由此防止飞散的焊料小片附着于连接区域B3。
并且，通过使熔融后的焊料21a～21t、21u、34a～34p、35a～35g、36a～36j、37a、37b凝固，从而半导体元件20a～20t、电子部件20u及接触部件30a～30p、31a～31g、32a～32j、33a、33b与各电路图案接合。
[步骤S19]
从半导体元件20a～20t、电子部件20u及接触部件30a～30p、31a～31g、32a～32j、33a、33b与各电路图案接合后的陶瓷电路基板10拆卸基板定位工具60、接触部件定位工具70、按压工具80及焊接辅助工具100。
接着，利用未图示的超声波键合工具，通过键合线将陶瓷电路基板10的各电路图案的预定区域与半导体元件20a～20t电连接。
在步骤S18的回流焊接工序时，电路图案12v、12u、12t的连接区域B1被焊接辅助工具100的覆盖部件120的覆盖面121覆盖。因此，在该连接区域B1未附着有飞散的焊料小片，而能够利用键合线将半导体元件20d、20e、20f的主电极与电路图案12v、12u、12t的连接区域B1适当地连接。
电路图案12z、12a、12b、12c、12d、12e的连接区域B2也同样地被焊接辅助工具100的覆盖部件130的覆盖面131覆盖。因此，在该连接区域B2未附着有飞散的焊料小片，而能够利用键合线将半导体元件20a、20b、20c的主电极与电路图案12z、12a、12b、12c、12d、12e的连接区域B2适当地连接。
电路图案12m～12s的连接区域B3也同样地被焊接辅助工具100的覆盖部件140的覆盖面141覆盖。因此，在该连接区域B3未附着有飞散的焊料小片，从而能够利用键合线将半导体元件20q、20p、20o的主电极与电路图案12m～12s的连接区域B3适当地连接。
另外，在如此连接键合线后，将外部连接端子(省略图示)压入各接触部件30a～30p、31a～31g、32a～32j、33a、33b。
[步骤S20]
利用密封部件45密封陶瓷电路基板10上的半导体元件20a～20t、电子部件20u、接触部件30a～30p、31a～31g、32a～32j、33a、33b、键合线等。
以上，在步骤S12中，使用基板定位工具60，在步骤S14中，使用接触部件定位工具70，在步骤S16中，使用按压工具80。针对这样的包含基板定位工具60、接触部件定位工具70及按压工具80的焊接工具，使用上述焊接辅助工具100，而制造图3及图4所示的半导体装置50。
由此，在上述半导体装置50的制造方法中，准备半导体元件、电子部件及接触部件、陶瓷电路基板10，所述陶瓷电路基板10具有：绝缘板11；以及电路图案，其形成于绝缘板11的正面，且在电路图案的主表面分别设定有供半导体元件配置的配置区域12y1～12y6、12v1、12v2、12u1、12u2、12t1、12t2及与键合线直接连接的连接区域B1、B2、B3。
另外，在陶瓷电路基板10的配置区域12y1～12y6、12v1、12v2、12u1、12u2、12t1、12t2涂布焊料21a～21f、21q、21t、21p、21s、21o、21r。然后，在配置区域12y1～12y6、12v1、12v2、12u1、12u2、12t1、12t2上经由焊料21a～21f、21q、21t、21p、21s、21o、21r配置半导体元件20a～20f、20q、20t、20p、20s、20o、20r。
并且，在陶瓷电路基板10的电路图案上的连接区域B1、B2、B3被焊接辅助工具100的覆盖部件120、130、140的状态下，进行加热而使焊料21a～21f、21q、21t、21p、21s、21o、21r熔融，在陶瓷电路基板10的配置区域12y1～12y6、12v1、12v2、12u1、12u2、12t1、12t2经由焊料21a～21f、21q、21t、21p、21s、21o、21r固定半导体元件20a～20f、20q、20t、20p、20s、20o、20r。
在固定时，因为陶瓷电路基板10的连接区域B1、B2、B3被焊接辅助工具100的覆盖部件120、130、140覆盖，所以防止从半导体元件20a～20f、20q、20t、20p、20s、20o、20r的下部的焊料21a～21f、21q、21t、21p、21s、21o、21r飞散了的焊料小片附着到连接区域B1、B2、B3。
因此，不需要用于从电路图案的连接区域B1、B2、B3除去飞散了的焊料小片的作业。另外，能够分别对电路图案的连接区域B1、B2、B3适当地连接键合线。
因此，对于半导体装置50的制造方法而言，不用增加制造工序，就能够制造出抑制可靠性下降的半导体装置50。
应予说明，在第三实施方式以后，对与第二实施方式相同的结构标注相同的符号，存在省略这些结构的详细说明的情况。
[第三实施方式]
在第三实施方式中，针对用于因回流焊接工序时的加热而产生了翘曲翘曲的陶瓷电路基板10的焊接辅助工具进行说明。
首先，在第二实施方式中，利用图18对回流焊接工序时因加热导致陶瓷电路基板10发生了翘曲的情况进行说明。
图18是用于说明在第二实施方式的半导体装置的制造方法的回流焊接工序时陶瓷电路基板发生了翘曲的情况的图。
应予说明，对于陶瓷电路基板10而言，图18的(A)表示沿Y方向(长度方向)的情况，图18的(B)表示沿X方向(短边方向)的情况。
另外，在图18中，省略陶瓷电路基板10的电路图案及各种工具的记载。
如第二实施方式所说明的那样，在陶瓷电路基板10的连接区域B1～B3被焊接辅助工具100的覆盖部件120、130、140覆盖的状态(图5的步骤S17)下，以回流焊处理温度进行加热处理(图5的步骤S18)。
于是，陶瓷电路基板10存在根据背面的金属板13与正面的电路图案之间的线膨胀系数之差而发生翘曲的情况。
例如，如图18的(A)所示，存在陶瓷电路基板10沿长度方向(Y方向)发生向下凸起的翘曲的情况。因此，导致在陶瓷电路基板10的正面的中心部与覆盖陶瓷电路基板10的连接区域B1～B3的焊接辅助工具100的覆盖部件120、130、140的覆盖面121、131、141之间空出间隙G1。
或者，如图18的(B)所示，存在陶瓷电路基板10沿短边方向(X方向)发生向下凸起的翘曲的情况。因此，导致在陶瓷电路基板10的正面的中心部与覆盖陶瓷电路基板10的连接区域B1的焊接辅助工具100的覆盖部件120的覆盖面121之间空出间隙G2。
如第二实施方式所说明的那样，键合线的直径根据与半导体元件的栅极电连接还是与除栅极以外的主电极电连接而不同。前者的情况下的键合线的直径为110μm以上且130μm以下，平均直径为125μm。后者的情况下的键合线的直径为350μm以上且450μm以下，平均直径为400μm。
因此，将陶瓷电路基板10的电路图案划分为连接平均直径为125μm的引线键合的区域、以及连接平均直径为400μm的引线键合的区域。
因此，在连接平均直径为125μm的引线键合的电路图案的连接区域，例如，在回流焊接工序时飞散的焊料小片的平均直径大于0.045mm的情况下，不能连接这样的平均直径的键合线。
因此，对于连接平均直径为125μm的引线键合的电路图案与焊接辅助工具100之间的间隙G1、G2而言，可以仅进入平均直径为0.045mm以下的焊料小片且为0.045mm以下。
另外，在连接平均直径为400μm的引线键合的电路图案的区域，在回流焊接工序时飞散的焊料的平均直径大于0.17mm的情况下，不能连接这样的平均直径的键合线。
因此，对于连接平均直径为400μm的引线键合的电路图案与焊接辅助工具100之间的间隙G1、G2而言，可以仅进入平均直径为0.17mm以下的焊料且为0.17mm以下。
但是，存在根据陶瓷电路基板10的翘曲状况而连接平均直径为125μm的引线键合的电路图案与焊接辅助工具100之间的间隙G1、G2为0.045mm以上的情况。同样地，存在连接平均直径为400μm的引线键合的电路图案与焊接辅助工具100之间的间隙G1、G2为0.17mm以上的情况。
因此，利用图19对第三实施方式的焊接辅助工具进行说明。
图19是用于说明在第三实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
应予说明，对于焊接辅助工具200而言，图19的(A)表示后视图(与陶瓷电路基板10的电路图案面对置的面)，图19的(B)表示主视图，图19的(C)表示侧视图。
焊接辅助工具200具有：顶板部110；与顶板部110的主表面(与陶瓷电路基板10对置的面)一体地形成的覆盖部件220、230、240。另外，焊接辅助工具200也由复合陶瓷材料、碳等耐热性优异的材质构成。
如图19所示，覆盖部件220、230、240形成为长度L且宽度分别为T1、T2、T3的柱状。但是，覆盖部件220、230、240的覆盖面221、231、241为曲面。该曲面是与事先算出的陶瓷电路基板10因加热而产生的长度方向(YY方向)的翘曲对应。而且，调节覆盖部件220、230、240的高度H1、H2、H3，以便与事先算出的陶瓷电路基板10因加热而产生的短边方向(X方向)的翘曲对应。
接着，利用图20对利用这样的焊接辅助工具200覆盖回流焊接工序时发生了翘曲的陶瓷电路基板10的连接区域B1、B2、B3的情况进行说明。
图20是用于说明在第三实施方式的半导体装置的制造方法的回流焊接工序时陶瓷电路基板发生了翘曲的情况的图。
应予说明，对于陶瓷电路基板10而言，图20的(A)表示沿YY方向(长度方向)的情况，图20的(B)表示沿X方向(短边方向)的情况。
另外，在图20中，也省略陶瓷电路基板10的电路图案及各种工具的记载。
在陶瓷电路基板10的连接区域B1、B2、B3被焊接辅助工具200的覆盖部件220、230、240覆盖的状态下(步骤S17)，以回流焊处理温度进行加热处理(步骤S18)(省略图示)。
于是，陶瓷电路基板10根据背面的金属板13与正面的电路图案之间的线膨胀系数之差，发生了翘曲。
因此，如图20的(A)所示，陶瓷电路基板10沿长度方向(YY方向)发生向下凸起的翘曲。在该情况下，焊接辅助工具200的覆盖部件220、230、240的覆盖面221、231、241事先就带有曲面。在此，以使陶瓷电路基板10的中心附近的各被覆盖部件的高度比陶瓷电路基板10的一边的各被覆盖部件的高度高的方式形成曲面。因此，焊接辅助工具200的覆盖部件220、230、240的覆盖面221、231、241能够沿在长度方向上发生了翘曲的陶瓷电路基板10的翘曲而覆盖连接区域B1、B2、B3。
另外，如图20的(B)所示，陶瓷电路基板10沿短边方向(X方向)发生向下凸起的翘曲。在该情况下，事先调节焊接辅助工具200的覆盖部件220、230、240的高度H1、H2、H3。在此，陶瓷电路基板10的中心附近的覆盖部件220的高度H1比陶瓷电路基板10的周围的覆盖部件230、240的高度H2、H3高。因此，焊接辅助工具200的覆盖部件220、230、240的覆盖面221、231、241能够沿在短边方向上发生了翘曲的陶瓷电路基板10的翘曲而覆盖连接区域B1、B2、B3。
因此，上述焊接辅助工具200的覆盖部件220、230、240的覆盖面221、231、241与发生于陶瓷电路基板10的长度方向上的翘曲匹配地带有曲面。另外，与发生于陶瓷电路基板10的短边方向上的翘曲匹配地调节上述焊接辅助工具200的覆盖部件220、230、240的高度。
由此，在回流焊接工序时，即使因加热处理而在陶瓷电路基板10产生翘曲，也能够减小陶瓷电路基板10的连接区域B1、B2、B3与焊接辅助工具200的覆盖部件220、230、240的覆盖面221、231、241之间的间隙。因此，能够可靠地防止回流焊接工序时从焊料飞散的焊料小片附着于电路图案的连接区域B1、B2、B3。
[第四实施方式]
在第四实施方式中，利用图21对第三实施方式的焊接辅助工具的变形例进行说明。
图21是用于说明在第四实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
应予说明，对于焊接辅助工具300而言，图21的(A)表示主视图，图21的(B)表示侧视图。应予说明，对于后视图而言，能够参照图19的(A)。
焊接辅助工具300具有：顶板部110；与顶板部110的主表面(与陶瓷电路基板10对置的表面)一体地形成的覆盖部件320、330、340。另外，焊接辅助工具300也由复合陶瓷材料、碳等耐热性优异的材质构成。
如图21所示，覆盖部件320、330、340形成为长度L且宽度分别为T1、T2、T3的柱状。但是，在覆盖部件320、330、340的覆盖面321、331、341形成有多个阶梯。该阶梯是与事先算出陶瓷电路基板10因加热而产生的长度方向(YY方向)上的翘曲对应。形成多个阶梯，以使在陶瓷电路基板10沿长度方向(Y方向)发生向下凸起的翘曲的情况下，陶瓷电路基板10的中心附近的高度变得比陶瓷电路基板10的周围的高度高。并且，调节覆盖部件320、330、340的高度H1、H2、H2，以使其与事先算出的陶瓷电路基板10因加热而产生的短边方向(X方向)上的翘曲对应。在陶瓷电路基板10沿短边方向(X方向)发生向下凸起的翘曲的情况下，陶瓷电路基板10的中心附近的覆盖部件320的高度H1变得比陶瓷电路基板10的周围的覆盖部件330、340的高度H2、H3高。
由此，与第三实施方式相同地，在回流焊接工序时，即使因加热处理而在陶瓷电路基板10产生翘曲，也能够减小陶瓷电路基板10的连接区域B1、B2、B3与焊接辅助工具300的覆盖部件320、330、340的覆盖面321、331、341之间的间隙。因此，能够可靠地防止回流焊接工序时从焊料飞散的焊料小片附着于电路图案的连接区域B1、B2、B3。
[第五实施方式]
在第五实施方式中，利用图22对第二实施方式的焊接辅助工具的变形例进行说明。
图22是用于说明在第五实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
应予说明，对于焊接辅助工具400而言，图22的(A)表示正面(与陶瓷电路基板10的电路图案对置的面的相反侧的面)的图，图22的(B)表示主视图，图22的(C)表示侧视图。
焊接辅助工具400具有：顶板部410；与顶板部410的正面(与陶瓷电路基板10对置的面的相反侧的面)一体地形成的覆盖部件420、430、440。另外，焊接辅助工具400也由复合陶瓷材料、碳等耐热性优异的材质构成。
顶板部410为与按压工具80的开口部82(以及接触部件定位工具70的开口部72)对应的形状且形成为板状。顶板部410的俯视图形成为如例如以图16所示的开口部82内的虚线所示的形状。另外，顶板部410在将焊接辅助工具400放置于按压工具80的开口部82(以及接触部件定位工具70的开口部72)时，与陶瓷电路基板10的连接区域B1、B2、B3对应的部位形成有开口部412、413、414。
如图22所示，覆盖部件420、430、440形成为高度H及长度L且宽度分别为T1、T2、T3的柱状。另外，覆盖部件420、430、440在底面具备覆盖面421、431、441。另外，覆盖面421、431、441的形状与陶瓷电路基板10的连接区域B1、B2、B3的形状(参照图13)对应。另外，这样的覆盖部件420、430、440插通于顶板部410的开口部412、413、414，覆盖部件420、430、440在另一端部形成有卡止部422、432、442。因此，覆盖部件420、430、440能够插通于顶板部410的开口部412、413、414而沿上下方向移动。但是，覆盖部件420、430、440相对于顶板部410向下部的移动被卡止部422、432、442卡止、限制于顶板部410。
将这样的结构的焊接辅助工具400放置于按压工具80的开口部82(以及接触部件定位工具70的开口部72)。于是，焊接辅助工具400的覆盖部件420、430、440的覆盖面421、431、441与陶瓷电路基板10的连接区域B1、B2、B3抵接，而载置焊接辅助工具400。因此，陶瓷电路基板10的连接区域B1、B2、B3处于被焊接辅助工具400的覆盖部件420、430、440的覆盖面421、431、441覆盖的状态。
由此，与第三实施方式相同地，在回流焊接工序时，即使因加热处理在陶瓷电路基板10产生翘曲，也能够减小陶瓷电路基板10的连接区域B1、B2、B3与焊接辅助工具400的覆盖部件420、430、440的覆盖面421、431、441之间的间隙。因此，能够可靠地防止回流焊接工序时从焊料飞散的焊料小片附着于电路图案的连接区域B1、B2、B3。
[第六实施方式]
在第六实施方式中，利用图23对第五实施方式的焊接辅助工具的变形例进行说明。
图23是用于说明在第六实施方式的半导体装置的制造方法中使用的焊接辅助工具的图。
应予说明，对于焊接辅助工具500而言，图23的(A)表示正面(与陶瓷电路基板10对置的面的相反侧的面)的图，图23的(B)表示主视图，图23的(C)表示侧视图。
焊接辅助工具500具有：顶板部410；以及与顶板部410的正面一体地形成的覆盖部件520、530、540。另外，焊接辅助工具500也由复合陶瓷材料、碳等耐热性优异的材质构成。
如图23所示，覆盖部件520、530、540形成为高度H及长度L且宽度分别为T1、T2、T3的柱状。另外，覆盖部件520、530、540在底面具备覆盖面521、531、541。但是，与第三实施方式相同地(参照图19)，覆盖部件520、530、540的覆盖面521、531、541分别带有曲面。该曲面与事先算出的陶瓷电路基板10因加热而产生的长度方向(Y方向)上的翘曲对应。在此，以使陶瓷电路基板10的中心附近的高度变得比陶瓷电路基板10的周围的高度高的方式形成曲面。
另外，覆盖面521、531、541的形状对应于陶瓷电路基板10的连接区域B1、B2、B3的形状(参照图13)。另外，这样的覆盖部件520、530、540插通于顶板部410的开口部412、413、414，覆盖部件520、530、540在另一端部形成有卡止部522、532、542。因此，覆盖部件520、530、540能够插通于顶板部410的开口部412、413、414而沿上下方向移动。但是，覆盖部件520、530、540相对于顶板部410向下部的移动被卡止部522、532、542卡止而限制于顶板部410。
接着，利用图24，对利用这样的焊接辅助工具500覆盖在回流焊接工序时发生了翘曲的陶瓷电路基板10的连接区域B1、B2、B3的情况进行说明。
图24是用于说明在第六实施方式的半导体装置的制造方法的回流焊接工序时陶瓷电路基板发生了翘曲的情况的图。
应予说明，对于陶瓷电路基板10而言，图24的(A)表示沿YY方向(长度方向)的情况，图24的(B)表示沿X方向(短边方向)的情况。
另外，在图24中，也省略陶瓷电路基板10的电路图案及各种工具的记载。
在陶瓷电路基板10的连接区域B1、B2、B3被焊接辅助工具500的覆盖部件520、530、540覆盖的状态下(步骤S17)，以回流焊处理温度进行加热处理(步骤S18)(省略图示)。
于是，陶瓷电路基板10根据背面的金属板13与正面的电路图案之间的线膨胀系数之差，发生了翘曲。
因此，如图24的(A)所示，陶瓷电路基板10沿长度方向(Y方向)发生向下凸起的翘曲。在该情况下，事先在焊接辅助工具500的覆盖部件520、530、540的覆盖面521、531、541形成曲面。因此，焊接辅助工具500的覆盖部件520、530、540的覆盖面521、531、541能够沿在长度方向上发生了翘曲的陶瓷电路基板10的翘曲而覆盖连接区域B1、B2、B3。
另外，如图24的(B)所示，陶瓷电路基板10沿短边方向(X方向)发生向下凸起的翘曲。在该情况下，焊接辅助工具500的覆盖部件520、530、540以能够沿上下可运动的方式插通于顶板部410的开口部412、413、414。因此，焊接辅助工具500的覆盖部件520、530、540能够沿在短边方向上发生了翘曲的陶瓷电路基板10的翘曲而向上方移动，覆盖连接区域B1、B2、B3。
因此，上述焊接辅助工具500的覆盖部件520、530、540的覆盖面521、531、541与产生于陶瓷电路基板10的长度方向的翘曲匹配而形成曲面。另外，上述焊接辅助工具500的覆盖部件520、530、540的高度通过与产生于陶瓷电路基板10的短边方向的翘曲匹配而调整高度。
由此，在回流焊接工序时，即使因加热处理在陶瓷电路基板10产生翘曲，也能够减小陶瓷电路基板10的连接区域B1、B2、B3与焊接辅助工具500的覆盖部件520、530、540的覆盖面521、531、541之间的间隙。因此，能够可靠地防止回流焊接工序时从焊料飞散的焊料小片附着于电路图案的连接区域B1、B2、B3。
应予说明，在焊接辅助工具500的覆盖部件520、530、540的覆盖面521、531、541，代替曲面还可以与第四实施方式的图21相同地形成与陶瓷电路基板10的翘曲对应的多个阶梯。
[第七实施方式]
在第七实施方式中，列举在按压工具安装焊接辅助工具的覆盖部件的情况为例进行说明。
利用图25及图26，对第七实施方式的按压工具进行说明。
图25是在第七实施方式的半导体装置的制造方法中使用的按压工具的俯视图，图26是在第七实施方式的半导体装置的制造方法中使用的按压工具的截面图。
应予说明，图26的(A)表示图25的单点划线Y-Y处的截面图，图26的(B)表示图25的单点划线X-X处的截面图。
按压工具180由复合陶瓷材料、碳等耐热性优异的材质构成。按压工具180形成为俯视时呈矩形的板状。按压工具180在四个角分别形成有导孔83a～83d。在各导孔83a～83d插通基板定位工具60的各导销62a～62d，而将按压工具180放置于接触部件定位工具70。
另外，按压工具180在如此放置于接触部件定位工具70时，在与陶瓷电路基板10的连接区域B1、B2、B3对应的位置形成有覆盖部件120、130、140。
覆盖部件120、130、140与第二实施方式的图15相同地，形成为高度H及长度L且宽度分别为T1、T2、T3的柱状。另外，覆盖部件120、130、140在底面具备覆盖面121、131、141。另外，覆盖面121、131、141的形状与陶瓷电路基板10的连接区域B1、B2、B3的形状(参照图13)对应。
接着，利用图27，对使用这样的按压工具180且放置图5所示的半导体装置50的制造方法的按压部件的工序(步骤S16)进行说明。
图27是用于说明放置第七实施方式的半导体装置的制造方法的按压工具的工序的截面图。应予说明，图27表示在半导体装置50的制造工序中，将按压工具180放置在接触部件定位工具70上时的图25的单点划线YY-Y处的截面图。
在第二实施方式的半导体装置50的制造方法的步骤S15中，利用接触部件定位工具70，在陶瓷电路基板10的电路图案上分别放置接触部件30a～30p、31a～31g、32a～32j、33a、33b、半导体元件20a～20t以及电子部件20u(参照图11及图12)。
接着，在步骤S16中，将基板定位工具60的各导销62a～62d插通于按压工具180的各导孔83a～83d，而将按压工具180放置在接触部件定位工具70上
于是，在放置于接触部件定位工具70的接触部件定位孔74a～74p、75a～75g、76a～76j、77a、77b的接触部件30a～30p、31a～31g、32a～32j、33a、33b上配置按压工具180。
另外，如图27所示，按压工具180的覆盖部件120、130、140的覆盖面121、131、141(在图27中省略符号)通过接触部件定位工具70的开口部72而覆盖陶瓷电路基板10的电路图案的连接区域B1、B2、B3。
接着，之后，能够通过进行第二实施方式的半导体装置50的制造方法的步骤S18以后的步骤来制造半导体装置50。
由此，在上述按压工具180安装有覆盖部件120、130、140。由此，如果将按压工具180放置在接触部件定位工具70上，则按压工具180配置在放置于接触部件定位工具70的接触部件定位孔74a～74p、75a～75g、76a～76j、77a、77b的接触部件30a～30p、31a～31g、32a～32j、33a、33b上。并且，陶瓷电路基板10的电路图案的连接区域B1、B2、B3被按压工具180的覆盖部件120、130、140覆盖。由此，如第二实施方式的半导体装置50的制造方法那样不经由放置焊接辅助工具100的工序(步骤S17)，利用步骤S18以后的工序就能够制造半导体装置50。
应予说明，在按压工具180，利用覆盖部件120、130、140，获得与第二实施方式的焊接辅助工具100相同的效果。
另外，在有可能在回流焊接工序时在陶瓷电路基板10产生翘曲的情况下，能够在按压工具180的覆盖部件120、130、140的覆盖面121、131、141，如第三实施方式、第四实施方式(图19及图21)那样形成与该翘曲对应的曲面或多个阶梯以及高度。
[第八实施方式]
在第八实施方式中，列举在按压工具安装第五实施方式的焊接辅助工具的覆盖部件的情况为例进行说明。
利用图28及图29对第八实施方式的按压工具进行说明。
图28是在第八实施方式的半导体装置的制造方法中使用的按压工具的俯视图，图29是在第八实施方式的半导体装置的制造方法中使用的按压工具的截面图。
应予说明，图29的(A)表示图28的单点划线YY-Y处的截面图，图29的(B)表示图28的单点划线X-X处的截面图。
按压工具280由复合陶瓷材料、碳等耐热性优异的材质构成。按压工具280形成为俯视时呈矩形的板状。按压工具280在四个角分别形成有导孔83a～83d。将基板定位工具60的各导销62a～62d插通于各导孔83a～83d，从而将按压工具280放置于接触部件定位工具70。
并且，按压工具280在如此放置于接触部件定位工具70时，在与陶瓷电路基板10连接区域B1、B2、B3对应的位置形成有开口部412、413、414。按压工具280在开口部412、413、414插通有覆盖部件420、430、440。
覆盖部件420、430、440与第五实施方式的图22相同地，形成为高度H及长度L且宽度分别为T1、T2、T3的柱状。另外，覆盖部件420、430、440在底面具备覆盖面421、431、441。覆盖面421、431、441的形状与陶瓷电路基板10的连接区域B1、B2、B3的形状(参照图13)对应。另外，这样的覆盖部件420、430、440插通于开口部412、413、414，覆盖部件420、430、440在另一端部形成有卡止部422、432、442。因此，覆盖部件420、430、440能够插通于按压工具280的开口部412、413、414而沿上下方向移动。但是，覆盖部件420、430、440相对于按压工具280向下部的移动利用卡止部422、432、442卡止、限制于按压工具280。
接着，对利用这样的按压工具280且放置图5所示的半导体装置50的制造方法的按压部件的工序(步骤S16)进行说明。
在第二实施方式的半导体装置50的制造方法的步骤S15中，利用接触部件定位工具70，在陶瓷电路基板10的电路图案上分别放置接触部件30a～30p、31a～31g、32a～32j、33a、33b、半导体元件20a～20t以及电子部件20u(参照图11及图12)。
接着，在步骤S16中，与第七实施方式相同地，将基板定位工具60的各导销62a～62d插通于各导孔83a～83d，从而将按压工具80放置在接触部件定位工具70上。
于是，在放置于接触部件定位工具70的接触部件定位孔74a～74p、75a～75g、76a～76j、77a、77b的接触部件30a～30p、31a～31g、32a～32j、33a、33b上配置按压工具280。
另外，按压工具280的覆盖部件420、430、440的覆盖面421、431、441通过接触部件定位工具70的开口部72而覆盖陶瓷电路基板10的电路图案的连接区域B1、B2、B3。
接着，之后，能够通过进行第二实施方式的半导体装置50的制造方法的步骤S18以后的步骤来制造半导体装置50。
由此，通过使用上述按压工具280，与第七实施方式相同地，能够如第二实施方式的半导体装置50的制造方法那样，不经由放置焊接辅助工具100的工序(步骤S17)，利用步骤S18以后的工序就能够制造半导体装置50。
应予说明，在按压工具280，利用覆盖部件420、430、440，获得与第二实施方式的焊接辅助工具100相同的效果。
另外，在回流焊接工序时在陶瓷电路基板10有可能产生翘曲的情况下，能够在按压工具280的覆盖部件420、430、440的覆盖面421、431、441，如第三、第四、第六实施方式(图19、图21及图23)所示地形成与该翘曲对应的曲面或多个阶梯。
Claims (14)
1.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备构成部件以及基板，所述基板具有俯视时呈矩形的绝缘板和电路图案，所述电路图案形成于所述绝缘板的正面，并且在所述电路图案的主表面分别设定有供所述构成部件配置的配置区域及与布线部件直接连接的连接区域；
焊料配置工序，在所述基板的所述配置区域配置焊料；
部件配置工序，在所述基板的所述配置区域上隔着所述焊料配置所述构成部件；以及
部件接合工序，在覆盖了所述基板的所述连接区域中的与所述配置区域相邻的相邻连接区域的状态下进行加热，将所述构成部件接合在所述配置区域，
在所述部件接合工序中，在所述基板上配置焊接辅助工具，该焊接辅助工具包含与所述基板的主表面对置的顶板部、以及设置在所述顶板部且彼此分离的柱状的第一覆盖部件和第二覆盖部件，所述第一覆盖部件和所述第二覆盖部件在底部具有与所述相邻连接区域对应的覆盖面，并且由复合陶瓷材料或碳构成，利用所述覆盖面覆盖所述相邻连接区域，
所述电路图案包括具有所述配置区域的第一电路图案、分别具有与所述第一电路图案的所述配置区域相邻的所述相邻连接区域的第二电路图案和第三电路图案，
所述第一覆盖部件的所述覆盖面覆盖所述第二电路图案和所述第三电路图案的所述相邻连接区域这两者，
所述电路图案还包括分别具有与所述第二电路图案和所述第三电路图案的所述配置区域相邻的所述相邻连接区域的第四电路图案和第五电路图案，
所述第二覆盖部件的所述覆盖面覆盖所述第四电路图案和所述第五电路图案的所述相邻连接区域这两者，
在俯视时，所述第二电路图案和所述第三电路图案的所述配置区域被设置为被所述第一覆盖部件和所述第二覆盖部件夹持，
所述第一覆盖部件的所述覆盖面覆盖所述第二电路图案和所述第三电路图案的所述相邻连接区域，同时，所述第二覆盖部件的所述覆盖面覆盖所述第四电路图案和所述第五电路图案的所述相邻连接区域。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述部件接合工序后，还包括在所述相邻连接区域直接接合所述布线部件的布线部件接合工序。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，
在所述部件配置工序中，将在主表面形成有与所述配置区域对应的下部开口部的板状的定位工具配置在所述基板上，并且基于所述下部开口部，在所述配置区域配置所述构成部件。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，
在所述部件接合工序中，在配置于所述基板上的所述定位工具的所述下部开口部配置所述焊接辅助工具，利用所述覆盖面覆盖所述相邻连接区域。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
在所述准备工序中，还准备将要配置于所述电路图案的接触部件配置区域的接触部件，
在所述部件配置工序中，将在所述主表面还形成有与所述接触部件配置区域对应的接触部件定位孔的所述定位工具配置在所述基板上，并且基于所述接触部件定位孔，在所述接触部件配置区域进一步配置所述接触部件。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，
在所述部件接合工序中，一边将配置在所述定位工具的所述接触部件定位孔的所述接触部件向所述基板侧按压，一边进行加热，在此所述定位工具配置在所述基板上。
7.如权利要求6所述的半导体装置的制造方法，其特征在于，
在所述部件接合工序中，在所述部件配置工序后，将形成有与所述下部开口部对应的上部开口部的板状的按压工具配置在所述定位工具上，
在所述定位工具的所述下部开口部与所述按压工具的所述上部开口部配置所述焊接辅助工具，利用所述覆盖面覆盖所述相邻连接区域，
一边利用所述按压工具将配置于所述定位工具的所述接触部件定位孔的所述接触部件向所述基板侧按压，一边进行加热。
8.如权利要求6所述的半导体装置的制造方法，其特征在于，
在所述部件接合工序中，在所述部件配置工序后，将在与所述下部开口部对应的区域安装有所述焊接辅助工具的所述覆盖部件的与所述覆盖面相反侧的面而成的板状的按压工具配置在所述定位工具上，并利用所述覆盖面覆盖所述相邻连接区域，
一边利用所述按压工具将配置在所述定位工具的所述接触部件定位孔的所述接触部件向所述基板侧按压，一边进行加热。
9.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述构成部件是半导体元件。
10.一种焊接辅助工具，其特征在于，用于半导体装置的制造，针对半导体装置的基板具有与所述基板的主表面对置的顶板部、以及设置在所述顶板部且彼此分离的柱状的第一覆盖部件和第二覆盖部件，
所述基板具有：
俯视时呈矩形的绝缘板；
电路图案，其形成于所述绝缘板的正面，并在所述电路图案的主表面分别设定有供构成部件配置的配置区域和与布线部件直接连接的连接区域，
所述第一覆盖部件和第二覆盖部件在底部具备覆盖面，所述覆盖面对应于所述连接区域中的、与所述配置区域相邻的相邻连接区域，在制造所述半导体装置的部件接合工序中，覆盖所述相邻连接区域，
所述覆盖部件由复合陶瓷材料或碳构成，
所述电路图案包括具有所述配置区域的第一电路图案、分别具有与所述第一电路图案的所述配置区域相邻的所述相邻连接区域的第二电路图案和第三电路图案，
所述第一覆盖部件的所述覆盖面覆盖所述第二电路图案和所述第三电路图案的所述相邻连接区域这两者，
所述电路图案还包括分别具有与所述第二电路图案和所述第三电路图案的所述配置区域相邻的所述相邻连接区域的第四电路图案和第五电路图案，
所述第二覆盖部件的所述覆盖面覆盖所述第四电路图案和所述第五电路图案的所述相邻连接区域这两者，
在俯视时，所述第二电路图案和所述第三电路图案的所述配置区域被设置为被所述第一覆盖部件和所述第二覆盖部件夹持，
所述第一覆盖部件的所述覆盖面覆盖所述第二电路图案和所述第三电路图案的所述相邻连接区域，同时，所述第二覆盖部件的所述覆盖面覆盖所述第四电路图案和所述第五电路图案的所述相邻连接区域。
11.如权利要求10所述的焊接辅助工具，其特征在于，
所述覆盖部件在所述覆盖面形成有多个阶梯，以对应于为了使用焊料将所述构成部件接合于所述配置区域而进行的加热所引起的所述基板在长度方向上的翘曲。
12.如权利要求10所述的焊接辅助工具，其特征在于，
所述电路图案包括具有所述配置区域的第一电路图案、分别具有与所述第一电路图案的所述配置区域相邻的所述相邻连接区域的第二电路图案和第三电路图案，
所述覆盖部件的所述覆盖面覆盖所述第二电路图案和所述第三电路图案的所述相邻连接区域这两者，
所述构成部件是半导体元件。
13.一种焊接辅助工具，其特征在于，用于半导体装置的制造，针对半导体装置的基板具有柱状的覆盖部件，
所述基板具有：
俯视时呈矩形的绝缘板；
电路图案，其形成于所述绝缘板的正面，并在所述电路图案的主表面分别设定有供构成部件配置的配置区域和与布线部件直接连接的连接区域，
所述覆盖部件在底部具备覆盖面，所述覆盖面对应于所述连接区域中的、与所述配置区域相邻的相邻连接区域，在制造所述半导体装置的部件接合工序中，覆盖所述相邻连接区域，
所述覆盖部件由复合陶瓷材料或碳构成，
在所述电路图案上设定所述基板的多个连接区域，在所述相邻连接区域沿所述基板的长度方向排列的情况下，
分别与所述相邻连接区域对应而设置多个所述覆盖部件，
所述覆盖部件分别调节所述覆盖部件的高度，以对应于为了使用焊料将所述构成部件接合于所述配置区域而进行的加热所引起的所述基板在宽度方向上的翘曲。
14.一种焊接辅助工具，其特征在于，用于半导体装置的制造，针对半导体装置的基板具有柱状的覆盖部件，
所述基板具有：
俯视时呈矩形的绝缘板；
电路图案，其形成于所述绝缘板的正面，并在所述电路图案的主表面分别设定有供构成部件配置的配置区域和与布线部件直接连接的连接区域，
所述覆盖部件在底部具备覆盖面，所述覆盖面对应于所述连接区域中的、与所述配置区域相邻的相邻连接区域，在制造所述半导体装置的部件接合工序中，覆盖所述相邻连接区域，
所述覆盖部件由复合陶瓷材料或碳构成，
在所述电路图案上设定所述基板的多个连接区域，在所述相邻连接区域沿所述基板的长度方向排列的情况下，
分别与所述相邻连接区域对应而设置多个所述覆盖部件，
所述焊接辅助工具还具有顶板部，所述顶板部是板状，与所述基板的主表面相对，并且在与所述相邻连接区域分别对应的部位形成有开口部，所述覆盖部件以能够沿与所述基板的主表面垂直的方向上下移动的方式分别插入所述开口部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-157692 | 2017-08-17 | ||
| JP2017157692A JP7013717B2 (ja) | 2017-08-17 | 2017-08-17 | 半導体装置の製造方法及びはんだ付け補助治具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109413886A CN109413886A (zh) | 2019-03-01 |
| CN109413886B true CN109413886B (zh) | 2023-11-21 |
Family
ID=65360710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810708741.3A Active CN109413886B (zh) | 2017-08-17 | 2018-07-02 | 半导体装置的制造方法及焊接辅助工具 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10566308B2 (zh) |
| JP (1) | JP7013717B2 (zh) |
| CN (1) | CN109413886B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7060199B2 (ja) * | 2019-06-28 | 2022-04-26 | 株式会社オリジン | 高圧電源部品実装基板の製造方法及び高圧電源部品実装基板製造用治具セット |
| JP7459539B2 (ja) * | 2020-02-07 | 2024-04-02 | 富士電機株式会社 | 半導体装置 |
| JP2021150468A (ja) * | 2020-03-19 | 2021-09-27 | 富士電機株式会社 | 半導体装置の製造方法、半導体装置及び押圧装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198396A (ja) * | 2000-12-26 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 |
| JP2003347493A (ja) * | 2002-05-24 | 2003-12-05 | Denso Corp | 電子部品の実装方法及びそれに使用される汚染防止用チップ |
| JP2010040881A (ja) * | 2008-08-07 | 2010-02-18 | Fuji Electric Systems Co Ltd | 位置決め治具および半導体装置の製造方法 |
| CN104064493A (zh) * | 2013-03-22 | 2014-09-24 | 富士电机株式会社 | 半导体装置的制造方法以及安装夹具 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106362A (ja) * | 1993-10-07 | 1995-04-21 | Nippondenso Co Ltd | 回路基板の製造方法 |
| JP3736001B2 (ja) * | 1996-02-29 | 2006-01-18 | 株式会社デンソー | 電子部品の実装方法 |
| JP2002368400A (ja) | 2001-06-06 | 2002-12-20 | Denso Corp | 電子部品の実装方法 |
| JP5838559B2 (ja) | 2011-02-08 | 2016-01-06 | 富士電機株式会社 | 半導体装置の組立治具および半導体装置の組立方法 |
| JP5853525B2 (ja) | 2011-09-16 | 2016-02-09 | 富士電機株式会社 | 半導体チップの位置決め治具及び半導体装置の製造方法 |
| JP5856314B2 (ja) * | 2012-11-15 | 2016-02-09 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
| JP6303623B2 (ja) | 2014-03-07 | 2018-04-04 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法、位置決め治具 |
| JP6331543B2 (ja) | 2014-03-24 | 2018-05-30 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JP6330640B2 (ja) | 2014-12-09 | 2018-05-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2017
- 2017-08-17 JP JP2017157692A patent/JP7013717B2/ja active Active
-
2018
- 2018-06-26 US US16/019,014 patent/US10566308B2/en active Active
- 2018-07-02 CN CN201810708741.3A patent/CN109413886B/zh active Active
-
2019
- 2019-12-23 US US16/725,834 patent/US11164846B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198396A (ja) * | 2000-12-26 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 |
| JP2003347493A (ja) * | 2002-05-24 | 2003-12-05 | Denso Corp | 電子部品の実装方法及びそれに使用される汚染防止用チップ |
| JP2010040881A (ja) * | 2008-08-07 | 2010-02-18 | Fuji Electric Systems Co Ltd | 位置決め治具および半導体装置の製造方法 |
| CN104064493A (zh) * | 2013-03-22 | 2014-09-24 | 富士电机株式会社 | 半导体装置的制造方法以及安装夹具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019036653A (ja) | 2019-03-07 |
| US20190057951A1 (en) | 2019-02-21 |
| CN109413886A (zh) | 2019-03-01 |
| US20200135691A1 (en) | 2020-04-30 |
| US11164846B2 (en) | 2021-11-02 |
| JP7013717B2 (ja) | 2022-02-01 |
| US10566308B2 (en) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453498B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
| CN101335263B (zh) | 半导体模块和半导体模块的制造方法 | |
| CN109413886B (zh) | 半导体装置的制造方法及焊接辅助工具 | |
| JP6206494B2 (ja) | 半導体装置 | |
| CN101015055A (zh) | 功率半导体封装 | |
| US9824961B2 (en) | Semiconductor device | |
| WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2015126057A (ja) | 半導体モジュールの製造方法 | |
| US11071212B2 (en) | Semiconductor device manufacturing method | |
| CN115943491A (zh) | 半导体装置 | |
| JP6619119B1 (ja) | 半導体装置 | |
| JP2020188127A (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
| CN110235243B (zh) | 功率半导体装置的制造方法及功率半导体装置 | |
| US11552065B2 (en) | Semiconductor device | |
| CN115132588A (zh) | 将电源端子连接到半导体封装内的衬底的方法 | |
| JP2011151109A (ja) | 半導体装置およびその製造方法 | |
| JP2021027146A (ja) | 半導体装置 | |
| JP2009224529A (ja) | 半導体装置およびその製造方法 | |
| JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2003133337A (ja) | 半導体実装構造および半導体実装方法 | |
| US7601560B2 (en) | Method for producing an electronic circuit | |
| CN114566481A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2023020058A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2024066991A (ja) | 電子モジュール、電子機器、及び電子モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |