JP2002198396A - 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 - Google Patents
半導体装置、半導体装置の製造方法、及び半導体装置用回路基板Info
- Publication number
- JP2002198396A JP2002198396A JP2000395120A JP2000395120A JP2002198396A JP 2002198396 A JP2002198396 A JP 2002198396A JP 2000395120 A JP2000395120 A JP 2000395120A JP 2000395120 A JP2000395120 A JP 2000395120A JP 2002198396 A JP2002198396 A JP 2002198396A
- Authority
- JP
- Japan
- Prior art keywords
- side electrode
- semiconductor device
- circuit board
- thermosetting resin
- resin material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体部品と回路形成体との間の接合信頼性
を高めた、半導体装置、該半導体装置の製造方法、及び
上記半導体装置における回路基板を提供する。 【解決手段】 塗布専用領域１４１を設け、取付用基板
側電極１０７と回路基板側電極１２１とを半田１３０を
介して接合するときの本加熱温度よりも低い予備加熱温
度にて硬化する熱硬化型樹脂材１４０を上記塗布専用領
域に塗布するようにした。よって、上記半田が溶融状態
にあるときには、上記熱硬化型樹脂材は硬化しており、
半導体素子取付用基板１０１及び半導体装置用回路基板
１２０の反り等の発生を抑えることができ、上記取付用
基板側電極と上記回路基板側電極との接合不良が生じる
のを防止でき、接合信頼性を高めることができる。
を高めた、半導体装置、該半導体装置の製造方法、及び
上記半導体装置における回路基板を提供する。 【解決手段】 塗布専用領域１４１を設け、取付用基板
側電極１０７と回路基板側電極１２１とを半田１３０を
介して接合するときの本加熱温度よりも低い予備加熱温
度にて硬化する熱硬化型樹脂材１４０を上記塗布専用領
域に塗布するようにした。よって、上記半田が溶融状態
にあるときには、上記熱硬化型樹脂材は硬化しており、
半導体素子取付用基板１０１及び半導体装置用回路基板
１２０の反り等の発生を抑えることができ、上記取付用
基板側電極と上記回路基板側電極との接合不良が生じる
のを防止でき、接合信頼性を高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体部品が回路
形成体へ例えばフリップチップ装着されてなる半導体装
置の製造方法、該製造方法にて製造された半導体装置、
及び該半導体装置用回路基板に関する。
形成体へ例えばフリップチップ装着されてなる半導体装
置の製造方法、該製造方法にて製造された半導体装置、
及び該半導体装置用回路基板に関する。
【０００２】
【従来の技術】近年、情報携帯機器等に代表されるよう
に機器の小型、軽量化が要求されている。これを実現さ
せる方法として、リードのない半導体部品であるチップ
サイズパッケージ（ＣＳＰ）が使われている。このよう
なＣＳＰの回路基板上へ接合する従来の接合方法につい
て図を参照しながら以下に説明する。まず図１６に示す
ように、回路基板１２の電極１３とメタルマスク２１の
貫通孔２１ａとを位置合わせして、回路基板１２上にメ
タルマスク２１を載置する。そしてメタルマスク２１上
をスキージ３１にてスキージングすることで、図１７に
示すように、上記貫通孔２１ａを通して回路基板１２の
電極１３上にクリーム半田４１を印刷する。次に図１８
に示すように、半導体素子１１を取り付けたＣＳＰ１５
の電極１４を回路基板１２上の電極１３に対向させかつ
位置合わせして、回路基板１２上にＣＳＰ１５を実装す
る。これにて、回路基板１２の電極１３上のクリーム半
田４１とＣＳＰ１５の電極１４とが接触する。次に、こ
のようにして作製された半導体装置１６を最高２２０℃
〜２３０℃程度まで加熱して、クリーム半田４１を溶融
させて、回路基板１２の電極１３とＣＳＰ１５の電極１
４とを半田で接合させ、電気的接続をとる。
に機器の小型、軽量化が要求されている。これを実現さ
せる方法として、リードのない半導体部品であるチップ
サイズパッケージ（ＣＳＰ）が使われている。このよう
なＣＳＰの回路基板上へ接合する従来の接合方法につい
て図を参照しながら以下に説明する。まず図１６に示す
ように、回路基板１２の電極１３とメタルマスク２１の
貫通孔２１ａとを位置合わせして、回路基板１２上にメ
タルマスク２１を載置する。そしてメタルマスク２１上
をスキージ３１にてスキージングすることで、図１７に
示すように、上記貫通孔２１ａを通して回路基板１２の
電極１３上にクリーム半田４１を印刷する。次に図１８
に示すように、半導体素子１１を取り付けたＣＳＰ１５
の電極１４を回路基板１２上の電極１３に対向させかつ
位置合わせして、回路基板１２上にＣＳＰ１５を実装す
る。これにて、回路基板１２の電極１３上のクリーム半
田４１とＣＳＰ１５の電極１４とが接触する。次に、こ
のようにして作製された半導体装置１６を最高２２０℃
〜２３０℃程度まで加熱して、クリーム半田４１を溶融
させて、回路基板１２の電極１３とＣＳＰ１５の電極１
４とを半田で接合させ、電気的接続をとる。
【０００３】
【発明が解決しようとする課題】上述のように、回路基
板１２の電極１３とＣＳＰ１５の電極１４とを接合する
ため、従来、上記半導体装置１６を最高２３０℃で、２
００℃以上を３０秒間、加熱して上記半田を溶融してい
る。しかしながら上記加熱後、高温から降温するときに
回路基板１２及びＣＳＰ１５が反った場合、上記半田が
溶融状態であるため、上記電極１３と電極１４との間の
ギャップが変化してしまう。よって上記反り量が大きい
ときには、図１９に示すように、電極１３と電極１４と
の間の導通が取れないオープン不良を引き起こす場合も
あり、接合信頼性の低下を引き起こす。又、回路基板１
２とＣＳＰ１５との熱膨張係数の差によって電極１３と
電極１４との接合部に熱歪みが発生し、該接合部にクラ
ックが入るという問題もある。本発明はこのような問題
点を解決するためになされたもので、半導体部品と回路
形成体との間の接合信頼性を高めた、半導体装置、該半
導体装置の製造方法、及び上記半導体装置における回路
基板を提供することを目的とする。
板１２の電極１３とＣＳＰ１５の電極１４とを接合する
ため、従来、上記半導体装置１６を最高２３０℃で、２
００℃以上を３０秒間、加熱して上記半田を溶融してい
る。しかしながら上記加熱後、高温から降温するときに
回路基板１２及びＣＳＰ１５が反った場合、上記半田が
溶融状態であるため、上記電極１３と電極１４との間の
ギャップが変化してしまう。よって上記反り量が大きい
ときには、図１９に示すように、電極１３と電極１４と
の間の導通が取れないオープン不良を引き起こす場合も
あり、接合信頼性の低下を引き起こす。又、回路基板１
２とＣＳＰ１５との熱膨張係数の差によって電極１３と
電極１４との接合部に熱歪みが発生し、該接合部にクラ
ックが入るという問題もある。本発明はこのような問題
点を解決するためになされたもので、半導体部品と回路
形成体との間の接合信頼性を高めた、半導体装置、該半
導体装置の製造方法、及び上記半導体装置における回路
基板を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明は以下のように構成する。即ち、本発明の第
１態様における半導体装置は、半導体素子を取り付けた
半導体素子取付用基板の取付用基板側電極と、該半導体
素子取付用基板に対向して配置される半導体装置用回路
基板の回路基板側電極とを対向させかつ半田を介して接
合し形成される半導体装置であって、上記取付用基板側
電極と回路基板側電極とを上記半田を介して接合させる
際の本加熱温度よりも低い予備加熱温度にて硬化する絶
縁性の熱硬化型樹脂材が塗布されかつ塗布後の上記熱硬
化型樹脂材の広がりを抑制する塗布専用領域を、上記取
付用基板側電極を形成した取付用基板側電極形成面及び
上記回路基板側電極を形成した回路基板側電極形成面の
少なくとも一方に形成したことを特徴とする。
め、本発明は以下のように構成する。即ち、本発明の第
１態様における半導体装置は、半導体素子を取り付けた
半導体素子取付用基板の取付用基板側電極と、該半導体
素子取付用基板に対向して配置される半導体装置用回路
基板の回路基板側電極とを対向させかつ半田を介して接
合し形成される半導体装置であって、上記取付用基板側
電極と回路基板側電極とを上記半田を介して接合させる
際の本加熱温度よりも低い予備加熱温度にて硬化する絶
縁性の熱硬化型樹脂材が塗布されかつ塗布後の上記熱硬
化型樹脂材の広がりを抑制する塗布専用領域を、上記取
付用基板側電極を形成した取付用基板側電極形成面及び
上記回路基板側電極を形成した回路基板側電極形成面の
少なくとも一方に形成したことを特徴とする。
【０００５】上記塗布専用領域は、上記取付用基板側電
極形成面及び上記回路基板側電極形成面の中央部又は周
縁部に配置されてもよい。
極形成面及び上記回路基板側電極形成面の中央部又は周
縁部に配置されてもよい。
【０００６】上記塗布専用領域は、上記取付用基板側電
極形成面及び上記回路基板側電極形成面に形成された配
線のランドであってもよい。
極形成面及び上記回路基板側電極形成面に形成された配
線のランドであってもよい。
【０００７】上記塗布専用領域は、上記取付用基板側電
極形成面及び上記回路基板側電極形成面に複数配置され
てもよい。
極形成面及び上記回路基板側電極形成面に複数配置され
てもよい。
【０００８】上記塗布専用領域は、四角形又は円形形状
にてなってもよい。
にてなってもよい。
【０００９】上記塗布専用領域は、上記取付用基板側電
極形成面及び上記回路基板側電極形成面における配線に
て囲まれていてもよい。
極形成面及び上記回路基板側電極形成面における配線に
て囲まれていてもよい。
【００１０】さらに、本発明の第２態様の半導体装置用
回路基板は、半導体素子を取り付けた半導体素子取付用
基板の取付用基板側電極に対向して配置される回路基板
側電極を有し、かつ上記半導体素子取付用基板に対向し
て配置され、かつ上記取付用基板側電極に半田を介して
上記回路基板側電極が接合される半導体装置用回路基板
であって、上記取付用基板側電極と回路基板側電極とを
上記半田を介して接合させる際の本加熱温度よりも低い
予備加熱温度にて硬化する絶縁性の熱硬化型樹脂材が塗
布されかつ塗布後の上記熱硬化型樹脂材の広がりを抑制
する塗布専用領域を上記回路基板側電極が形成される回
路基板側電極形成面に備えたことを特徴とする。
回路基板は、半導体素子を取り付けた半導体素子取付用
基板の取付用基板側電極に対向して配置される回路基板
側電極を有し、かつ上記半導体素子取付用基板に対向し
て配置され、かつ上記取付用基板側電極に半田を介して
上記回路基板側電極が接合される半導体装置用回路基板
であって、上記取付用基板側電極と回路基板側電極とを
上記半田を介して接合させる際の本加熱温度よりも低い
予備加熱温度にて硬化する絶縁性の熱硬化型樹脂材が塗
布されかつ塗布後の上記熱硬化型樹脂材の広がりを抑制
する塗布専用領域を上記回路基板側電極が形成される回
路基板側電極形成面に備えたことを特徴とする。
【００１１】さらに本発明の第３態様の半導体装置製造
方法は、半導体素子を取り付けた半導体素子取付用基板
の取付用基板側電極が形成される取付用基板側電極形成
面、及び上記半導体素子取付用基板に対向して配置され
る半導体装置用回路基板の回路基板側電極が形成される
回路基板側電極形成面の少なくとも一方に形成した塗布
専用領域に絶縁性の熱硬化型樹脂材を塗布し、上記絶縁
性熱硬化型樹脂材の塗布後、上記取付用基板側電極と上
記回路基板側電極とを半田を介して接合するとき、本加
熱温度よりも低い予備加熱温度に上記絶縁性熱硬化型樹
脂材を加熱して硬化させ、上記絶縁性熱硬化型樹脂材の
硬化後、本加熱して上記取付用基板側電極と上記回路基
板側電極との間の上記半田を溶融させて上記取付用基板
側電極と上記回路基板側電極とを接合する、ことを特徴
とする。
方法は、半導体素子を取り付けた半導体素子取付用基板
の取付用基板側電極が形成される取付用基板側電極形成
面、及び上記半導体素子取付用基板に対向して配置され
る半導体装置用回路基板の回路基板側電極が形成される
回路基板側電極形成面の少なくとも一方に形成した塗布
専用領域に絶縁性の熱硬化型樹脂材を塗布し、上記絶縁
性熱硬化型樹脂材の塗布後、上記取付用基板側電極と上
記回路基板側電極とを半田を介して接合するとき、本加
熱温度よりも低い予備加熱温度に上記絶縁性熱硬化型樹
脂材を加熱して硬化させ、上記絶縁性熱硬化型樹脂材の
硬化後、本加熱して上記取付用基板側電極と上記回路基
板側電極との間の上記半田を溶融させて上記取付用基板
側電極と上記回路基板側電極とを接合する、ことを特徴
とする。
【００１２】
【発明の実施の形態】本発明の実施形態における、半導
体装置、該半導体装置の製造方法、及び上記半導体装置
における回路基板について、図を参照しながら以下に説
明する。尚、各図において同じ構成部分については同じ
符号を付している。又、本実施形態における半導体装置
は、上述した従来の半導体装置と同様に、半導体素子を
取り付けた半導体部品を、回路形成体に装着して形成さ
れる構造を例に採る。上記半導体部品として本実施形態
ではＣＳＰ（チップサイズパッケージ）を例に採り、図
１３から図１５には、上記ＣＳＰの形態例を図示してい
る。又、上記回路形成体とは、樹脂基板、紙−フェノー
ル基板、セラミック基板、ガラス・エポキシ（ガラエ
ポ）基板、フィルム基板等の回路基板、単層基板若しく
は多層基板などの回路基板、部品、筐体、又は、フレー
ム等、回路が形成されている対象物を意味する。尚、本
実施形態では、上記回路形成体として半導体装置用回路
基板を例に採る。
体装置、該半導体装置の製造方法、及び上記半導体装置
における回路基板について、図を参照しながら以下に説
明する。尚、各図において同じ構成部分については同じ
符号を付している。又、本実施形態における半導体装置
は、上述した従来の半導体装置と同様に、半導体素子を
取り付けた半導体部品を、回路形成体に装着して形成さ
れる構造を例に採る。上記半導体部品として本実施形態
ではＣＳＰ（チップサイズパッケージ）を例に採り、図
１３から図１５には、上記ＣＳＰの形態例を図示してい
る。又、上記回路形成体とは、樹脂基板、紙−フェノー
ル基板、セラミック基板、ガラス・エポキシ（ガラエ
ポ）基板、フィルム基板等の回路基板、単層基板若しく
は多層基板などの回路基板、部品、筐体、又は、フレー
ム等、回路が形成されている対象物を意味する。尚、本
実施形態では、上記回路形成体として半導体装置用回路
基板を例に採る。
【００１３】図１３に示すＣＳＰ１０８は、半導体素子
取付用基板１０１の半導体素子装着面１０１ａに装着さ
れた半導体素子１０３の電極１０４と、上記半導体素子
装着面１０１ａに形成されている接続用電極１０２とを
金線１０５にて電気的に接続したタイプであり、半導体
素子装着面１０１ａに対向する対向面１０１ｂに形成さ
れている取付用基板側電極１０７と、上記接続用電極１
０２とは電気的に接続されている。尚、上記対向面１０
１ｂは、取付用基板側電極形成面に相当する。又、半導
体素子装着面１０１ａに装着された半導体素子１０３
は、絶縁性の熱硬化型樹脂１０６にて封止されている。
図１４に示すＣＳＰ１０９は、半導体素子１０３の電極
１０４と、上記接続用電極１０２とを直接に接合した、
即ち半導体素子１０３を半導体素子取付用基板１０１に
フリップチップ実装してなるタイプである。尚、半導体
素子１０３と上記半導体素子装着面１０１ａとの隙間
は、樹脂材にて封止されている。図１５に示すＣＳＰ１
１０は、いわゆるリアルＣＳＰと呼ばれるタイプであ
り、半導体素子１０３上にポリイミド層１１２を積層
し、該ポリイミド層１１２上に形成した取付用基板側電
極１０７と、半導体素子１０３の電極１０４とを、ポリ
イミド層１１２内の銅配線１１１にて電気的に接続して
いる。よって、該ＣＳＰ１１０では、上記ポリイミド層
１１２が上記半導体素子取付用基板１０１に相当する。
取付用基板１０１の半導体素子装着面１０１ａに装着さ
れた半導体素子１０３の電極１０４と、上記半導体素子
装着面１０１ａに形成されている接続用電極１０２とを
金線１０５にて電気的に接続したタイプであり、半導体
素子装着面１０１ａに対向する対向面１０１ｂに形成さ
れている取付用基板側電極１０７と、上記接続用電極１
０２とは電気的に接続されている。尚、上記対向面１０
１ｂは、取付用基板側電極形成面に相当する。又、半導
体素子装着面１０１ａに装着された半導体素子１０３
は、絶縁性の熱硬化型樹脂１０６にて封止されている。
図１４に示すＣＳＰ１０９は、半導体素子１０３の電極
１０４と、上記接続用電極１０２とを直接に接合した、
即ち半導体素子１０３を半導体素子取付用基板１０１に
フリップチップ実装してなるタイプである。尚、半導体
素子１０３と上記半導体素子装着面１０１ａとの隙間
は、樹脂材にて封止されている。図１５に示すＣＳＰ１
１０は、いわゆるリアルＣＳＰと呼ばれるタイプであ
り、半導体素子１０３上にポリイミド層１１２を積層
し、該ポリイミド層１１２上に形成した取付用基板側電
極１０７と、半導体素子１０３の電極１０４とを、ポリ
イミド層１１２内の銅配線１１１にて電気的に接続して
いる。よって、該ＣＳＰ１１０では、上記ポリイミド層
１１２が上記半導体素子取付用基板１０１に相当する。
【００１４】本実施形態における半導体装置について説
明する。図１に示すように、本実施形態の半導体装置１
７０は、上記ＣＳＰ１０８〜１１０（代表してＣＳＰ１
０８を例に採る場合もある）のいずれかに備わる上記半
導体素子取付用基板１０１の上記取付用基板側電極１０
７と、該半導体素子取付用基板１０１に対向して配置さ
れる半導体装置用回路基板１２０の回路基板側電極１２
１とを対向させかつ半田１３０を介して接合し形成さ
れ、さらに半導体素子取付用基板１０１と半導体装置用
回路基板１２０とを絶縁性の熱硬化型樹脂材１４０にて
固定している。熱硬化型樹脂材１４０は、エポキシ系樹
脂やシリコーン系樹脂等でもよく、熱硬化型樹脂材や紫
外線硬化樹脂等の、硬化する絶縁性樹脂材であればよ
く、又、本実施形態では液状である。熱硬化型樹脂材１
４０は、例えば５０μｍ〜１ｍｍの厚みでφ０．５〜φ
５ｍｍの寸法を有する例えばシート状であってもよい。
明する。図１に示すように、本実施形態の半導体装置１
７０は、上記ＣＳＰ１０８〜１１０（代表してＣＳＰ１
０８を例に採る場合もある）のいずれかに備わる上記半
導体素子取付用基板１０１の上記取付用基板側電極１０
７と、該半導体素子取付用基板１０１に対向して配置さ
れる半導体装置用回路基板１２０の回路基板側電極１２
１とを対向させかつ半田１３０を介して接合し形成さ
れ、さらに半導体素子取付用基板１０１と半導体装置用
回路基板１２０とを絶縁性の熱硬化型樹脂材１４０にて
固定している。熱硬化型樹脂材１４０は、エポキシ系樹
脂やシリコーン系樹脂等でもよく、熱硬化型樹脂材や紫
外線硬化樹脂等の、硬化する絶縁性樹脂材であればよ
く、又、本実施形態では液状である。熱硬化型樹脂材１
４０は、例えば５０μｍ〜１ｍｍの厚みでφ０．５〜φ
５ｍｍの寸法を有する例えばシート状であってもよい。
【００１５】上記熱硬化型樹脂材１４０は、上記半導体
装置用回路基板１２０において上記回路基板側電極１２
１を形成している電極形成面１２０ａ、及び上記半導体
素子取付用基板１０１において上記取付用基板側電極１
０７を形成している上記対向面１０１ｂの少なくとも一
方に、独立して設けられた塗布専用領域１４１上に塗布
される。尚、図２及び図３は、半導体装置用回路基板１
２０の電極形成面１２０ａに塗布専用領域１４１を設け
た場合を図示している。上記塗布専用領域１４１は、上
記熱硬化型樹脂材１４０の塗布後、該熱硬化型樹脂材１
４０が当該塗布専用領域１４１を超えて外側に広がるの
を抑制する領域であり、各基板上への配線電極の形成工
程にて形成した上記配線電極と同一材料、例えば銅、金
等にて、又はレジスト材やシルク材料にて形成される。
又、塗布専用領域１４１の形成場所は、図２に示すよう
に、半導体装置用回路基板１２０及び半導体素子取付用
基板１０１の例えば中央部分１２０ｂであって上記回路
基板側電極１２１及び配線１２２と干渉しない場所であ
る。このように、半導体装置用回路基板１２０に設けた
塗布専用領域１４１が電極で形成されているため、熱硬
化型樹脂材１４０は基材表面よりぬれやすいので、塗布
専用領域１４１外への広がりを抑制することができる。
装置用回路基板１２０において上記回路基板側電極１２
１を形成している電極形成面１２０ａ、及び上記半導体
素子取付用基板１０１において上記取付用基板側電極１
０７を形成している上記対向面１０１ｂの少なくとも一
方に、独立して設けられた塗布専用領域１４１上に塗布
される。尚、図２及び図３は、半導体装置用回路基板１
２０の電極形成面１２０ａに塗布専用領域１４１を設け
た場合を図示している。上記塗布専用領域１４１は、上
記熱硬化型樹脂材１４０の塗布後、該熱硬化型樹脂材１
４０が当該塗布専用領域１４１を超えて外側に広がるの
を抑制する領域であり、各基板上への配線電極の形成工
程にて形成した上記配線電極と同一材料、例えば銅、金
等にて、又はレジスト材やシルク材料にて形成される。
又、塗布専用領域１４１の形成場所は、図２に示すよう
に、半導体装置用回路基板１２０及び半導体素子取付用
基板１０１の例えば中央部分１２０ｂであって上記回路
基板側電極１２１及び配線１２２と干渉しない場所であ
る。このように、半導体装置用回路基板１２０に設けた
塗布専用領域１４１が電極で形成されているため、熱硬
化型樹脂材１４０は基材表面よりぬれやすいので、塗布
専用領域１４１外への広がりを抑制することができる。
【００１６】次に当該半導体装置１７０の製造方法につ
いて、図６〜図８を参照して説明する。まずステップ１
として、図６に示すように、従来と同様にメタルマスク
を用いて、上記半導体装置用回路基板１２０の上記回路
基板側電極１２１上にクリーム半田１３０を塗布する。
尚、該クリーム半田１３０の代わりに、導電性接着剤を
塗布することもできる。次のステップ２では、図７に示
すように、上記塗布専用領域１４１上にディスペンサー
１９０等を用いて絶縁性の熱硬化型樹脂材１４０を供給
する。供給された熱硬化型樹脂材１４０は、塗布専用領
域１４１の全領域を覆うように広がる。尚、ディスペン
サー１９０等は、制御装置１９１にて動作制御されてい
る。次のステップ３では、図８に示すように、上記回路
基板側電極１２１に、上記半導体素子取付用基板１０１
の上記取付用基板側電極１０７を位置合わせして、上記
クリーム半田１３０もしくは導電性接着剤にて電気的接
続を図るとともに、上記熱硬化型樹脂材１４０にて半導
体装置用回路基板１２０と半導体素子取付用基板１０１
との接着を図る。次のステップ４では、ステップ３にて
作製された貼り合わされた半導体装置用回路基板１２０
及び半導体素子取付用基板１０１がリフロー炉等、又は
硬化炉等に搬入されて、クリーム半田１３０内の半田が
溶融する温度又は上記導電性接着剤が硬化する本加熱温
度まで本加熱される。尚、上記半田が溶融する上記本加
熱温度は、最高約２２０℃〜２３０℃であり、上記導電
性接着剤が硬化する上記本加熱温度は、約１５０℃であ
る。
いて、図６〜図８を参照して説明する。まずステップ１
として、図６に示すように、従来と同様にメタルマスク
を用いて、上記半導体装置用回路基板１２０の上記回路
基板側電極１２１上にクリーム半田１３０を塗布する。
尚、該クリーム半田１３０の代わりに、導電性接着剤を
塗布することもできる。次のステップ２では、図７に示
すように、上記塗布専用領域１４１上にディスペンサー
１９０等を用いて絶縁性の熱硬化型樹脂材１４０を供給
する。供給された熱硬化型樹脂材１４０は、塗布専用領
域１４１の全領域を覆うように広がる。尚、ディスペン
サー１９０等は、制御装置１９１にて動作制御されてい
る。次のステップ３では、図８に示すように、上記回路
基板側電極１２１に、上記半導体素子取付用基板１０１
の上記取付用基板側電極１０７を位置合わせして、上記
クリーム半田１３０もしくは導電性接着剤にて電気的接
続を図るとともに、上記熱硬化型樹脂材１４０にて半導
体装置用回路基板１２０と半導体素子取付用基板１０１
との接着を図る。次のステップ４では、ステップ３にて
作製された貼り合わされた半導体装置用回路基板１２０
及び半導体素子取付用基板１０１がリフロー炉等、又は
硬化炉等に搬入されて、クリーム半田１３０内の半田が
溶融する温度又は上記導電性接着剤が硬化する本加熱温
度まで本加熱される。尚、上記半田が溶融する上記本加
熱温度は、最高約２２０℃〜２３０℃であり、上記導電
性接着剤が硬化する上記本加熱温度は、約１５０℃であ
る。
【００１７】一方、熱硬化型樹脂材１４０の硬化温度で
ある予備加熱温度は、１５０℃であるので、上記本加熱
温度よりも低い。よって、リフロー動作における最高温
度時点やその後の冷却時点のように、クリーム半田１３
０が溶融し、又は上記導電性接着剤が硬化する上記本加
熱温度では、熱硬化型樹脂材１４０は硬化を完了してお
り、半導体装置用回路基板１２０と半導体素子取付用基
板１０１とは固定された状態になっている。よって、ク
リーム半田１３０が溶融状態で接合部のギャップを一定
に保持できない状態となっても、熱硬化型樹脂材１４０
にて上記ギャップを一定に保持し、ＣＳＰ１０８〜１１
０、半導体装置用回路基板１２０の反りを抑制すること
ができる。したがって、ＣＳＰ１０８〜１１０における
上記取付用基板側電極１０７と、上記半導体装置用回路
基板１２０の上記回路基板側電極１２１との接合部分に
クラックや、電気的接続不良が発生するのを防止でき
る。よって、上記取付用基板側電極１０７と、上記回路
基板側電極１２１との接合の信頼性を従来に比べて向上
させることができる。尚、クリーム半田１３０が溶融し
て固化し若しくは上記導電性接着剤が硬化し、及び熱硬
化型樹脂材１４０の硬化することで、図９に示すよう
に、半導体装置１７０が完成する。又、上記塗布専用領
域１４１は、その全領域を上記配線電極と同一材料、又
はレジスト材やシルク材料にて形成しており、上記全領
域上に上記熱硬化型樹脂材１４０を塗布することから、
熱硬化型樹脂材１４０の広がりを抑制することができ
る。例えば、塗布専用領域１４１の全領域を銅にて形成
することで、熱硬化型樹脂材１４０は、上記銅に沿って
広がるため、塗布専用領域１４１以外への熱硬化型樹脂
材１４０の広がりを防止できる。又、後述するように、
熱硬化型樹脂材１４０の塗布領域の周辺を例えば銅にて
囲むことで該囲みを超えて熱硬化型樹脂材１４０が広が
るのを防止することができる。
ある予備加熱温度は、１５０℃であるので、上記本加熱
温度よりも低い。よって、リフロー動作における最高温
度時点やその後の冷却時点のように、クリーム半田１３
０が溶融し、又は上記導電性接着剤が硬化する上記本加
熱温度では、熱硬化型樹脂材１４０は硬化を完了してお
り、半導体装置用回路基板１２０と半導体素子取付用基
板１０１とは固定された状態になっている。よって、ク
リーム半田１３０が溶融状態で接合部のギャップを一定
に保持できない状態となっても、熱硬化型樹脂材１４０
にて上記ギャップを一定に保持し、ＣＳＰ１０８〜１１
０、半導体装置用回路基板１２０の反りを抑制すること
ができる。したがって、ＣＳＰ１０８〜１１０における
上記取付用基板側電極１０７と、上記半導体装置用回路
基板１２０の上記回路基板側電極１２１との接合部分に
クラックや、電気的接続不良が発生するのを防止でき
る。よって、上記取付用基板側電極１０７と、上記回路
基板側電極１２１との接合の信頼性を従来に比べて向上
させることができる。尚、クリーム半田１３０が溶融し
て固化し若しくは上記導電性接着剤が硬化し、及び熱硬
化型樹脂材１４０の硬化することで、図９に示すよう
に、半導体装置１７０が完成する。又、上記塗布専用領
域１４１は、その全領域を上記配線電極と同一材料、又
はレジスト材やシルク材料にて形成しており、上記全領
域上に上記熱硬化型樹脂材１４０を塗布することから、
熱硬化型樹脂材１４０の広がりを抑制することができ
る。例えば、塗布専用領域１４１の全領域を銅にて形成
することで、熱硬化型樹脂材１４０は、上記銅に沿って
広がるため、塗布専用領域１４１以外への熱硬化型樹脂
材１４０の広がりを防止できる。又、後述するように、
熱硬化型樹脂材１４０の塗布領域の周辺を例えば銅にて
囲むことで該囲みを超えて熱硬化型樹脂材１４０が広が
るのを防止することができる。
【００１８】上述した半導体装置１７０では、図２に示
すように、上記中央部分１２０ｂの一箇所に塗布専用領
域１４１を形成している。しかしながら、図４に示す半
導体装置１７１のように、上記中央部分１２０ｂに、上
記配線１２２を用いて複数の塗布専用領域１４１を形成
することもできる。このように複数の塗布専用領域１４
１を設け、これらのそれぞれに上記熱硬化型樹脂材１４
０を塗布して上記半導体素子取付用基板１０１と上記半
導体装置用回路基板１２０とを接合することで、接合後
において熱硬化型樹脂材１４０に作用する応力を各熱硬
化型樹脂材１４０に分散させることができる。よって、
半導体素子取付用基板１０１、つまり半導体素子１０３
に作用する応力を小さくすることができる。
すように、上記中央部分１２０ｂの一箇所に塗布専用領
域１４１を形成している。しかしながら、図４に示す半
導体装置１７１のように、上記中央部分１２０ｂに、上
記配線１２２を用いて複数の塗布専用領域１４１を形成
することもできる。このように複数の塗布専用領域１４
１を設け、これらのそれぞれに上記熱硬化型樹脂材１４
０を塗布して上記半導体素子取付用基板１０１と上記半
導体装置用回路基板１２０とを接合することで、接合後
において熱硬化型樹脂材１４０に作用する応力を各熱硬
化型樹脂材１４０に分散させることができる。よって、
半導体素子取付用基板１０１、つまり半導体素子１０３
に作用する応力を小さくすることができる。
【００１９】又、図５に示す半導体装置１７２のよう
に、半導体装置用回路基板１２０及び半導体素子取付用
基板１０１の少なくとも一方における周縁部１２０ｃ、
特に四隅に、それぞれ一若しくは複数個ずつ、基板に形
成されている例えば配線やレジスト等を用いて上記塗布
専用領域１４１を形成することもできる。このように基
板の周縁部１２０ｃ、特に四隅に塗布専用領域１４１を
設けることで、最も応力が作用するＣＳＰ１０８〜１１
０の角に相当する四隅部分について、上記応力を分散さ
せることができ、半導体素子取付用基板１０１、つまり
半導体素子１０３に作用する応力を小さくすることがで
きる。又、塗布専用領域１４１を上述の中央部分１２０
ｂに設ける場合に比べて、上記半導体装置用回路基板１
２０をより広範囲にて支持するので、半導体装置用回路
基板１２０の反りを抑制することもできる。
に、半導体装置用回路基板１２０及び半導体素子取付用
基板１０１の少なくとも一方における周縁部１２０ｃ、
特に四隅に、それぞれ一若しくは複数個ずつ、基板に形
成されている例えば配線やレジスト等を用いて上記塗布
専用領域１４１を形成することもできる。このように基
板の周縁部１２０ｃ、特に四隅に塗布専用領域１４１を
設けることで、最も応力が作用するＣＳＰ１０８〜１１
０の角に相当する四隅部分について、上記応力を分散さ
せることができ、半導体素子取付用基板１０１、つまり
半導体素子１０３に作用する応力を小さくすることがで
きる。又、塗布専用領域１４１を上述の中央部分１２０
ｂに設ける場合に比べて、上記半導体装置用回路基板１
２０をより広範囲にて支持するので、半導体装置用回路
基板１２０の反りを抑制することもできる。
【００２０】さらに又、上記半導体装置１７０〜１７２
において、図１０に示すように上記半導体素子取付用基
板１０１と上記半導体装置用回路基板１２０との隙間
に、液状の熱硬化型樹脂材１８０を注入し、硬化して、
上記取付用基板側電極１０７と上記回路基板側電極１２
１との接合部の周辺を封止してもよい。これにより半導
体素子取付用基板１０１と半導体装置用回路基板１２０
との隙間、特に上記接合部周辺の耐湿性を向上させるこ
とができ、及び耐熱信頼性を向上させることができる。
において、図１０に示すように上記半導体素子取付用基
板１０１と上記半導体装置用回路基板１２０との隙間
に、液状の熱硬化型樹脂材１８０を注入し、硬化して、
上記取付用基板側電極１０７と上記回路基板側電極１２
１との接合部の周辺を封止してもよい。これにより半導
体素子取付用基板１０１と半導体装置用回路基板１２０
との隙間、特に上記接合部周辺の耐湿性を向上させるこ
とができ、及び耐熱信頼性を向上させることができる。
【００２１】又、上記半導体装置１７０〜１７２の内例
えば半導体装置１７０を例に採ると、図２に示すよう
に、塗布専用領域１４１の平面形状は円形である。しか
しながら、その形状は特に限定されるものではなく、図
１１に示すように、例えば楕円、ひし形等の形状であっ
てもよい。このような形状にすることで、液状の熱硬化
型樹脂材１８０が塗布されるＣＳＰ１０８〜１１０の一
側面１１５に対して、流線型形状とみなせる楕円やひし
形等の形状であるため、ＣＳＰ１０８〜１１０と半導体
装置用回路基板１２０との隙間に液状の熱硬化型樹脂材
１８０が毛細管現象で例えば矢印１１６方向に進入して
いくとき、ＣＳＰ１０８〜１１０の中心部に設けられて
いる塗布専用領域１４２に沿って流れ、塗布専用領域１
４１の後部に流れのよどみ箇所、つまり流れのない箇所
が発生せず、気泡が発生しないため、信頼性の高い接合
が得られる。
えば半導体装置１７０を例に採ると、図２に示すよう
に、塗布専用領域１４１の平面形状は円形である。しか
しながら、その形状は特に限定されるものではなく、図
１１に示すように、例えば楕円、ひし形等の形状であっ
てもよい。このような形状にすることで、液状の熱硬化
型樹脂材１８０が塗布されるＣＳＰ１０８〜１１０の一
側面１１５に対して、流線型形状とみなせる楕円やひし
形等の形状であるため、ＣＳＰ１０８〜１１０と半導体
装置用回路基板１２０との隙間に液状の熱硬化型樹脂材
１８０が毛細管現象で例えば矢印１１６方向に進入して
いくとき、ＣＳＰ１０８〜１１０の中心部に設けられて
いる塗布専用領域１４２に沿って流れ、塗布専用領域１
４１の後部に流れのよどみ箇所、つまり流れのない箇所
が発生せず、気泡が発生しないため、信頼性の高い接合
が得られる。
【００２２】さらに又、上記塗布専用領域の形状を図１
２に示すような例えばドーナツ状とすることもできる。
即ち、塗布専用領域１４３では、その周縁部１４３ｂの
みを上記配線用の材料にて形成し、その中央部分１４３
ａに上記熱硬化型樹脂材１４０が塗布される。尚、周縁
部１４３ｂの高さは、基板上の配線の高さと同じでよ
い。該構成によれば、熱硬化型樹脂材１４０は上述のよ
うに上記配線用材料に沿って広がるため、上記周縁部１
４３ｂが障壁となり、塗布された熱硬化型樹脂材１４０
が時間経過や熱の影響により上記中央部分１４３ａから
外へ漏れ出ることはなく、塗布専用領域１４３の周囲に
配置されている接合部の電極１２１を汚すことがない。
よって、さらに信頼性の高い接合を行なうことができ
る。
２に示すような例えばドーナツ状とすることもできる。
即ち、塗布専用領域１４３では、その周縁部１４３ｂの
みを上記配線用の材料にて形成し、その中央部分１４３
ａに上記熱硬化型樹脂材１４０が塗布される。尚、周縁
部１４３ｂの高さは、基板上の配線の高さと同じでよ
い。該構成によれば、熱硬化型樹脂材１４０は上述のよ
うに上記配線用材料に沿って広がるため、上記周縁部１
４３ｂが障壁となり、塗布された熱硬化型樹脂材１４０
が時間経過や熱の影響により上記中央部分１４３ａから
外へ漏れ出ることはなく、塗布専用領域１４３の周囲に
配置されている接合部の電極１２１を汚すことがない。
よって、さらに信頼性の高い接合を行なうことができ
る。
【００２３】
【発明の効果】以上詳述したように本発明の第１態様の
半導体装置、第２態様の半導体装置用回路基板、及び第
３態様の半導体装置製造方法によれば、塗布専用領域を
設け、取付用基板側電極と回路基板側電極とを半田を介
して接合するときの本加熱温度よりも低い予備加熱温度
にて硬化する熱硬化型樹脂材を上記塗布専用領域に塗布
するようにした。よって、上記半田が溶融状態にあると
きには、上記熱硬化型樹脂材は既に硬化しており、上記
取付用基板側電極が備わる半導体素子取付用基板と上記
回路基板側電極が備わる半導体装置用回路基板とは上記
熱硬化型樹脂材にて固定されている。したがって、上記
半導体素子取付用基板及び上記半導体装置用回路基板の
反り等の発生を抑えることができ、上記取付用基板側電
極と上記回路基板側電極との接合部にクラック等が生じ
たり、接合不良が生じるのを防止でき、上記接合部の接
合信頼性を高めることができる。
半導体装置、第２態様の半導体装置用回路基板、及び第
３態様の半導体装置製造方法によれば、塗布専用領域を
設け、取付用基板側電極と回路基板側電極とを半田を介
して接合するときの本加熱温度よりも低い予備加熱温度
にて硬化する熱硬化型樹脂材を上記塗布専用領域に塗布
するようにした。よって、上記半田が溶融状態にあると
きには、上記熱硬化型樹脂材は既に硬化しており、上記
取付用基板側電極が備わる半導体素子取付用基板と上記
回路基板側電極が備わる半導体装置用回路基板とは上記
熱硬化型樹脂材にて固定されている。したがって、上記
半導体素子取付用基板及び上記半導体装置用回路基板の
反り等の発生を抑えることができ、上記取付用基板側電
極と上記回路基板側電極との接合部にクラック等が生じ
たり、接合不良が生じるのを防止でき、上記接合部の接
合信頼性を高めることができる。
【００２４】又、上記取付用基板側電極を形成した取付
用基板側電極形成面、及び上記回路基板側電極を形成し
た回路基板側電極形成面の、特に周縁部に上記塗布専用
領域を配置し上記熱硬化型樹脂材を塗布することで、上
記半導体素子取付用基板及び上記半導体装置用回路基板
に作用する応力を分散することができ、半導体素子へ作
用する応力を削減することができる。さらに又、複数の
塗布専用領域を設けて上記熱硬化型樹脂材を塗布するこ
とでも、上記応力の分散を図ることができる。
用基板側電極形成面、及び上記回路基板側電極を形成し
た回路基板側電極形成面の、特に周縁部に上記塗布専用
領域を配置し上記熱硬化型樹脂材を塗布することで、上
記半導体素子取付用基板及び上記半導体装置用回路基板
に作用する応力を分散することができ、半導体素子へ作
用する応力を削減することができる。さらに又、複数の
塗布専用領域を設けて上記熱硬化型樹脂材を塗布するこ
とでも、上記応力の分散を図ることができる。
【００２５】又、上記塗布専用領域を配線のランドを使
用することで、上記塗布専用領域を形成するための工程
を設ける必要が無く、製造工程上有利である。
用することで、上記塗布専用領域を形成するための工程
を設ける必要が無く、製造工程上有利である。
【００２６】又、上記塗布専用領域を円形状又は四角形
状とし上記熱硬化型樹脂材を塗布することで、上記半導
体素子取付用基板及び上記半導体装置用回路基板との隙
間に封止用樹脂が進入していくとき、上記熱硬化型樹脂
材の後部によどみが発生せず、気泡の発生を抑制するこ
とができる。よって、より高い接合信頼性を得ることが
できる。
状とし上記熱硬化型樹脂材を塗布することで、上記半導
体素子取付用基板及び上記半導体装置用回路基板との隙
間に封止用樹脂が進入していくとき、上記熱硬化型樹脂
材の後部によどみが発生せず、気泡の発生を抑制するこ
とができる。よって、より高い接合信頼性を得ることが
できる。
【００２７】又、周縁部のみを配線材料にて取り囲んだ
形状にて上記塗布専用領域を形成することで、上記熱硬
化型樹脂材は上記周縁部から外へ漏れ出すことを防止で
きる。よって、上記熱硬化型樹脂材が接合部の電極に流
れ広がって汚染することを防止でき、接続信頼性をより
高めることができる。
形状にて上記塗布専用領域を形成することで、上記熱硬
化型樹脂材は上記周縁部から外へ漏れ出すことを防止で
きる。よって、上記熱硬化型樹脂材が接合部の電極に流
れ広がって汚染することを防止でき、接続信頼性をより
高めることができる。
【図１】 本発明の実施形態の半導体装置の側面図であ
る。
る。
【図２】 図１に示す半導体装置を構成する半導体装置
用回路基板の平面図である。
用回路基板の平面図である。
【図３】 図２に示す半導体装置用回路基板の側面図で
ある。
ある。
【図４】 図１に示す半導体装置の変形例における側面
図である。
図である。
【図５】 図１に示す半導体装置の他の変形例における
側面図である。
側面図である。
【図６】 図１に示す半導体装置の製造方法を説明する
ための図である。
ための図である。
【図７】 図１に示す半導体装置の製造方法を説明する
ための図である。
ための図である。
【図８】 図１に示す半導体装置の製造方法を説明する
ための図である。
ための図である。
【図９】 図１に示す半導体装置の製造方法を説明する
ための図である。
ための図である。
【図１０】 図１に示す半導体装置の別の変形例におけ
る側面図である。
る側面図である。
【図１１】 図２に示す半導体装置用回路基板の変形例
における平面図である。
における平面図である。
【図１２】 図２に示す半導体装置用回路基板のさらに
他の変形例における平面図である。
他の変形例における平面図である。
【図１３】 ＣＳＰの形態を一例を示す図である。
【図１４】 ＣＳＰの形態を他の例を示す図である。
【図１５】 ＣＳＰの形態をさらに別の例を示す図であ
る。
る。
【図１６】 従来の半導体装置を作製する工程を説明す
るための図である。
るための図である。
【図１７】 従来の半導体装置を作製する工程を説明す
るための図である。
るための図である。
【図１８】 従来の半導体装置を作製する工程を説明す
るための図である。
るための図である。
【図１９】 従来の半導体装置において接合部にて接触
不良が発生した状態を示す図である。
不良が発生した状態を示す図である。
１０１…半導体素子取付用基板、１０１ｂ…取付用基板
側電極形成面、１０３…半導体素子、１０７…取付用基
板側電極、１２０…半導体装置用回路基板、１２０ａ…
電極形成面、１２０ｂ…中央部、１２０ｃ…周縁部、１
２１…回路基板側電極、１４０…熱硬化型樹脂材、１４
１…塗布専用領域、１７０〜１７２…半導体装置。
側電極形成面、１０３…半導体素子、１０７…取付用基
板側電極、１２０…半導体装置用回路基板、１２０ａ…
電極形成面、１２０ｂ…中央部、１２０ｃ…周縁部、１
２１…回路基板側電極、１４０…熱硬化型樹脂材、１４
１…塗布専用領域、１７０〜１７２…半導体装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 浩二郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E319 AA03 AB05 AB10 AC02 AC04 AC20 BB05 BB11 BB20 CC33 CC61 CC70 CD45 GG11 5F044 LL11 RR18 RR19 5F061 AA01 BA04 CA05 CB02 CB12
Claims (8)
- 【請求項１】 半導体素子（１０３）を取り付けた半導
体素子取付用基板（１０１）の取付用基板側電極（１０
７）と、該半導体素子取付用基板に対向して配置される
半導体装置用回路基板（１２０）の回路基板側電極（１
２１）とを対向させかつ半田を介して接合し形成される
半導体装置であって、 上記取付用基板側電極と回路基板側電極とを上記半田を
介して接合させる際の本加熱温度よりも低い予備加熱温
度にて硬化する絶縁性の熱硬化型樹脂材（１４０）が塗
布されかつ塗布後の上記熱硬化型樹脂材の広がりを抑制
する塗布専用領域（１４１）を、上記取付用基板側電極
を形成した取付用基板側電極形成面（１０１ｂ）及び上
記回路基板側電極を形成した回路基板側電極形成面（１
２０ａ）の少なくとも一方に形成したことを特徴とする
半導体装置。 - 【請求項２】 上記塗布専用領域は、上記取付用基板側
電極形成面及び上記回路基板側電極形成面の中央部（１
２０ｂ）又は周縁部（１２０ｃ）に配置される、請求項
１記載の半導体装置。 - 【請求項３】 上記塗布専用領域は、上記取付用基板側
電極形成面及び上記回路基板側電極形成面に形成された
配線のランドである、請求項１又は２記載の半導体装
置。 - 【請求項４】 上記塗布専用領域は、上記取付用基板側
電極形成面及び上記回路基板側電極形成面に複数配置さ
れる、請求項１から３のいずれかに記載の半導体装置。 - 【請求項５】 上記塗布専用領域は、四角形又は円形形
状にてなる、請求項１から４のいずれかに記載の半導体
装置。 - 【請求項６】 上記塗布専用領域は、上記取付用基板側
電極形成面及び上記回路基板側電極形成面における配線
にて囲まれている、請求項１、２、４、５のいずれかに
記載の半導体装置。 - 【請求項７】 半導体素子（１０３）を取り付けた半導
体素子取付用基板（１０１）の取付用基板側電極（１０
７）に対向して配置される回路基板側電極（１２１）を
有し、かつ上記半導体素子取付用基板に対向して配置さ
れ、かつ上記取付用基板側電極に半田を介して上記回路
基板側電極が接合される半導体装置用回路基板（１２
０）であって、 上記取付用基板側電極と回路基板側電極とを上記半田を
介して接合させる際の本加熱温度よりも低い予備加熱温
度にて硬化する絶縁性の熱硬化型樹脂材（１４０）が塗
布されかつ塗布後の上記熱硬化型樹脂材の広がりを抑制
する塗布専用領域（１４１）を上記回路基板側電極が形
成される回路基板側電極形成面（１２０ａ）に備えたこ
とを特徴とする半導体装置用回路基板。 - 【請求項８】 半導体素子（１０３）を取り付けた半導
体素子取付用基板（１０１）の取付用基板側電極（１０
７）が形成される取付用基板側電極形成面（１０１
ｂ）、及び上記半導体素子取付用基板に対向して配置さ
れる半導体装置用回路基板（１２０）の回路基板側電極
（１２１）が形成される回路基板側電極形成面（１２０
ａ）の少なくとも一方に形成した塗布専用領域（１４
１）に絶縁性の熱硬化型樹脂材（１４０）を塗布し、 上記絶縁性熱硬化型樹脂材の塗布後、上記取付用基板側
電極と上記回路基板側電極とを半田を介して接合すると
き、本加熱温度よりも低い予備加熱温度に上記絶縁性熱
硬化型樹脂材を加熱して硬化させ、 上記絶縁性熱硬化型樹脂材の硬化後、本加熱して上記取
付用基板側電極と上記回路基板側電極との間の上記半田
を溶融させて上記取付用基板側電極と上記回路基板側電
極とを接合する、ことを特徴とする半導体装置製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395120A JP2002198396A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395120A JP2002198396A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198396A true JP2002198396A (ja) | 2002-07-12 |
Family
ID=18860637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000395120A Pending JP2002198396A (ja) | 2000-12-26 | 2000-12-26 | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| CN109413886A (zh) * | 2017-08-17 | 2019-03-01 | 富士电机株式会社 | 半导体装置的制造方法及焊接辅助工具 |
-
2000
- 2000-12-26 JP JP2000395120A patent/JP2002198396A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| CN109413886A (zh) * | 2017-08-17 | 2019-03-01 | 富士电机株式会社 | 半导体装置的制造方法及焊接辅助工具 |
| CN109413886B (zh) * | 2017-08-17 | 2023-11-21 | 富士电机株式会社 | 半导体装置的制造方法及焊接辅助工具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100203030B1 (ko) | 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR101140518B1 (ko) | 배선 기판 및 반도체 장치 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JPH027180B2 (ja) | ||
| KR20120033973A (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
| JP2002198396A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JP4752717B2 (ja) | モジュールの製造方法 | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JP2000077458A (ja) | フリップチップ実装方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2940491B2 (ja) | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| JP2000260811A (ja) | 半導体装置 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| JP2004214255A (ja) | 電子部品の接続構造 | |
| JP2003197681A (ja) | 電子装置 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11330318A (ja) | 半導体装置の実装体の製造方法 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP2004363216A (ja) | 半導体装置 | |
| JP2008243879A (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Effective date: 20070411 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070724 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |