JP7013717B2 - 半導体装置の製造方法及びはんだ付け補助治具 - Google Patents

半導体装置の製造方法及びはんだ付け補助治具 Download PDF

Info

Publication number
JP7013717B2
JP7013717B2 JP2017157692A JP2017157692A JP7013717B2 JP 7013717 B2 JP7013717 B2 JP 7013717B2 JP 2017157692 A JP2017157692 A JP 2017157692A JP 2017157692 A JP2017157692 A JP 2017157692A JP 7013717 B2 JP7013717 B2 JP 7013717B2
Authority
JP
Japan
Prior art keywords
jig
covering
circuit board
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017157692A
Other languages
English (en)
Other versions
JP2019036653A (ja
Inventor
力宏 丸山
健志 甲斐
和哉 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017157692A priority Critical patent/JP7013717B2/ja
Priority to US16/019,014 priority patent/US10566308B2/en
Priority to CN201810708741.3A priority patent/CN109413886B/zh
Publication of JP2019036653A publication Critical patent/JP2019036653A/ja
Priority to US16/725,834 priority patent/US11164846B2/en
Application granted granted Critical
Publication of JP7013717B2 publication Critical patent/JP7013717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/85897—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法及びはんだ付け補助治具に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含む半導体装置は、例えば、電力変換装置として利用されている。このような半導体装置は、当該半導体素子と共に絶縁板と絶縁板のおもて面に形成され、半導体素子が配置される複数の回路パターンとを有するセラミック回路基板を含んでいる。さらに、回路パターンの所定位置上には、外部端子を取りつけるための筒状のコンタクト部品が設置されている。
このような半導体装置を製造するにあたって、セラミック回路基板の回路パターン上の所定位置にコンタクト部品を精度よく配置する必要がある。そこで、以下の製造工程により半導体装置が製造される。
図３０は、半導体装置の製造方法におけるはんだ付け工程を説明するための図である。
なお、図３０は、半導体装置の製造方法のはんだ付け工程時の要部を拡大して示している。
セラミック回路基板６００は、絶縁板６０１と絶縁板６０１のおもて面に配置された複数の回路パターン（そのうち、回路パターン６０２ａ，６０２ｂを図示）と絶縁板６０１の裏面に配置された金属板６０３とを有している。
このようなセラミック回路基板６００を基板位置決め治具６５０にセットして、セラミック回路基板６００の回路パターン６０２ａ，６０２ｂ上の半導体素子６１１，６１２，６１３及び複数のコンタクト部品（そのうち、コンタクト部品６１４を図示）のそれぞれの配置領域にはんだを塗布する。そして、半導体素子６１１，６１２，６１３を所定の配置領域にはんだを介して配置する。
また、セラミック回路基板６００に対して、コンタクト部品６１４の所定の配置領域に対応する箇所に複数の位置決め孔（そのうち、位置決め孔６６１を図示）が形成された板状の位置決め治具６６０をセットし、当該位置決め孔６６１にコンタクト部品６１４を配置する。
そして、図３０に示されるように、位置決め治具６６０上にコンタクト部品押え治具６７０をセットし、コンタクト部品押え治具６７０を基板位置決め治具６５０側に移動して、コンタクト部品６１４をセラミック回路基板６００側に押圧しながら減圧加熱（リフローはんだ付け工程）を行う。この際、はんだが溶融して、固化することで、セラミック回路基板６００の回路パターン６０２ａ，６０２ｂ上にはんだ６２１，６２２，６２３，６２４を介して半導体素子６１１，６１２，６１３及びコンタクト部品６１４をそれぞれ固着することができる（リフローはんだ付け工程）。
上記の工程により、セラミック回路基板６００の回路パターン６０２ａ，６０２ｂ上の所定位置に半導体素子６１１，６１２，６１３及びコンタクト部品６１４をそれぞれ配置することができる（例えば、特許文献１参照）。
このようにして半導体素子６１１，６１２，６１３及びコンタクト部品６１４が配置されたセラミック回路基板６００から各種治具を取り外す。そして、半導体素子６１１，６１２，６１３の主電極と、回路パターン６０２ａ，６０２ｂとをボンディングワイヤにより電気的に接続し、コンタクト部品６１４に外部接続端子（図示を省略）を取りつける。
最終的に、封止部材によりセラミック回路基板６００上に配置した各構成を封止して、半導体装置が構成される。
特開２０１４－１８７１７９号公報
上記の半導体装置の製造方法のリフローはんだ付け工程では、既述の通り、加熱を行うとはんだが溶融する。この際、特に、はんだがフラックスを含んでいる場合には、フラックスの発泡に伴って、はんだ（はんだ小片）が飛散してしまう。例えば、図３０に示されるように、加熱されたはんだからはんだ小片６２１ａ，６２２ａが飛散してしまうと、ボンディングワイヤ等の配線部材が接続される回路パターン６０２ｂ上の接続領域６０２ｂ１に付着してしまう。接続領域６０２ｂ１にはんだ小片６２１ａ，６２２ａが付着してしまうと、ボンディングワイヤ等の配線部材を接続領域６０２ｂ１に接続することができなくなってしまう。このため、付着したはんだ小片６２１ａ，６２２ａを接続領域６０２ｂ１から除去する作業が発生してしまい、半導体装置の製造工数が増加してしまう。または、接続領域６０２ｂ１に付着したはんだ小片６２１ａ，６２２ａを除去しようとしても、除去できない場合がある。
本発明は、このような点に鑑みてなされたものであり、リフローはんだ付け工程時に飛散するはんだ小片が配線部材の接続領域へ付着するのを防止することができる半導体装置の製造方法及びはんだ付け補助治具を提供することを目的とする。
本発明の一観点によれば、構成部品、及び、平面視で矩形状の絶縁板と前記絶縁板のおもて面に形成され、前記構成部品が配置される配置領域及び配線部材が直接接続される接続領域が主面にそれぞれ設定された回路パターンとを有する基板を用意する準備工程と、前記基板の前記配置領域にはんだを配置するはんだ配置工程と、前記基板の前記配置領域上に前記はんだを介して前記構成部品を配置する部品配置工程と、前記基板の前記接続領域のうち前記配置領域に隣接する隣接接続領域を覆った状態で加熱し、前記配置領域に前記構成部品を接合する部品接合工程と、を有し、前記部品配置工程では、前記配置領域に対応した下部開口部が主面に形成された板状の位置決め治具を前記基板上に配置し、前記下部開口部に基づき前記配置領域に前記構成部品を配置し、前記部品接合工程では、底部に前記隣接接続領域に対応する被覆面を備える柱状の被覆部材を含むはんだ付け補助治具を前記基板上に前記下部開口部を通じて配置して、前記隣接接続領域を前記被覆面で覆う、半導体装置の製造方法が提供される。
前記部品接合工程後、前記隣接接続領域に前記配線部材を直接接合する配線部材接合工程をさらに有する。
前記部品接合工程では、前記基板上に配置された前記位置決め治具の前記下部開口部に前記はんだ付け補助治具を配置して、前記隣接接続領域を前記被覆面で覆う。
前記準備工程では、前記回路パターンのコンタクト部品配置領域に配置されるコンタクト部品をさらに用意し、前記部品配置工程では、前記コンタクト部品配置領域に対応したコンタクト部品位置決め孔が前記主面にさらに形成された前記位置決め治具を前記基板上に配置し、前記コンタクト部品位置決め孔に基づき前記コンタクト部品配置領域に前記コンタクト部品をさらに配置する。
前記部品接合工程では、前記基板上に配置された前記位置決め治具の前記コンタクト部品位置決め孔に配置された前記コンタクト部品を前記基板側に押圧しながら、加熱する。
前記部品接合工程では、前記部品配置工程後、前記下部開口部に対応する上部開口部が形成された板状の押え治具を前記位置決め治具上に配置し、前記位置決め治具の前記下部開口部と前記押え治具の前記上部開口部とに前記はんだ付け補助治具を配置して、前記隣接接続領域を前記被覆面で覆い、前記押え治具で前記位置決め治具の前記コンタクト部品位置決め孔に配置された前記コンタクト部品を前記基板側に押圧しながら、加熱する。
前記部品接合工程では、前記部品配置工程後、前記下部開口部に対応する領域に前記はんだ付け補助治具の前記被覆部材の前記被覆面の反対側の面が取り付けられた板状の押え治具を前記位置決め治具上に配置し、前記隣接接続領域を前記被覆面で覆い、前記押え治具で前記位置決め治具の前記コンタクト部品位置決め孔に配置された前記コンタクト部品を前記基板側に押圧しながら、加熱する。
前記構成部品は、半導体素子である。
また、本発明の一観点によれば、平面視で矩形状の絶縁板と、前記絶縁板のおもて面に形成され、構成部品が配置される配置領域と配線部材が直接接続される接続領域とが主面にそれぞれ設定された回路パターンと、を有し、前記配置領域に対応した下部開口部が主面に形成された板状の位置決め治具が配置された基板に対して、前記接続領域のうち、前記配置領域に隣接する隣接接続領域に対応する被覆面を底部に備え、前記下部開口部を通じて前記配置領域に配置されて、前記隣接接続領域を前記被覆面で覆う柱状の被覆部材、を有するはんだ付け補助治具が提供される。
また、本発明の一観点によれば、平面視で矩形状の絶縁板と、前記絶縁板のおもて面に形成され、構成部品が配置される配置領域と配線部材が直接接続される接続領域とが主面にそれぞれ設定された回路パターンと、を有する基板に対して、前記接続領域のうち、前記配置領域に隣接する隣接接続領域に対応する被覆面を底部に備え、前記構成部品を前記配置領域にはんだを用いて接合させるための加熱により生じる前記基板の長手方向の反りに対応して、前記被覆面に複数の段差が形成されている柱状の被覆部材を有するはんだ付け補助治具が提供される。
また、本発明の一観点によれば、平面視で矩形状の絶縁板と、前記絶縁板のおもて面に形成され、構成部品が配置される配置領域と配線部材が直接接続される接続領域とが主面にそれぞれ設定された回路パターンと、を有し、前記接続領域が前記回路パターン上に複数設定されて、前記配置領域に隣接する隣接接続領域が長手方向に沿って並んでいる基板に対して、前記接続領域のうち、前記隣接接続領域に対応する被覆面を底部に備え、前記隣接接続領域にそれぞれ対応して複数設けられている柱状の被覆部材、を有するはんだ付け補助治具。
前記被覆部材は、前記構成部品を前記配置領域に前記はんだを用いて接合させるための加熱により生じる前記基板の短手方向の反りに対応して、前記被覆部材の高さがそれぞれ調節されている。
前記隣接接続領域にそれぞれ対応して形成された開口部に前記被覆部材が前記基板の主面に対して垂直方向に上下動可能にそれぞれ挿通される天板部、をさらに有する。
前記構成部品は、半導体素子である。
開示の技術によれば、リフローはんだ付け工程時に飛散するはんだ小片が配線部材の接続領域へ付着するのを防止して、配線部材を接続領域に確実に接合することができ、信頼性の低下が抑制された半導体装置を製造することができる。
第１の実施の形態の半導体装置の製造方法のフローチャートを示す図である。 第１の実施の形態の半導体装置の製造方法の各工程を説明するための図である。 第２の実施の形態の半導体装置を示す平面図である。 第２の実施の形態の半導体装置を示す側面図である。 第２の実施の形態の半導体装置の製造方法のフローチャートを示す図である。 第２の実施の形態の半導体装置の製造方法の基板位置決め治具にセラミック回路基板をセットする工程を説明するための平面図である。 第２の実施の形態の半導体装置の製造方法の基板位置決め治具にセラミック回路基板をセットする工程を説明するための断面図である。 第２の実施の形態の半導体装置の製造方法のセラミック回路基板に対するはんだを塗布する工程を説明するための平面図である。 第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具をセットする工程を説明するための平面図である。 第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具をセットする工程を説明するための断面図である。 第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具を利用してコンタクト部品をセットする工程を説明するための平面図である。 第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具を利用してコンタクト部品をセットする工程を説明するための断面図である。 第２の実施の形態の半導体装置の製造方法の押え治具をセットする工程を説明するための平面図である。 第２の実施の形態の半導体装置の製造方法の押え治具をセットする工程を説明するための断面図である。 第２の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。 第２の実施の形態の半導体装置の製造方法のはんだ付け補助治具で覆う工程を説明するための平面図である。 第２の実施の形態の半導体装置の製造方法のはんだ付け補助治具で覆う工程を説明するための断面図である。 第２の実施の形態の半導体装置の製造方法のリフローはんだ付け工程時にセラミック回路基板が反った場合を説明するための図である。 第３の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。 第３の実施の形態の半導体装置の製造方法のリフローはんだ付け工程時にセラミック回路基板が反った場合を説明するための図である。 第４の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。 第５の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。 第６の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。 第６の実施の形態の半導体装置の製造方法のリフローはんだ付け工程時にセラミック回路基板が反った場合を説明するための図である。 第７の実施の形態の半導体装置の製造方法で用いられる押え治具の平面図である。 第７の実施の形態の半導体装置の製造方法で用いられる押え治具の断面図である。 第７の実施の形態の半導体装置の製造方法の押え治具をセットする工程を説明するための断面図である。 第８の実施の形態の半導体装置の製造方法で用いられる押え治具の平面図である。 第８の実施の形態の半導体装置の製造方法で用いられる押え治具の断面図である。 半導体装置の製造方法におけるはんだ付け工程を説明するための図である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置の製造方法について、図１及び図２を用いて説明する。
図１は、第１の実施の形態の半導体装置の製造方法のフローチャートを示す図であり、図２は、第１の実施の形態の半導体装置の製造方法の各工程を説明するための図である。
［ステップＳ１］ 半導体装置の構成部品である半導体素子、セラミック回路基板等を用意する。
例えば、図２（Ａ）に示されるように、セラミック回路基板１（基板）は、絶縁板１ａと絶縁板１ａのおもて面に形成された回路パターン１ｂ１，１ｂ２と絶縁板１ａの裏面に形成された金属板１ｃとを有している。なお、回路パターン１ｂ１には、半導体素子が配置される配置領域Ａ１及び半導体素子の主電極と電気的に接続され、配置領域Ａ１に隣接する隣接接続領域Ａ２が主面にそれぞれ設定されている。また、回路パターン１ｂ２には、半導体素子の主電極と電気的に接続され、配置領域Ａ１に隣接する隣接接続領域Ａ３が主面にそれぞれ設定されている。なお、隣接接続領域Ａ２，Ａ３は、回路パターン１ｂ１，１ｂ２上の他の接続領域（図示を省略）のうち配置領域Ａ１に隣接するものである。
［ステップＳ２］ セラミック回路基板の回路パターンの所定領域にはんだを塗布する。
例えば、図２（Ｂ）に示されるように、セラミック回路基板１の回路パターン１ｂ１の半導体素子の配置領域Ａ１にはんだ２を塗布する。
［ステップＳ３］ セラミック回路基板の回路パターンの配置領域にステップＳ２で塗布したはんだを介して半導体素子をセットする。なお、半導体素子以外の構成部品としては、例えば、リードフレーム、外部接続端子（ピン端子、コンタクト部品等）、電子部品（サーミスタ、電流センサ）等をセットすることも可能である。
例えば、図２（Ｃ）に示されるように、セラミック回路基板１の回路板（回路パターン１ｂ１）の配置領域Ａ１にはんだ２を介して半導体素子３をセットする。
［ステップＳ４］ セラミック回路基板に対するボンディングワイヤの回路パターンの接続領域を覆う。
例えば、図２（Ｄ）に示されるように、セラミック回路基板１の回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３に対してはんだ付け補助治具６ａ，６ｂをセットする。これにより、セラミック回路基板１の回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３が覆われる。
［ステップＳ５］ ステップＳ４でセラミック回路基板の隣接接続領域を覆った状態（例えば、図２（Ｄ）を参照）で、加熱してはんだを溶融して、半導体素子をはんだを介して配置領域に固着させる（リフローはんだ付け工程）。
この際、特に、はんだ２がフラックスを含有していると、加熱によりフラックスが揮発し、発泡する。そのため、仮に隣接接続領域Ａ２，Ａ３を覆わない状態（図２（Ｃ）の状態）でリフローはんだ付け工程が行われると、溶融したはんだ小片が半導体素子３の下部のはんだ２から回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３側に飛散してしまう。
しかしながら、第１の実施の形態では、図２（Ｄ）に示されるように、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３がはんだ付け補助治具６ａ，６ｂにより覆った状態で、リフローはんだ付け工程が行われる。そのため、飛散したはんだ小片が回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３に付着することが防止される。
［ステップＳ６］ セラミック回路基板の回路パターンの接続領域と半導体素子の主電極とを電気的に接続する。
例えば、図２（Ｅ）に示されるように、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３からはんだ付け補助治具６ａ，６ｂを除去して、セラミック回路基板１の回路パターン１ｂ２の隣接接続領域Ａ３と半導体素子３の主電極とをボンディングワイヤ４ａで接続する。
また、セラミック回路基板１の回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３と外部接続端子（図示を省略）とをボンディングワイヤ４ｂ，４ｃでそれぞれ接続する。
このようなボンディングワイヤ４ａ～４ｃの接続の際には、ステップＳ５にて、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３は、はんだ付け補助治具６ａ，６ｂにより覆われていたために、飛散したはんだ小片が付着されていない。このため、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３から、飛散したはんだ小片を除去する作業を必要としない。また、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３に対してボンディングワイヤ４ａ及びボンディングワイヤ４ｂ，４ｃをそれぞれ適切に接続することができる。
［ステップＳ７］ セラミック回路基板上の半導体素子、ボンディングワイヤ等を封止部材で封止する（図示を省略）。
このようにして半導体装置（図示を省略）が製造される。なお、ステップＳ３では、半導体素子をセラミック回路基板の回路パターンの配置領域にセットする際には、配置領域に対応する開口部を備えた板状の基板位置決め治具（図示を省略）を用いることができる。また、ステップＳ５では、リフローを行いながら半導体素子３を回路パターン１ｂ１側に押圧する押え治具（図示を省略）を用いることができる。このような基板位置決め治具及び押え治具を含むはんだ付け治具に対して、上記のはんだ付け補助治具６ａ，６ｂが用いられる。
このように、上記半導体装置の製造方法では、半導体素子３、及び、絶縁板１ａと絶縁板１ａのおもて面に形成され、半導体素子３が配置される配置領域Ａ１及びボンディングワイヤ４ａ，４ｂ，４ｃが直接接続される隣接接続領域Ａ２，Ａ３が主面にそれぞれ設定された回路パターン１ｂ１，１ｂ２とを有するセラミック回路基板１を用意する。なお、配置領域Ａ１には、半導体素子３以外の構成部品である、例えば、リードフレーム、外部接続端子（ピン端子、コンタクト部品等）、電子部品（サーミスタ、電流センサ）等を配置することが可能である。
また、セラミック回路基板１の配置領域Ａ１にはんだ２を配置し、はんだ２を介して半導体素子３を配置領域Ａ１上に配置する。そして、セラミック回路基板１の隣接接続領域Ａ２，Ａ３をはんだ付け補助治具６ａ，６ｂにより覆った状態で加熱してはんだ２を溶融し凝固させることで、セラミック回路基板１の配置領域Ａ１にはんだ２を介して半導体素子３を固着する。
はんだを溶融し凝固させて、半導体素子３をはんだ２で配置領域Ａ１に固着する際に、セラミック回路基板１の隣接接続領域Ａ２，Ａ３がはんだ付け補助治具６ａ，６ｂにより覆われている。このため、半導体素子３の下部のはんだ２から飛散したはんだ小片が回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３に付着することが防止される。
このため、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３から、飛散したはんだ小片を除去する作業を必要としない。また、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３は、はんだ小片が付着していない。このため、回路パターン１ｂ１，１ｂ２の隣接接続領域Ａ２，Ａ３にボンディングワイヤ４ａ～４ｃをそれぞれ適切に接続することができる。
したがって、半導体装置の製造方法において、製造工程を増加させることなく、信頼性の低下が抑制された半導体装置を製造することができるようになる。
なお、第１の実施の形態では、半導体素子３と回路パターン１ｂ２とをボンディングワイヤで接続する場合を例に挙げて説明している。この場合に限らず、回路パターンと別の回路パターンとをボンディングワイヤで接続し、また、回路パターンに外部接続端子を接続する際の各接続領域をはんだ付け補助治具で覆い、はんだ小片の付着を防止することができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態をより具体的に説明する。
まず、第２の実施の形態の半導体装置について図３及び図４を用いて説明する。
図３は、第２の実施の形態の半導体装置を示す平面図であり、図４は、第２の実施の形態の半導体装置を示す側面図である。なお、図３は、封止部材の図示を省略している。また、図４では、封止部材を破線で示している。さらに、回路パターンと半導体素子の主電極を電気的に接続しているのはボンディングワイヤを示している。
半導体装置５０は、図３及び図４に示されるように、セラミック回路基板１０（基板）とセラミック回路基板１０のおもて面に接合された半導体素子２０ａ～２０ｔと電子部品２０ｕとを有している。また、半導体装置５０は、セラミック回路基板１０のおもて面に接合されたコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂとセラミック回路基板１０のおもて面と半導体素子の主電極とを電気的に接続するボンディングワイヤ（符号を省略）を有している。また、コンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂには外部接続端子（図３は図示を省略）が取り付けられている。例えば、セラミック回路基板１０の長辺側に配置されたコンタクト部品３０ｐ，３０ｏ，３１ｆ，３０ｎ，３０ｍ，３１ｅ，３０ｌ，３０ｋ，３１ｄ，３０ｊ，３１ｃ，３２ｊ，３２ｉには、外部接続端子４０ｐ，４０ｏ，４１ｆ，４０ｎ，４０ｍ，４１ｅ，４０ｌ，４０ｋ，４１ｄ，４０ｊ，４１ｃ，４２ｊ，４２ｉがそれぞれ取り付けられている。さらに、半導体装置５０は、セラミック回路基板１０のおもて面の半導体素子２０ａ～２０ｔ及び電子部品２０ｕと共に、コンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂに取り付けられた外部接続端子の先端部が突出するように封止部材４５により封止されている。
なお、以下では、半導体素子２０ａ～２０ｔ及びコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂを特に区別しない場合には、符号を一部省略することがある。
セラミック回路基板１０は、絶縁板１１と絶縁板１１のおもて面に形成された複数の回路パターン１２ａ～１２ｚと絶縁板１１の裏面に形成された金属板１３とを有している。
絶縁板１１は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の熱伝導性が高いセラミックスにより構成されている。
複数の回路パターン１２ａ～１２ｚは、導電性に優れた材質により構成されている。このような材質として、例えば、銀、銅、ニッケルまたは、少なくともこれらの一種を含む合金等により構成されている。なお、以下では、回路パターン１２ａ～１２ｚを特に区別しない場合には、符号を一部省略することがある。
金属板１３は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。
このような構成を有するセラミック回路基板１０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。このようなセラミック回路基板１０の金属板１３に、図示を省略する放熱部を取り付けることで、半導体素子で発生した熱を回路パターン１２ａ～１２ｚ、絶縁板１１及び金属板１３を介して、当該放熱部側に伝導させることができる。
なお、絶縁板１１は平面視で、例えば、矩形状を成している。また、金属板１３は平面視で、絶縁板１１よりも面積が小さな矩形状を成している。したがって、セラミック回路基板１０は、例えば、矩形状を成している。
半導体素子２０ａ～２０ｔは、シリコンまたは炭化シリコンから構成される、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子２０ａ～２０ｔは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。
また、半導体素子２０ａ～２０ｔは、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体素子２０ａ～２０ｔは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体素子２０ａ～２０ｔは、その裏面側が所定の回路パターン（図示を省略）上に接合されている。
なお、半導体素子２０ａ～２０ｔは、回路パターン１２ａ～１２ｚ上にはんだ（図示を省略）を介して接合されている。はんだについては後述する。
ボンディングワイヤは、導電性に優れた材質により構成されている。このような材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されている。また、半導体素子２０ａ，２０ｂ，２０ｃ，２０ｎ，２０ｏ，２０ｐ，２０ｑのゲート電極と、回路パターン１２ｚ，１２ｂ，１２ｄ，１２ｌ，１２ｎ，１２ｐ，１２ｒとの間を電気的に接続するボンディングワイヤの径は、例えば、１１０μｍ以上、１３０μｍ以下であり、その平均は、１２５μｍである。その他のボンディングワイヤの径は、例えば、３５０μｍ以上、４５０μｍ以下であり、その平均は、４００μｍである。
封止部材４５は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。このような封止部材４５の一例として、エポキシ樹脂とエポキシ樹脂にフィラーとして二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材とを含んでいる。
次に、このような半導体装置５０の製造方法について、図５に示すフローチャートに沿って、各工程を示す図６～図１７を用いて説明する。
図５は、第２の実施の形態の半導体装置の製造方法のフローチャートを示す図である。
図６は、第２の実施の形態の半導体装置の製造方法の基板位置決め治具にセラミック回路基板をセットする工程を説明するための平面図であり、図７は、第２の実施の形態の半導体装置の製造方法の基板位置決め治具にセラミック回路基板をセットする工程を説明するための断面図である。なお、図７は、図６の一点鎖線Ｘ―Ｘによる断面図である。
図８は、第２の実施の形態の半導体装置の製造方法のセラミック回路基板に対するはんだを塗布する工程を説明するための平面図である。
図９は、第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具をセットする工程を説明するための平面図であり、図１０は、第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具をセットする工程を説明するための断面図である。なお、図１０は、図９の一点鎖線Ｘ―Ｘによる断面図である。
図１１は、第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具を利用してコンタクト部品をセットする工程を説明するための平面図であり、図１２は、第２の実施の形態の半導体装置の製造方法のコンタクト部品位置決め治具を利用してコンタクト部品をセットする工程を説明するための断面図である。
図１３は、第２の実施の形態の半導体装置の製造方法の押え治具をセットする工程を説明するための平面図であり、図１４は、第２の実施の形態の半導体装置の製造方法の押え治具をセットする工程を説明するための断面図である。
図１５は、第２の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。なお、はんだ付け補助治具１００に関して、図１５（Ａ）は、裏面図（セラミック回路基板１０の回路パターン面と対向する面）、図１５（Ｂ）は、正面図、図１５（Ｃ）は、側面図をそれぞれ表している。
図１６は、第２の実施の形態の半導体装置の製造方法のはんだ付け補助治具で覆う工程を説明するための平面図であり、図１７は、第２の実施の形態の半導体装置の製造方法のはんだ付け補助治具で覆う工程を説明するための断面図である。
［ステップＳ１１］ 半導体素子２０ａ～２０ｔとセラミック回路基板１０と電子部品２０ｕとコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂとを用意する。
［ステップＳ１２］ 図６及び図７に示されるように、セラミック回路基板１０を基板位置決め治具６０にセットする。
基板位置決め治具６０は、平面視で矩形状を成しており、中心部にセラミック回路基板１０が収納される凹部状に構成された収納部６１が形成されている。また、基板位置決め治具６０は、上面の四隅にガイドピン６２ａ～６２ｄがそれぞれ形成されている。また、基板位置決め治具６０は、複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。
セラミック回路基板１０は、このような基板位置決め治具６０の収納部６１に回路パターン１２ａ～１２ｚをおもて面にして載置される。
なお、セラミック回路基板１０の複数の回路パターンのうち回路パターン１２ｙ上には半導体素子２０ａ～２０ｆが配置される配置領域１２ｙ１～１２ｙ６が設定されている。
また、セラミック回路基板１０の複数の回路パターンのうち回路パターン１２ｖ上には半導体素子２０ｑ，２０ｔが配置される配置領域１２ｖ１，１２ｖ２が設定されている。
また、セラミック回路基板１０の複数の回路パターンのうち回路パターン１２ｕ上には半導体素子２０ｐ，２０ｓが配置される配置領域１２ｕ１，１２ｕ２が設定されている。
また、セラミック回路基板１０の複数の回路パターンのうち回路パターン１２ｔ上には半導体素子２０ｏ，２０ｒが配置される配置領域１２ｔ１，１２ｔ２が設定されている。
なお、セラミック回路基板１０では、回路パターン１２ｙ，１２ｖ，１２ｕ，１２ｔ以外の回路パターンにも同様に半導体素子の配置領域が設定されているが符号を省略している。
さらに、セラミック回路基板１０の回路パターン１２ｖ，１２ｕ，１２ｔに渡って、半導体素子２０ｄ～２０ｆの主電極とボンディングワイヤにより電気的に接続される接続領域Ｂ１が設定されている。
また、セラミック回路基板１０の回路パターン１２ｚ，１２ａ～１２ｅに渡って、半導体素子２０ａ～２０ｃの主電極とボンディングワイヤにより電気的に接続される接続領域Ｂ２が設定されている。
また、セラミック回路基板１０の回路パターン１２ｎ～１２ｓに渡って、半導体素子２０ｏ～２０ｑの主電極とボンディングワイヤにより電気的に接続される接続領域Ｂ３が設定されている。
［ステップＳ１３］ 図８に示されるように、基板位置決め治具６０の収納部６１に収納したセラミック回路基板１０の回路パターン１２ｙ，１２ｆ，１２ｈ，１２ｇ，１２ｉ，１２ｋ，１２ｔ，１２ｕ，１２ｖ上の半導体素子２０ａ～２０ｔの配置領域にはんだ２１ａ～２１ｔをそれぞれ塗布する。
また、基板位置決め治具６０の収納部６１に収納したセラミック回路基板１０の回路パターン１２ｗ，１２ｘ上の電子部品２０ｕの配置領域にはんだ２１ｕをそれぞれ塗布する。
また、基板位置決め治具６０の収納部６１に収納したセラミック回路基板１０の回路パターン１２ａ，１２ｃ，１２ｅ，１２ｋ，１２ｍ，１２ｏ，１２ｑ，１２ｓ，１２ｙのコンタクト部品３０ａ～３０ｐの配置領域にはんだ３４ａ～３４ｐをそれぞれ塗布する。
また、基板位置決め治具６０の収納部６１に収納したセラミック回路基板１０の回路パターン１２ｂ，１２ｄ，１２ｌ，１２ｎ，１２ｐ，１２ｒ，１２ｚのコンタクト部品３１ａ～３１ｇの配置領域にはんだ３５ａ～３５ｇをそれぞれ塗布する。
また、基板位置決め治具６０の収納部６１に収納したセラミック回路基板１０の回路パターン１２ｆ，１２ｇ，１２ｉ，１２ｈ，１２ｊのコンタクト部品３２ａ～３２ｊの配置領域にはんだ３６ａ～３６ｊをそれぞれ塗布する。
また、基板位置決め治具６０の収納部６１に収納したセラミック回路基板１０の回路パターン１２ｗ，１２ｘのコンタクト部品３３ａ，３３ｂの配置領域にはんだ３７ａ，３７ｂをそれぞれ塗布する。
なお、このようなセラミック回路基板１０の回路パターン１２ａ～１２ｚの上記はんだ２１ａ～２１ｔ，２１ｕ，３４ａ～３４ｐ，３５ａ～３５ｇ，３６ａ～３６ｊ，３７ａ，３７ｂは、例えば、スクリーン印刷により塗布することができる。
また、上記のはんだ２１ａ～２１ｔ，２１ｕ，３４ａ～３４ｐ，３５ａ～３５ｇ，３６ａ～３６ｊ，３７ａ，３７ｂは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成されている。これに加えて、回路パターン１２ａ～１２ｚ上の酸化物を除去する働きがあるフラックスを含んでいる。フラックスは、例えば、エポキシ樹脂、カルボン酸、ロジン樹脂、活性剤、溶剤を含有し、さらに必要に応じてその他の成分を含有することができる。さらに、このようなはんだ２１ａ～２１ｔ，２１ｕ，３４ａ～３４ｐ，３５ａ～３５ｇ，３６ａ～３６ｊ，３７ａ，３７ｂは、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。
なお、以下では、はんだ２１ａ～２１ｔ，２１ｕ，３４ａ～３４ｐ，３５ａ～３５ｇ，３６ａ～３６ｊ，３７ａ，３７ｂを特に区別しない場合には、符号を一部省略することがある。
［ステップＳ１４］ 図９及び図１０に示されるように、コンタクト部品位置決め治具７０を基板位置決め治具６０に対してセットする。
コンタクト部品位置決め治具７０も、また、複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。コンタクト部品位置決め治具７０は、平面視が矩形状である板状を成している。コンタクト部品位置決め治具７０は、四隅にガイド孔７３ａ～７３ｄがそれぞれ形成されている。各ガイド孔７３ａ～７３ｄに基板位置決め治具６０の各ガイドピン６２ａ～６２ｄを挿通して、コンタクト部品位置決め治具７０が基板位置決め治具６０にセットされる。
このようにしてセットされた際に、コンタクト部品位置決め治具７０には、セラミック回路基板１０のコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂの配置領域（に塗布されたはんだ）にそれぞれ対応するコンタクト部品位置決め孔７４ａ～７４ｐ，７５ａ～７５ｇ，７６ａ～７６ｊ，７７ａ，７７ｂがそれぞれ形成されている。
また、同様にセットされた際に、コンタクト部品位置決め治具７０には、セラミック回路基板１０の半導体素子２０ｈ，２０ｌ，２０ｍ，２０ｉ～２０ｋ，２０ｎの配置領域（に塗布されたはんだ）にそれぞれ対応する開口部７１ｈ，７１ｌ，７１ｍ，７１ｉ，７１ｎがそれぞれ形成されている。なお、このような開口部７１ｈ，７１ｌ，７１ｍ，７１ｉ，７１ｎの開口サイズは、半導体素子２０ｈ，２０ｌ，２０ｍ，２０ｉ～２０ｋ，２０ｎのサイズに対して一回り大きくなっている。
さらに、同様にセットされた際に、コンタクト部品位置決め治具７０には、セラミック回路基板１０の半導体素子２０ａ～２０ｇ、２０ｏ～２０ｔ、電子部品２０ｕ及び接続領域Ｂ１～Ｂ３（図６を参照）に対応する開口部７２が形成されている。
［ステップＳ１５］ 図１１及び図１２に示されるように、コンタクト部品位置決め治具７０のコンタクト部品位置決め孔７４ａ～７４ｐ，７５ａ～７５ｇ，７６ａ～７６ｊ，７７ａ，７７ｂに、実装装置（図示を省略）によりコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂをそれぞれセットする。
また、コンタクト部品位置決め治具７０の開口部７１ｈ，７１ｌ，７１ｍ，７１ｉ，７１ｎに、実装装置（図示を省略）により半導体素子２０ｈ，２０ｌ，２０ｍ，２０ｉ～２０ｋ，２０ｎをそれぞれセットする。
また、コンタクト部品位置決め治具７０の開口部７２に、実装装置（図示を省略）により半導体素子２０ａ～２０ｇ，２０ｏ～２０ｔと共に、電子部品２０ｕをそれぞれセットする。
［ステップＳ１６］ 図１３及び図１４に示されるように、押え治具８０をコンタクト部品位置決め治具７０上にセットする。
押え治具８０も、また、複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。押え治具８０は、平面視が矩形状である板状を成している。押え治具８０は、四隅にガイド孔８３ａ～８３ｄがそれぞれ形成されている。各ガイド孔８３ａ～８３ｄに基板位置決め治具６０の各ガイドピン６２ａ～６２ｄを挿通して、押え治具８０がコンタクト部品位置決め治具７０にセットされる。
このようにしてセットされた際に、押え治具８０には、コンタクト部品位置決め治具７０の開口部７２に対応する開口部８２が形成されている。
したがって、コンタクト部品位置決め治具７０のコンタクト部品位置決め孔７４ａ～７４ｐ，７５ａ～７５ｇ，７６ａ～７６ｊ，７７ａ，７７ｂにセットされたコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂ上に、押え治具８０が配置される。なお、図１３では押え治具８０のコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂに対応する箇所を破線の円で示している。
また、この際、セラミック回路基板１０の回路パターン上に配置した半導体素子２０ｈ，２０ｌ，２０ｍ，２０ｉ～２０ｋ，２０ｎ（図１１を参照）は、押え治具８０の主面に対して隙間が空いているため、押え治具８０からの押圧が及ぶことがない。
［ステップＳ１７］ 押え治具８０の開口部８２（並びに、コンタクト部品位置決め治具７０の開口部７２）に、図１５～図１７に示すように、はんだ付け補助治具１００をセットして、セラミック回路基板１０の接続領域Ｂ１～Ｂ３を覆う。
はんだ付け補助治具１００は、天板部１１０と天板部１１０の主面（セラミック回路基板１０と対向する面）に一体的に形成された被覆部材１２０，１３０，１４０とを有している。また、はんだ付け補助治具１００もまた複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。
天板部１１０は、押え治具８０の開口部８２（並びに、コンタクト部品位置決め治具７０の開口部７２）に対応した形状であって板状を成している。なお、図１６では、はんだ付け補助治具１００が押え治具８０の開口部８２に取り付けられた時の平面図を示しており、天板部１１０は破線で示している。
被覆部材１２０，１３０，１４０は、図１５に示されるように、高さＨ及び長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。また、被覆部材１２０，１３０，１４０は、底面に被覆面１２１，１３１，１４１を備えている。また、被覆面１２１，１３１，１４１の形状は、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３の形状（図１３を参照）に対応している。複数の接続領域Ｂ１，Ｂ２，Ｂ３がセラミック回路基板１０の長手方向に沿って並んでいる場合（図１３を参照）、被覆部材１２０，１３０，１４０は、接続領域Ｂ１，Ｂ２，Ｂ３にそれぞれ対応して、セラミック回路基板１０の長手方向に沿って複数並んで設けられる（図１６を参照）。
このような構成のはんだ付け補助治具１００を押え治具８０の開口部８２（並びに、コンタクト部品位置決め治具７０の開口部７２）にセットする。すると、図１６及び図１７に示されるように、はんだ付け補助治具１００の被覆部材１２０，１３０，１４０の被覆面１２１，１３１，１４１がセラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３に当接して、はんだ付け補助治具１００が載置される。したがって、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３は、はんだ付け補助治具１００の被覆部材１２０，１３０，１４０の被覆面１２１，１３１，１４１に覆われた状態となる。
［ステップＳ１８］ ステップＳ１７で押え治具８０にはんだ付け補助治具１００をセットした状態でリフロー炉に搬入して、炉内を減圧してリフロー処理温度で加熱処理を行う（リフローはんだ付け工程）。リフロー処理温度は、例えば、２５０℃以上、３００℃以下である。また、この際、押え治具８０をセラミック回路基板１０側に押圧しながら加熱する。
これにより、はんだ２１ａ～２１ｔ，２１ｕ，３４ａ～３４ｐ，３５ａ～３５ｇ，３６ａ～３６ｊ，３７ａ，３７ｂがそれぞれ溶融して、各回路パターンと半導体素子２０ａ～２０ｔ及びコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂとを電気的に接続する。
この際、回路パターン１２ｙ上のはんだ２１ｄ，２１ｅ，２１ｆと回路パターン１２ｖ，１２ｕ，１２ｔのはんだ２１ｔ，２１ｓ，２１ｒからはんだ小片が回路パターン１２ｖ，１２ｕ，１２ｔの接続領域Ｂ１にそれぞれ飛散するおそれがある。しかし、当該接続領域Ｂ１は、はんだ付け補助治具１００の被覆部材１２０の被覆面１２１に覆われているために、飛散したはんだ小片が接続領域Ｂ１に付着することが防止される。
同様に、回路パターン１２ｙ上のはんだ２１ａ，２１ｂ，２１ｃからはんだ小片が回路パターン１２ｚ，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅの接続領域Ｂ２に飛散するおそれがある。しかし、当該接続領域Ｂ２は、はんだ付け補助治具１００の被覆部材１３０の被覆面１３１に覆われているために、飛散したはんだ小片が接続領域Ｂ２に付着することが防止される。
同様に、回路パターン１２ｖ，１２ｕ，１２ｔ上のはんだ２１ｑ，２１ｐ，２１ｏからはんだ小片が回路パターン１２ｍ～１２ｓの接続領域Ｂ３に飛散するおそれがある。しかし、当該接続領域Ｂ３は、はんだ付け補助治具１００の被覆部材１４０の被覆面１４１に覆われているために、飛散したはんだ小片が接続領域Ｂ３に付着することが防止される。
そして、溶融したはんだ２１ａ～２１ｔ，２１ｕ，３４ａ～３４ｐ，３５ａ～３５ｇ，３６ａ～３６ｊ，３７ａ，３７ｂが凝固することで、半導体素子２０ａ～２０ｔ、電子部品２０ｕ及びコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂが各回路パターンに接合する。
［ステップＳ１９］ 半導体素子２０ａ～２０ｔ、電子部品２０ｕ及びコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂが各回路パターンに接合されたセラミック回路基板１０から基板位置決め治具６０、コンタクト部品位置決め治具７０、押え治具８０及びはんだ付け補助治具１００を取り外す。
そして、図示しない超音波ボンディングツールを用いて、セラミック回路基板１０の各回路パターンの所定領域と半導体素子２０ａ～２０ｔとをボンディングワイヤにより電気的に接続する。
ステップＳ１８のリフローはんだ付け工程の際、回路パターン１２ｖ，１２ｕ，１２ｔの接続領域Ｂ１は、はんだ付け補助治具１００の被覆部材１２０の被覆面１２１により覆われていた。このため、当該接続領域Ｂ１には、飛散したはんだ小片が付着されておらず、半導体素子２０ｄ，２０ｅ，２０ｆの主電極と回路パターン１２ｖ，１２ｕ，１２ｔの接続領域Ｂ１とをボンディングワイヤで適切に接続することができる。
回路パターン１２ｚ，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅの接続領域Ｂ２も同様に、はんだ付け補助治具１００の被覆部材１３０の被覆面１３１により覆われていた。このため、当該接続領域Ｂ２には、飛散したはんだ小片が付着されておらず、半導体素子２０ａ，２０ｂ，２０ｃの主電極と回路パターン１２ｚ，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅの接続領域Ｂ２とをボンディングワイヤで適切に接続することができる。
回路パターン１２ｍ～１２ｓの接続領域Ｂ３も同様に、はんだ付け補助治具１００の被覆部材１４０の被覆面１４１により覆われていた。このため、当該接続領域Ｂ３には、飛散したはんだ小片が付着されておらず、半導体素子２０ｑ，２０ｐ，２０ｏの主電極と回路パターン１２ｍ～１２ｓの接続領域Ｂ３とをボンディングワイヤで適切に接続することができる。
また、このようにしてボンディングワイヤを接続した後、各コンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂに、外部接続端子（図示を省略）を圧入する。
［ステップＳ２０］ セラミック回路基板１０上の半導体素子２０ａ～２０ｔ、電子部品２０ｕ、コンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂ、ボンディングワイヤ等を封止部材４５で封止する。
以上により、ステップＳ１２では、基板位置決め治具６０が用いられ、ステップＳ１４では、コンタクト部品位置決め治具７０が用いられ、ステップＳ１６では、押え治具８０が用いられている。このような基板位置決め治具６０、コンタクト部品位置決め治具７０及び押え治具８０を含むはんだ付け治具に対して、上記のはんだ付け補助治具１００が用いられて、図３及び図４に示した半導体装置５０が製造される。
このように、上記半導体装置５０の製造方法では、半導体素子、電子部品及びコンタクト部品、絶縁板１１と絶縁板１１のおもて面に形成され、半導体素子が配置される配置領域１２ｙ１～１２ｙ６，１２ｖ１，１２ｖ２，１２ｕ１，１２ｕ２，１２ｔ１，１２ｔ２及びボンディングワイヤが直接接続される接続領域Ｂ１，Ｂ２，Ｂ３が主面にそれぞれ設定された回路パターンとを有するセラミック回路基板１０を用意する。
また、セラミック回路基板１０の配置領域１２ｙ１～１２ｙ６，１２ｖ１，１２ｖ２，１２ｕ１，１２ｕ２，１２ｔ１，１２ｔ２にはんだ２１ａ～２１ｆ，２１ｑ，２１ｔ，２１ｐ，２１ｓ，２１ｏ，２１ｒを塗布する。そして、配置領域１２ｙ１～１２ｙ６，１２ｖ１，１２ｖ２，１２ｕ１，１２ｕ２，１２ｔ１，１２ｔ２上にはんだ２１ａ～２１ｆ，２１ｑ，２１ｔ，２１ｐ，２１ｓ，２１ｏ，２１ｒを介して半導体素子２０ａ～２０ｆ，２０ｑ，２０ｔ，２０ｐ，２０ｓ，２０ｏ，２０ｒを配置する。
そして、セラミック回路基板１０の回路パターン上の接続領域Ｂ１，Ｂ２，Ｂ３をはんだ付け補助治具１００の被覆部材１２０，１３０，１４０で覆った状態で、加熱してはんだ２１ａ～２１ｆ，２１ｑ，２１ｔ，２１ｐ，２１ｓ，２１ｏ，２１ｒを溶融して、セラミック回路基板１０の配置領域１２ｙ１～１２ｙ６，１２ｖ１，１２ｖ２，１２ｕ１，１２ｕ２，１２ｔ１，１２ｔ２にはんだ２１ａ～２１ｆ，２１ｑ，２１ｔ，２１ｐ，２１ｓ，２１ｏ，２１ｒを介して半導体素子２０ａ～２０ｆ，２０ｑ，２０ｔ，２０ｐ，２０ｓ，２０ｏ，２０ｒを固着する。
固着の際に、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３がはんだ付け補助治具１００の被覆部材１２０，１３０，１４０により覆われているために、半導体素子２０ａ～２０ｆ，２０ｑ，２０ｔ，２０ｐ，２０ｓ，２０ｏ，２０ｒの下部のはんだ２１ａ～２１ｆ，２１ｑ，２１ｔ，２１ｐ，２１ｓ，２１ｏ，２１ｒから飛散したはんだ小片が接続領域Ｂ１，Ｂ２，Ｂ３に付着することが防止される。
このため、回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３から、飛散したはんだ小片を除去するための作業を必要としない。また、回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３に対してボンディングワイヤをそれぞれ適切に接続することができる。
したがって、半導体装置５０の製造方法において、製造工程を増加させることなく、信頼性の低下が抑制された半導体装置５０を製造することができるようになる。
なお、第３の実施の形態以降において、第２の実施の形態と同様の構成には同様の符号を付しており、それらの構成の説明の詳細は省略する場合がある。
［第３の実施の形態］
第３の実施の形態では、リフローはんだ付け工程時の加熱により反りが生じたセラミック回路基板１０に対して用いられるはんだ付け補助治具について説明する。
まず、第２の実施の形態において、リフローはんだ付け工程時に加熱によりセラミック回路基板１０が反ってしまった場合について、図１８を用いて説明する。
図１８は、第２の実施の形態の半導体装置の製造方法のリフローはんだ付け工程時にセラミック回路基板が反った場合を説明するための図である。
なお、セラミック回路基板１０に関して、図１８（Ａ）は、Ｙ方向（長手方向）に沿った場合を、図１８（Ｂ）は、Ｘ方向（短手方向）に沿った場合をそれぞれ示している。
また、図１８では、セラミック回路基板１０の回路パターン及び各種治具の記載を省略している。
第２の実施の形態で説明したように、セラミック回路基板１０の接続領域Ｂ１～Ｂ３をはんだ付け補助治具１００の被覆部材１２０，１３０，１４０で覆った状態で（図５のステップＳ１７）、リフロー処理温度で加熱処理を行う（図５のステップＳ１８）。
すると、セラミック回路基板１０は、裏面の金属板１３とおもて面の回路パターンとの線膨張係数の差に応じて、反りが発生してしまう場合がある。
例えば、図１８（Ａ）に示されるように、セラミック回路基板１０が長手方向（Ｙ方向）に沿って、下に凸の反りが発生してしまう場合がある。このため、セラミック回路基板１０のおもて面の中心部とセラミック回路基板１０の接続領域Ｂ１～Ｂ３を覆っているはんだ付け補助治具１００の被覆部材１２０，１３０，１４０の被覆面１２１，１３１，１４１との間に隙間Ｇ１が空いてしまう。
または、図１８（Ｂ）に示されるように、セラミック回路基板１０が短手方向（Ｘ方向）に沿って、下に凸の反りが発生してしまう場合がある。このため、セラミック回路基板１０のおもて面の中心部とセラミック回路基板１０の接続領域Ｂ１を覆っていたはんだ付け補助治具１００の被覆部材１２０の被覆面１２１との間に隙間Ｇ２が空いてしまう。
第２の実施の形態で説明したように、ボンディングワイヤは、半導体素子のゲートまたはゲート以外の主電極に電気的に接続されるかに応じて、径が異なる。前者の場合のボンディングワイヤの径は、１１０μｍ以上、１３０μｍ以下であり、その平均は、１２５μｍである。後者の場合のボンディングワイヤの径は、３５０μｍ以上、４５０μｍ以下であり、その平均は、４００μｍである。
したがって、セラミック回路基板１０の回路パターンには、径の平均が１２５μｍのワイヤボンディングが接続される領域と径の平均が４００μｍのワイヤボンディングが接続される領域とに分けられる。
このため、径の平均が１２５μｍのワイヤボンディングが接続される回路パターンの接続領域には、例えば、リフローはんだ付け工程時の飛散するはんだ小片の平均径が０．０４５ｍｍより大きい場合には、このような平均径のボンディングワイヤを接続することができない。
このため、径の平均が１２５μｍのワイヤボンディングが接続される回路パターンとはんだ付け補助治具１００との隙間Ｇ１，Ｇ２は、平均径が０．０４５ｍｍ以下のはんだ小片のみが入り込める０．０４５ｍｍ以下であればよい。
また、径の平均が４００μｍのワイヤボンディングが接続される回路パターンの領域には、リフローはんだ付け工程時の飛散するはんだの平均径が０．１７ｍｍより大きい場合には、このような平均径のボンディングワイヤを接続することができない。
このため、径の平均が４００μｍのワイヤボンディングが接続される回路パターンとはんだ付け補助治具１００との隙間Ｇ１，Ｇ２は、平均径が０．１７ｍｍ以下のはんだのみが入り込める０．１７ｍｍ以下であればよい。
しかしながら、セラミック回路基板１０の反り具合によっては、径の平均が１２５μｍのワイヤボンディングが接続される回路パターンとはんだ付け補助治具１００との隙間Ｇ１，Ｇ２が０．０４５ｍｍ以上となる場合がある。同様に、径の平均が４００μｍのワイヤボンディングが接続される回路パターンとはんだ付け補助治具１００との隙間Ｇ１，Ｇ２が０．１７ｍｍ以上となる場合がある。
そこで、第３の実施の形態のはんだ付け補助治具について図１９を用いて説明する。
図１９は、第３の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。
なお、はんだ付け補助治具２００に関して、図１９（Ａ）は、裏面図（セラミック回路基板１０の回路パターン面と対向する面）、図１９（Ｂ）は、正面図、図１９（Ｃ）は、側面図をそれぞれ表している。
はんだ付け補助治具２００は、天板部１１０と天板部１１０の主面（セラミック回路基板１０と対向する面）に一体的に形成された被覆部材２２０，２３０，２４０とを有している。また、はんだ付け補助治具２００もまた複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。
被覆部材２２０，２３０，２４０は、図１９に示されるように、長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。但し、被覆部材２２０，２３０，２４０の被覆面２２１，２３１，２４１は曲面になっている。この曲面は、セラミック回路基板１０が加熱により生じる長手方向（Ｙ方向）の反りを事前に算出したものに対応している。さらに、被覆部材２２０，２３０，２４０の高さＨ１，Ｈ２，Ｈ３は、セラミック回路基板１０が加熱により生じる短手方向（Ｘ方向）の反りを事前に算出したものに対応するように調節されている。
次に、このようなはんだ付け補助治具２００でリフローはんだ付け工程時に反りが発生したセラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３を覆うことについて図２０を用いて説明する。
図２０は、第３の実施の形態の半導体装置の製造方法のリフローはんだ付け工程時にセラミック回路基板が反った場合を説明するための図である。
なお、セラミック回路基板１０に関して、図２０（Ａ）は、Ｙ方向（長手方向）に沿った場合を、図２０（Ｂ）は、Ｘ方向（短手方向）に沿った場合をそれぞれ示している。
また、図２０でも、セラミック回路基板１０の回路パターン及び各種治具の記載を省略している。
セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３をはんだ付け補助治具２００の被覆部材２２０，２３０，２４０で覆った状態で（ステップＳ１７）、リフロー処理温度で加熱処理を行う（ステップＳ１８）（図示を省略）。
すると、セラミック回路基板１０は、裏面の金属板１３とおもて面の回路パターンとの線膨張係数の差に応じて、反りが発生してしまう。
そこで、図２０（Ａ）に示されるように、セラミック回路基板１０が長手方向（Ｙ方向）に沿って、下に凸の反りが発生してしまう。この場合には、はんだ付け補助治具２００の被覆部材２２０，２３０，２４０の被覆面２２１，２３１，２４１に曲面が事前に付けられている。ここでは、セラミック回路基板１０の中心付近の各被覆部材２２０，２３０，２４０の高さがセラミック回路基板１０の一辺の各被覆部材２２０，２３０，２４０の高さに比べて高くなるように曲面が形成されている。このため、はんだ付け補助治具２００の被覆部材２２０，２３０，２４０の被覆面２２１，２３１，２４１は、長手方向に反りが生じたセラミック回路基板１０の反りに沿って接続領域Ｂ１，Ｂ２，Ｂ３を覆うことができる。
また、図２０（Ｂ）に示されるように、セラミック回路基板１０が短手方向（Ｘ方向）に沿って、下に凸の反りが発生してしまう。この場合には、はんだ付け補助治具２００の被覆部材２２０，２３０，２４０の高さＨ１，Ｈ２，Ｈ３が事前に調節されている。ここでは、セラミック回路基板１０の中心付近の被覆部材２２０の高さＨ１がセラミック回路基板１０の周囲の被覆部材２３０，２４０の高さＨ２，Ｈ３に比べて高くなっている。このため、はんだ付け補助治具２００の被覆部材２２０，２３０，２４０の被覆面２２１，２３１，２４１は、短手方向に反りが生じたセラミック回路基板１０の反りに沿って接続領域Ｂ１，Ｂ２，Ｂ３を覆うことができる。
したがって、上記はんだ付け補助治具２００の被覆部材２２０，２３０，２４０の被覆面２２１，２３１，２４１はセラミック回路基板１０に発生する長手方向の反りに合わせて曲面が付けられている。また、上記はんだ付け補助治具２００の被覆部材２２０，２３０，２４０の高さはセラミック回路基板１０に発生する短手方向の反りに合わせて調節されている。
これにより、リフローはんだ付け工程時において、加熱処理によりセラミック回路基板１０に反りが生じても、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３とはんだ付け補助治具２００の被覆部材２２０，２３０，２４０の被覆面２２１，２３１，２４１との隙間を小さくすることができる。したがって、リフローはんだ付け工程時のはんだから飛散したはんだ小片の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３に対する付着を確実に防止することができるようになる。
［第４の実施の形態］
第４の実施の形態では、第３の実施の形態のはんだ付け補助治具の変形例について図２１を用いて説明する。
図２１は、第４の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。
なお、はんだ付け補助治具３００に関して、図２１（Ａ）は、正面図、図２１（Ｂ）は、側面図をそれぞれ表している。なお、裏面図については、図１９（Ａ）を参照することができる。
はんだ付け補助治具３００は、天板部１１０と天板部１１０の主面（セラミック回路基板１０と対向する面）に一体的に形成された被覆部材３２０，３３０，３４０とを有している。また、はんだ付け補助治具３００もまた複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。
被覆部材３２０，３３０，３４０は、図２１に示されるように、長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。但し、被覆部材３２０，３３０，３４０の被覆面３２１，３３１，３４１には、複数の段差が形成されている。この段差は、セラミック回路基板１０が加熱により生じる長手方向（Ｙ方向）の反りを事前に算出したものに対応している。セラミック回路基板１０が長手方向（Ｙ方向）に沿って、下に凸の反りが発生してしまう場合には、セラミック回路基板１０の中心付近の高さがセラミック回路基板１０の周囲に比べて高くなるように複数の段差が形成されている。さらに、被覆部材３２０，３３０，３４０の高さＨ１，Ｈ２，Ｈ２は、セラミック回路基板１０が加熱により生じる短手方向（Ｘ方向）の反りを事前に算出したものに対応するように調節されている。セラミック回路基板１０が短手方向（Ｘ方向）に沿って、下に凸の反りが発生してしまう場合には、セラミック回路基板１０の中心付近の被覆部材３２０の高さＨ１がセラミック回路基板１０の周囲の被覆部材３３０，３４０の高さＨ２，Ｈ３に比べて高くなっている。
これにより、第３の実施の形態と同様に、リフローはんだ付け工程時において、加熱処理によりセラミック回路基板１０に反りが生じても、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３とはんだ付け補助治具３００の被覆部材３２０，３３０，３４０の被覆面３２１，３３１，３４１との隙間を小さくすることができる。したがって、リフローはんだ付け工程時のはんだから飛散したはんだ小片の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３に対する付着を確実に防止することができるようになる。
［第５の実施の形態］
第５の実施の形態では、第２の実施の形態のはんだ付け補助治具の変形例について図２２を用いて説明する。
図２２は、第５の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。
なお、はんだ付け補助治具４００に関して、図２２（Ａ）は、おもて面（セラミック回路基板１０の回路パターンと対向する面の反対側の面）の図、図２２（Ｂ）は、正面図、図２２（Ｃ）は、側面図をそれぞれ表している。
はんだ付け補助治具４００は、天板部４１０と天板部４１０のおもて面（セラミック回路基板１０と対向する面の反対側の面）に一体的に形成された被覆部材４２０，４３０，４４０とを有している。また、はんだ付け補助治具４００もまた複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。
天板部４１０は、押え治具８０の開口部８２（並びに、コンタクト部品位置決め治具７０の開口部７２）に対応した形状であって板状を成している。天板部４１０の平面図は、例えば、図１６に示す開口部８２内の破線で示されるような形状を成している。また、天板部４１０は、押え治具８０の開口部８２（並びに、コンタクト部品位置決め治具７０の開口部７２）にはんだ付け補助治具４００をセットした際に、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３に対応する箇所に開口部４１２，４１３，４１４が形成されている。
被覆部材４２０，４３０，４４０は、図２２に示されるように、高さＨ及び長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。また、被覆部材４２０，４３０，４４０は、底面に被覆面４２１，４３１，４４１を備えている。また、被覆面４２１，４３１，４４１の形状は、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３の形状（図１３を参照）に対応している。また、このような被覆部材４２０，４３０，４４０は、天板部４１０の開口部４１２，４１３，４１４に挿通されており、被覆部材４２０，４３０，４４０は他端部に係止部４２２，４３２，４４２が形成されている。したがって、被覆部材４２０，４３０，４４０は、天板部４１０の開口部４１２，４１３，４１４に挿通して上下に移動することができる。但し、天板部４１０に対する被覆部材４２０，４３０，４４０の下部への移動は、係止部４２２，４３２，４４２により天板部４１０に係止されて、制限されている。
このような構成のはんだ付け補助治具４００を押え治具８０の開口部８２（並びに、コンタクト部品位置決め治具７０の開口部７２）にセットする。すると、はんだ付け補助治具４００の被覆部材４２０，４３０，４４０の被覆面４２１，４３１，４４１がセラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３に当接して、はんだ付け補助治具４００が載置される。したがって、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３は、はんだ付け補助治具４００の被覆部材４２０，４３０，４４０の被覆面４２１，４３１，４４１に覆われた状態となる。
これにより、第３の実施の形態と同様に、リフローはんだ付け工程時において、加熱処理によりセラミック回路基板１０に反りが生じても、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３とはんだ付け補助治具４００の被覆部材４２０，４３０，４４０の被覆面４２１，４３１，４４１との隙間を小さくすることができる。したがって、リフローはんだ付け工程時のはんだから飛散したはんだ小片の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３に対する付着を確実に防止することができるようになる。
［第６の実施の形態］
第６の実施の形態では、第５の実施の形態のはんだ付け補助治具の変形例について図２３を用いて説明する。
図２３は、第６の実施の形態の半導体装置の製造方法で用いられるはんだ付け補助治具を説明するための図である。
なお、はんだ付け補助治具５００に関して、図２３（Ａ）は、おもて面（セラミック回路基板１０と対向する面の反対側の面）の図、図２３（Ｂ）は、正面図、図２３（Ｃ）は、側面図をそれぞれ表している。
はんだ付け補助治具５００は、天板部４１０と天板部４１０のおもて面に一体的に形成された被覆部材５２０，５３０，５４０とを有している。また、はんだ付け補助治具５００もまた複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。
被覆部材５２０，５３０，５４０は、図２３に示されるように、高さＨ及び長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。また、被覆部材５２０，５３０，５４０は、底面に被覆面５２１，５３１，５４１を備えている。但し、被覆部材５２０，５３０，５４０の被覆面５２１，５３１，５４１には、第３の実施の形態と同様に（図１９を参照）、曲面がそれぞれ付けられている。この曲面は、セラミック回路基板１０が加熱により生じる長手方向（Ｙ方向）の反りを事前に算出したものに対応している。ここでは、セラミック回路基板１０の中心付近の高さがセラミック回路基板１０の周囲に比べて高くなるように曲面が形成されている。
また、被覆面５２１，５３１，５４１の形状は、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３の形状（図１３を参照）に対応している。また、このような被覆部材５２０，５３０，５４０は、天板部４１０の開口部４１２，４１３，４１４に挿通されており、被覆部材５２０，５３０，５４０は他端部に係止部５２２，５３２，５４２が形成されている。したがって、被覆部材５２０，５３０，５４０は、天板部４１０の開口部４１２，４１３，４１４に挿通して上下に移動することができる。但し、天板部４１０に対する被覆部材５２０，５３０，５４０の下部への移動は、係止部５２２，５３２，５４２により天板部４１０に係止されて、制限されている。
次に、このようなはんだ付け補助治具５００でリフローはんだ付け工程時に反りが発生したセラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３を覆うことについて図２４を用いて説明する。
図２４は、第６の実施の形態の半導体装置の製造方法のリフローはんだ付け工程時にセラミック回路基板が反った場合を説明するための図である。
なお、セラミック回路基板１０に関して、図２４（Ａ）は、Ｙ方向（長手方向）に沿った場合を、図２４（Ｂ）は、Ｘ方向（短手方向）に沿った場合をそれぞれ示している。
また、図２４でも、セラミック回路基板１０の回路パターン及び各種治具の記載を省略している。
セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３をはんだ付け補助治具５００の被覆部材５２０，５３０，５４０で覆った状態で（ステップＳ１７）、リフロー処理温度で加熱処理を行う（ステップＳ１８）（図示を省略）。
すると、セラミック回路基板１０は、裏面の金属板１３とおもて面の回路パターンとの線膨張係数の差に応じて、反りが発生してしまう。
そこで、図２４（Ａ）に示されるように、セラミック回路基板１０が長手方向（Ｙ方向）に沿って、下に凸の反りが発生してしまう。この場合には、はんだ付け補助治具５００の被覆部材５２０，５３０，５４０の被覆面５２１，５３１，５４１には事前に曲面が形成されている。このため、はんだ付け補助治具５００の被覆部材５２０，５３０，５４０の被覆面５２１，５３１，５４１は、長手方向に反りが生じたセラミック回路基板１０の反りに沿って接続領域Ｂ１，Ｂ２，Ｂ３を覆うことができる。
また、図２４（Ｂ）に示されるように、セラミック回路基板１０が短手方向（Ｘ方向）に沿って、下に凸の反りが発生してしまう。この場合には、はんだ付け補助治具５００の被覆部材５２０，５３０，５４０は天板部４１０の開口部４１２，４１３，４１４に上下動可能に挿通されている。このため、はんだ付け補助治具５００の被覆部材５２０，５３０，５４０は、短手方向に反りが生じたセラミック回路基板１０の反りに沿って上方に移動して、接続領域Ｂ１，Ｂ２，Ｂ３を覆うことができる。
したがって、上記はんだ付け補助治具５００の被覆部材５２０，５３０，５４０の被覆面５２１，５３１，５４１はセラミック回路基板１０に発生する長手方向の反りに合わせて曲面が形成されている。また、上記はんだ付け補助治具５００の被覆部材５２０，５３０，５４０の高さはセラミック回路基板１０に発生する短手方向の反りに合わせて高さが調整される。
これにより、リフローはんだ付け工程時において、加熱処理によりセラミック回路基板１０に反りが生じても、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３とはんだ付け補助治具５００の被覆部材５２０，５３０，５４０の被覆面５２１，５３１，５４１との隙間を小さくすることができる。したがって、リフローはんだ付け工程時のはんだから飛散したはんだ小片の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３に対する付着を確実に防止することができるようになる。
なお、はんだ付け補助治具５００の被覆部材５２０，５３０，５４０の被覆面５２１，５３１，５４１には曲面に代わって、第４の実施の形態の図２１と同様に、セラミック回路基板１０の反りに対応した複数の段差を形成することも可能である。
［第７の実施の形態］
第７の実施の形態では、押え治具に、はんだ付け補助治具の被覆部材が取り付けられている場合を例に挙げて説明する。
第７の実施の形態の押え治具について図２５及び図２６を用いて説明する。
図２５は、第７の実施の形態の半導体装置の製造方法で用いられる押え治具の平面図であり、図２６は、第７の実施の形態の半導体装置の製造方法で用いられる押え治具の断面図である。
なお、図２６（Ａ）は、図２５の一点鎖線Ｙ－Ｙにおける断面図を、図２６（Ｂ）は、図２５の一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。
押え治具１８０は、複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。押え治具１８０は、平面視が矩形状である板状を成している。押え治具１８０は、四隅にガイド孔８３ａ～８３ｄがそれぞれ形成されている。各ガイド孔８３ａ～８３ｄを基板位置決め治具６０の各ガイドピン６２ａ～６２ｄに挿通して、押え治具１８０がコンタクト部品位置決め治具７０にセットされる。
さらに、押え治具１８０は、このようにしてコンタクト部品位置決め治具７０にセットされた際に、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３に対応する位置に被覆部材１２０，１３０，１４０が形成されている。
被覆部材１２０，１３０，１４０は、第２の実施の形態の図１５と同様に、高さＨ及び長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。また、被覆部材１２０，１３０，１４０は、底面に被覆面１２１，１３１，１４１を備えている。また、被覆面１２１，１３１，１４１の形状は、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３の形状（図１３を参照）に対応している。
次に、このような押え治具１８０を用いた、図５に示した半導体装置５０の製造方法の押え部材をセットする工程（ステップＳ１６）について図２７を用いて説明する。
図２７は、第７の実施の形態の半導体装置の製造方法の押え治具をセットする工程を説明するための断面図である。なお、図２７は、半導体装置５０の製造工程において、押え治具１８０をコンタクト部品位置決め治具７０上にセットした際の図２５の一点鎖線Ｙ－Ｙにおける断面図を表している。
第２の実施の形態の半導体装置５０の製造方法のステップＳ１５で、コンタクト部品位置決め治具７０を用いて、セラミック回路基板１０の回路パターン上に、コンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂと、半導体素子２０ａ～２０ｔと共に、電子部品２０ｕをそれぞれセットする（図１１及び図１２を参照）。
次いで、ステップＳ１６において、押え治具１８０の各ガイド孔８３ａ～８３ｄに基板位置決め治具６０の各ガイドピン６２ａ～６２ｄを挿通して、押え治具１８０をコンタクト部品位置決め治具７０上にセットする。
すると、コンタクト部品位置決め治具７０のコンタクト部品位置決め孔７４ａ～７４ｐ，７５ａ～７５ｇ，７６ａ～７６ｊ，７７ａ，７７ｂにセットされたコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂ上に、押え治具１８０が配置される。
さらに、押え治具１８０の被覆部材１２０，１３０，１４０の被覆面１２１，１３１，１４１（図２７中では符号を省略）が、図２７に示されるように、コンタクト部品位置決め治具７０の開口部７２を通過してセラミック回路基板１０の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３を覆う。
そして、この後、第２の実施の形態の半導体装置５０の製造方法のステップＳ１８以降を行うことで半導体装置５０を製造することができる。
このように、上記押え治具１８０には被覆部材１２０，１３０，１４０が取り付けられている。これにより、押え治具１８０を、コンタクト部品位置決め治具７０上にセットすると、押え治具１８０がコンタクト部品位置決め治具７０のコンタクト部品位置決め孔７４ａ～７４ｐ，７５ａ～７５ｇ，７６ａ～７６ｊ，７７ａ，７７ｂにセットされたコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂ上に配置される。さらに、セラミック回路基板１０の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３が、押え治具１８０の被覆部材１２０，１３０，１４０により覆われる。これにより、第２の実施の形態の半導体装置５０の製造方法のように、はんだ付け補助治具１００をセットする工程（ステップＳ１７）を経ずに、ステップＳ１８以降の工程により半導体装置５０を製造することができる。
なお、押え治具１８０には被覆部材１２０，１３０，１４０により、第２の実施の形態のはんだ付け補助治具１００と同様の効果が得られる。
また、リフローはんだ付け工程時にセラミック回路基板１０に反りが生じるおそれがある場合には、押え治具１８０の被覆部材１２０，１３０，１４０の被覆面１２１，１３１，１４１に、当該反りに応じた、曲面または複数の段差、並びに、高さを第３，第４の実施の形態（図１９及び図２１）のように形成することが可能である。
［第８の実施の形態］
第８の実施の形態では、押え治具に、第５の実施の形態のはんだ付け補助治具の被覆部材が取り付けられている場合を例に挙げて説明する。
第８の実施の形態の押え治具について図２８及び図２９を用いて説明する。
図２８は、第８の実施の形態の半導体装置の製造方法で用いられる押え治具の平面図であり、図２９は、第８の実施の形態の半導体装置の製造方法で用いられる押え治具の断面図である。
なお、図２９（Ａ）は、図２８の一点鎖線Ｙ－Ｙにおける断面図を、図２９（Ｂ）は、図２８の一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。
押え治具２８０は、複合セラミック材料、カーボン等の耐熱性に優れた材質により構成されている。押え治具２８０は、平面視が矩形状である板状を成している。押え治具２８０は、四隅にガイド孔８３ａ～８３ｄがそれぞれ形成されている。各ガイド孔８３ａ～８３ｄに基板位置決め治具６０の各ガイドピン６２ａ～６２ｄを挿通して、押え治具２８０がコンタクト部品位置決め治具７０にセットされる。
さらに、押え治具２８０は、このようにしてコンタクト部品位置決め治具７０にセットされた際に、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３に対応する位置に開口部４１２，４１３，４１４が形成されている。押え治具２８０は、開口部４１２，４１３，４１４に被覆部材４２０，４３０，４４０が挿通されている。
被覆部材４２０，４３０，４４０は、第５の実施の形態の図２２と同様に、高さＨ及び長さＬであって、幅Ｔ１，Ｔ２，Ｔ３の柱状を成している。また、被覆部材４２０，４３０，４４０は、底面に被覆面４２１，４３１，４４１を備えている。被覆面４２１，４３１，４４１の形状は、セラミック回路基板１０の接続領域Ｂ１，Ｂ２，Ｂ３の形状（図１３を参照）に対応している。また、このような被覆部材４２０，４３０，４４０は、開口部４１２，４１３，４１４に挿通されており、被覆部材４２０，４３０，４４０は他端部に係止部４２２，４３２，４４２が形成されている。したがって、被覆部材４２０，４３０，４４０は、押え治具２８０の開口部４１２，４１３，４１４に挿通して上下に移動することができる。但し、押え治具２８０に対する被覆部材４２０，４３０，４４０の下部への移動は、係止部４２２，４３２，４４２により押え治具２８０に係止されて、制限されている。
次に、このような押え治具２８０を用いた、図５に示した半導体装置５０の製造方法の押え部材をセットする工程（ステップＳ１６）について説明する。
第２の実施の形態の半導体装置５０の製造方法のステップＳ１５で、コンタクト部品位置決め治具７０を用いて、セラミック回路基板１０の回路パターン上に、コンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂと、半導体素子２０ａ～２０ｔと共に、電子部品２０ｕをそれぞれセットする（図１１及び図１２を参照）。
次いで、ステップＳ１６において、第７の実施の形態と同様に、押え治具２８０の各ガイド孔８３ａ～８３ｄに基板位置決め治具６０の各ガイドピン６２ａ～６２ｄを挿通して、押え治具８０をコンタクト部品位置決め治具７０上にセットする。
すると、コンタクト部品位置決め治具７０のコンタクト部品位置決め孔７４ａ～７４ｐ，７５ａ～７５ｇ，７６ａ～７６ｊ，７７ａ，７７ｂにセットされたコンタクト部品３０ａ～３０ｐ，３１ａ～３１ｇ，３２ａ～３２ｊ，３３ａ，３３ｂ上に、押え治具２８０が配置される。
さらに、押え治具２８０の被覆部材４２０，４３０，４４０の被覆面４２１，４３１，４４１が、コンタクト部品位置決め治具７０の開口部７２を通過してセラミック回路基板１０の回路パターンの接続領域Ｂ１，Ｂ２，Ｂ３を覆う。
そして、この後、第２の実施の形態の半導体装置５０の製造方法のステップＳ１８以降を行うことで半導体装置５０を製造することができる。
このように、上記押え治具２８０を用いることにより、第７の実施の形態と同様に、第２の実施の形態の半導体装置５０の製造方法のように、はんだ付け補助治具１００をセットする工程（ステップＳ１７）を経ずに、ステップＳ１８以降の工程により半導体装置５０を製造することができる。
なお、押え治具２８０には被覆部材４２０，４３０，４４０により、第２の実施の形態のはんだ付け補助治具１００と同様の効果が得られる。
また、リフローはんだ付け工程時にセラミック回路基板１０に反りが生じるおそれがある場合には、押え治具２８０の被覆部材４２０，４３０，４４０の被覆面４２１，４３１，４４１に、当該反りに応じた、曲面または複数の段差を第３，第４，第６の実施の形態（図１９、図２１及び図２３）のように形成することが可能である。
１ セラミック回路基板
１ａ 絶縁板
１ｂ１，１ｂ２ 回路パターン
１ｃ 金属板
２ はんだ
３ 半導体素子
４ａ，４ｂ，４ｃ ボンディングワイヤ
６ａ，６ｂ はんだ付け補助治具
Ａ１ 配置領域
Ａ２，Ａ３ 隣接接続領域

Claims (15)

  1. 構成部品、及び、平面視で矩形状の絶縁板と前記絶縁板のおもて面に形成され、前記構成部品が配置される配置領域及び配線部材が直接接続される接続領域が主面にそれぞれ設定された回路パターンとを有する基板を用意する準備工程と、
    前記基板の前記配置領域にはんだを配置するはんだ配置工程と、
    前記基板の前記配置領域上に前記はんだを介して前記構成部品を配置する部品配置工程と、
    前記基板の前記接続領域のうち前記配置領域に隣接する隣接接続領域を覆った状態で加熱し、前記配置領域に前記構成部品を接合する部品接合工程と、
    を有し、
    前記部品配置工程では、前記配置領域に対応した下部開口部が主面に形成された板状の位置決め治具を前記基板上に配置し、前記下部開口部に基づき前記配置領域に前記構成部品を配置し、
    前記部品接合工程では、底部に前記隣接接続領域に対応する被覆面を備える柱状の被覆部材を含むはんだ付け補助治具を前記基板上に前記下部開口部を通じて配置して、前記隣接接続領域を前記被覆面で覆う、
    半導体装置の製造方法。
  2. 前記部品接合工程後、前記隣接接続領域に前記配線部材を直接接合する配線部材接合工程をさらに有する、
    請求項１に記載の半導体装置の製造方法。
  3. 前記部品接合工程では、前記基板上に配置された前記位置決め治具の前記下部開口部に前記はんだ付け補助治具を配置して、前記隣接接続領域を前記被覆面で覆う、
    請求項１に記載の半導体装置の製造方法。
  4. 前記準備工程では、前記回路パターンのコンタクト部品配置領域に配置されるコンタクト部品をさらに用意し、
    前記部品配置工程では、前記コンタクト部品配置領域に対応したコンタクト部品位置決め孔が前記主面にさらに形成された前記位置決め治具を前記基板上に配置し、前記コンタクト部品位置決め孔に基づき前記コンタクト部品配置領域に前記コンタクト部品をさらに配置する、
    請求項３に記載の半導体装置の製造方法。
  5. 前記部品接合工程では、前記基板上に配置された前記位置決め治具の前記コンタクト部品位置決め孔に配置された前記コンタクト部品を前記基板側に押圧しながら、加熱する、
    請求項４に記載の半導体装置の製造方法。
  6. 前記部品接合工程では、前記部品配置工程後、前記下部開口部に対応する上部開口部が形成された板状の押え治具を前記位置決め治具上に配置し、
    前記位置決め治具の前記下部開口部と前記押え治具の前記上部開口部とに前記はんだ付け補助治具を配置して、前記隣接接続領域を前記被覆面で覆い、
    前記押え治具で前記位置決め治具の前記コンタクト部品位置決め孔に配置された前記コンタクト部品を前記基板側に押圧しながら、加熱する、
    請求項５に記載の半導体装置の製造方法。
  7. 前記部品接合工程では、前記部品配置工程後、前記下部開口部に対応する領域に前記はんだ付け補助治具の前記被覆部材の前記被覆面の反対側の面が取り付けられた板状の押え治具を前記位置決め治具上に配置し、前記隣接接続領域を前記被覆面で覆い、
    前記押え治具で前記位置決め治具の前記コンタクト部品位置決め孔に配置された前記コンタクト部品を前記基板側に押圧しながら、加熱する、
    請求項５に記載の半導体装置の製造方法。
  8. 前記構成部品は、半導体素子である、
    請求項１に記載の半導体装置の製造方法。
  9. 平面視で矩形状の絶縁板と、
    前記絶縁板のおもて面に形成され、構成部品が配置される配置領域と配線部材が直接接続される接続領域とが主面にそれぞれ設定された回路パターンと、
    を有し、前記配置領域に対応した下部開口部が主面に形成された板状の位置決め治具が配置された基板に対して、
    前記接続領域のうち、前記配置領域に隣接する隣接接続領域に対応する被覆面を底部に備え、前記下部開口部を通じて前記配置領域に配置されて、前記隣接接続領域を前記被覆面で覆う柱状の被覆部材、
    を有するはんだ付け補助治具。
  10. 前記被覆部材は、前記構成部品を前記配置領域にはんだを用いて接合させるための加熱により生じる前記基板の長手方向の反りに対応して、前記被覆面に曲面が形成されている、
    請求項９に記載のはんだ付け補助治具。
  11. 平面視で矩形状の絶縁板と、
    前記絶縁板のおもて面に形成され、構成部品が配置される配置領域と配線部材が直接接続される接続領域とが主面にそれぞれ設定された回路パターンと、
    を有する基板に対して、
    前記接続領域のうち、前記配置領域に隣接する隣接接続領域に対応する被覆面を底部に備え、前記構成部品を前記配置領域にはんだを用いて接合させるための加熱により生じる前記基板の長手方向の反りに対応して、前記被覆面に複数の段差が形成されている柱状の被覆部材、
    を有するはんだ付け補助治具。
  12. 平面視で矩形状の絶縁板と、
    前記絶縁板のおもて面に形成され、構成部品が配置される配置領域と配線部材が直接接続される接続領域とが主面にそれぞれ設定された回路パターンと、
    を有し、前記接続領域が前記回路パターン上に複数設定されて、前記配置領域に隣接する隣接接続領域が長手方向に沿って並んでいる基板に対して、
    前記接続領域のうち、前記隣接接続領域に対応する被覆面を底部に備え、前記隣接接続領域にそれぞれ対応して複数設けられている柱状の被覆部材、
    を有するはんだ付け補助治具。
  13. 前記被覆部材は、前記構成部品を前記配置領域にはんだを用いて接合させるための加熱により生じる前記基板の短手方向の反りに対応して、前記被覆部材の高さがそれぞれ調節されている、
    請求項１２に記載のはんだ付け補助治具。
  14. 前記隣接接続領域にそれぞれ対応して形成された開口部に前記被覆部材が前記基板の主面に対して垂直方向に上下動可能にそれぞれ挿通される天板部、
    をさらに有する請求項１２に記載のはんだ付け補助治具。
  15. 前記構成部品は、半導体素子である、
    請求項９に記載のはんだ付け補助治具。
JP2017157692A 2017-08-17 2017-08-17 半導体装置の製造方法及びはんだ付け補助治具 Active JP7013717B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017157692A JP7013717B2 (ja) 2017-08-17 2017-08-17 半導体装置の製造方法及びはんだ付け補助治具
US16/019,014 US10566308B2 (en) 2017-08-17 2018-06-26 Semiconductor device manufacturing method and soldering support jig
CN201810708741.3A CN109413886B (zh) 2017-08-17 2018-07-02 半导体装置的制造方法及焊接辅助工具
US16/725,834 US11164846B2 (en) 2017-08-17 2019-12-23 Semiconductor device manufacturing method and soldering support jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017157692A JP7013717B2 (ja) 2017-08-17 2017-08-17 半導体装置の製造方法及びはんだ付け補助治具

Publications (2)

Publication Number Publication Date
JP2019036653A JP2019036653A (ja) 2019-03-07
JP7013717B2 true JP7013717B2 (ja) 2022-02-01

Family

ID=65360710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017157692A Active JP7013717B2 (ja) 2017-08-17 2017-08-17 半導体装置の製造方法及びはんだ付け補助治具

Country Status (3)

Country Link
US (2) US10566308B2 (ja)
JP (1) JP7013717B2 (ja)
CN (1) CN109413886B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7060199B2 (ja) * 2019-06-28 2022-04-26 株式会社オリジン 高圧電源部品実装基板の製造方法及び高圧電源部品実装基板製造用治具セット
JP7459539B2 (ja) 2020-02-07 2024-04-02 富士電機株式会社 半導体装置
JP2021150468A (ja) * 2020-03-19 2021-09-27 富士電機株式会社 半導体装置の製造方法、半導体装置及び押圧装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368400A (ja) 2001-06-06 2002-12-20 Denso Corp 電子部品の実装方法
JP2003347493A (ja) 2002-05-24 2003-12-05 Denso Corp 電子部品の実装方法及びそれに使用される汚染防止用チップ
JP2012164841A (ja) 2011-02-08 2012-08-30 Fuji Electric Co Ltd 半導体装置の組立治具および半導体装置の組立方法
JP2013065662A (ja) 2011-09-16 2013-04-11 Fuji Electric Co Ltd 半導体チップの位置決め治具及び半導体装置の製造方法
JP2014187179A (ja) 2013-03-22 2014-10-02 Fuji Electric Co Ltd 半導体装置の製造方法及び取り付け治具
JP2015170731A (ja) 2014-03-07 2015-09-28 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP2015185630A (ja) 2014-03-24 2015-10-22 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106362A (ja) * 1993-10-07 1995-04-21 Nippondenso Co Ltd 回路基板の製造方法
JP3736001B2 (ja) * 1996-02-29 2006-01-18 株式会社デンソー 電子部品の実装方法
JP2002198396A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び半導体装置用回路基板
JP5262408B2 (ja) * 2008-08-07 2013-08-14 富士電機株式会社 位置決め治具および半導体装置の製造方法
WO2014077282A1 (ja) * 2012-11-15 2014-05-22 日産自動車株式会社 Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
JP6330640B2 (ja) 2014-12-09 2018-05-30 三菱電機株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368400A (ja) 2001-06-06 2002-12-20 Denso Corp 電子部品の実装方法
JP2003347493A (ja) 2002-05-24 2003-12-05 Denso Corp 電子部品の実装方法及びそれに使用される汚染防止用チップ
JP2012164841A (ja) 2011-02-08 2012-08-30 Fuji Electric Co Ltd 半導体装置の組立治具および半導体装置の組立方法
JP2013065662A (ja) 2011-09-16 2013-04-11 Fuji Electric Co Ltd 半導体チップの位置決め治具及び半導体装置の製造方法
JP2014187179A (ja) 2013-03-22 2014-10-02 Fuji Electric Co Ltd 半導体装置の製造方法及び取り付け治具
JP2015170731A (ja) 2014-03-07 2015-09-28 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP2015185630A (ja) 2014-03-24 2015-10-22 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
US20200135691A1 (en) 2020-04-30
CN109413886A (zh) 2019-03-01
US20190057951A1 (en) 2019-02-21
CN109413886B (zh) 2023-11-21
US10566308B2 (en) 2020-02-18
JP2019036653A (ja) 2019-03-07
US11164846B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
JP4453498B2 (ja) パワー半導体モジュールおよびその製造方法
JP4438489B2 (ja) 半導体装置
JP7013717B2 (ja) 半導体装置の製造方法及びはんだ付け補助治具
JP6206494B2 (ja) 半導体装置
CN101335263A (zh) 半导体模块和半导体模块的制造方法
JP2010010173A (ja) 電子装置およびその製造方法
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP2015126057A (ja) 半導体モジュールの製造方法
JP7192241B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP4888085B2 (ja) 半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
US6555900B1 (en) Package, semiconductor device and method for fabricating the semiconductor device
JP2009224529A (ja) 半導体装置およびその製造方法
JP2021044452A (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
JP4225164B2 (ja) 配線基板の製造方法
US20220173009A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7322369B2 (ja) 半導体装置の製造方法
JP4957649B2 (ja) はんだ接合体およびその製造方法
JP6619119B1 (ja) 半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
CN117083708A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220103