JP2013065662A - 半導体チップの位置決め治具及び半導体装置の製造方法 - Google Patents
半導体チップの位置決め治具及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013065662A JP2013065662A JP2011202923A JP2011202923A JP2013065662A JP 2013065662 A JP2013065662 A JP 2013065662A JP 2011202923 A JP2011202923 A JP 2011202923A JP 2011202923 A JP2011202923 A JP 2011202923A JP 2013065662 A JP2013065662 A JP 2013065662A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- positioning jig
- solder
- hole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 46
- 229910052799 carbon Inorganic materials 0.000 claims description 45
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】減圧半田接合工程時に発生する溶融半田飛沫の飛散を防止し、前記飛沫による半導体チップの汚染や不良発生を抑制することのできる半導体チップの位置決め治具及び半導体装置の製造方法を提供する。
【解決手段】絶縁回路基板の一面に載置される金属薄板に半導体チップを半田付けする際に用いられる半導体チップの位置決め治具３であって、位置決め治具３は、前記半導体チップを嵌め合わせる貫通孔２を有していて、貫通孔２の下端部に前記半導体チップに面して切り込まれた空間１３を有する半導体チップの位置決め治具とする。
【選択図】図１
【解決手段】絶縁回路基板の一面に載置される金属薄板に半導体チップを半田付けする際に用いられる半導体チップの位置決め治具３であって、位置決め治具３は、前記半導体チップを嵌め合わせる貫通孔２を有していて、貫通孔２の下端部に前記半導体チップに面して切り込まれた空間１３を有する半導体チップの位置決め治具とする。
【選択図】図１
Description
本発明は、両面に金属薄板が接合されている絶縁回路基板の表面側の所定の位置に一以上の半導体チップを半田接合させて半導体モジュールとする半導体装置の製造方法および半導体チップを絶縁回路基板上の所定の位置にずれなく搭載し良好に半田接合させるために用いられる半導体チップの位置決め治具の改良に関する。
大電流・高電圧環境下でも動作可能なパワー半導体モジュールが様々な分野で用いられるようになっている。このようなパワー半導体モジュールの一例を図４の断面模式図に示す。図中の符号については、括弧内の符号を用いる。パワー半導体モジュール２００には、主に、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下、ＩＧＢＴという。）やフリーホイーリングダイオード（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：以下、ＦＷＤという。）等の複数のパワー半導体チップ１０１が組み込まれる。これらの複数のパワー半導体チップ１０１は絶縁回路基板１００上の所定の位置に設けられる半田接合可能な金属薄板（図示せず）上に搭載され、絶縁回路基板１００はさらに金属放熱板１０６上に搭載され半田接合される。絶縁回路基板１００上に半田接合された半導体チップ１０１は、その表面の金属電極（図示せず）と外部端子１０８とを導電接続させるためにアルミワイヤ１０５などにより所要の配線接続処理が施され、半導体モジュール２００として組み立てられ、樹脂封止されて完成する。
図５、図６に、そのような従来の半導体モジュールの製造方法に係る半田接合工程に用いられる半導体チップの位置決めに用いられるカーボン治具およびこのカーボン治具を用いて絶縁回路基板上に半田板と半導体チップをセットした半田接合組み立てセットを示す。詳細には図５（ａ）はカーボン治具１０３の平面図、同（ｂ）は同（ａ）のＡ−Ａ’線断面図である。図６は、絶縁回路基板１００上に、カーボン治具１０３を載せて固定し、このカーボン治具１０３の貫通孔１０２に半田板１０４と半導体チップ１０１を入れた半田接合組み立てセットの平面図（ａ）と、この図（ａ）のＢ−Ｂ’線断面図（ｂ）である。斜線ハッチングはカーボン治具１０３を示す。なお、前記図４では、搭載されている複数の半導体チップのうち、一個の半導体チップだけを示しているが、実際には図示しない複数の半導体チップが搭載されている。
このような半導体モジュールを製造するための半導体チップの半田接合技術に関して、絶縁回路基板上に半導体チップのサイズに対応する貫通孔を有する位置決め用カーボン治具を載置して半導体チップの位置ズレを防止することが記載されている文献がある（特許文献１）。また、半田接合時にガスが発生し、ボイドができること、このガスの放散通路を確保してボイドの形成を抑制する方法などが知られている（特許文献２）。ダイボンディング時に溶剤の放散をよくするために、気泡の逃げ道を形成するとよいという公開文献がある（特許文献３）。ノンフラックス系ハンダ材を還元雰囲気中で使用するようにして、飛散するフラックスによる半導体素子の汚染を防止して歩留りの低下を防ぐ方法も公知になっている（特許文献４）。
しかしながら、前述のように、半導体モジュールの組み立てセットを半田板１０４の溶融温度以上に設定された減圧加熱炉に入れて半導体チップ１０１を絶縁回路基板１００上に半田接合させる際、図７に示すように溶融半田に巻き込まれた空気がボイド１０９となって混ざり、減圧とともにボイド１０９が溶融半田から飛び出し、その際に溶融した半田が半田飛沫１０７となって飛散することが問題となる。すなわち、このように半田板１０４に巻き込まれたボイド１０９とともに溶融半田から飛び出した半田飛沫１０７がカーボン治具１０３と半導体チップ１０１との間隙１１０から飛散すると、飛散した半田飛沫１０７が半導体チップ１０１の表面に落下し付着することがある。半導体チップ１０１上に落下付着した半田飛沫１０７に起因して半導体チップ１０１が特性不良となる場合があって問題となる。
本発明は、以上説明した課題を解消するためになされたものであり、本発明の目的は、減圧半田接合工程時に発生する溶融半田飛沫の飛散を防止し、半導体チップの汚染や不良発生を抑制することのできる半導体装置の製造方法および半導体チップの位置決め治具を提供することである。
本発明は、前記課題を解消して本発明の目的を達成するために、絶縁回路基板に設置された金属薄板上に半導体チップ半田付けする際に用いられる半導体チップの位置決め治具であって、前記位置決め治具は、前記半導体チップを嵌め合わせる貫通孔を有していて、前記貫通孔の下端部に前記半導体チップに面して切り込まれた空間を有する半導体チップの位置決め治具とする。
本発明においては、前記切り込み部が貫通孔の全周に設けられていることが好ましい。また、前記貫通孔の下端部に設けられる切り込み部の高さが、溶融半田の厚さ以上、半導体チップの上面以下であることも好ましい。前記位置決め治具の主面に沿った方向の前記切り込み部の距離が、前記切り込み部の高さと同程度であることもより好ましい。前記切り込み部が前記貫通孔の下端部の面取り加工により形成されていることが望ましい。前記半導体チップの位置決め治具がカーボンを主材料としていることが好適である。前記半導体チップの位置決め治具の厚さが半田板と半導体チップの厚さの合計よりも厚いことがより望ましい。
さらに、金属放熱板上に、金属放熱板上に、その一方の面に半田板を挟んで絶縁回路基板を載せ、該絶縁回路基板のもう一方の面に半導体チップの位置決め治具を載置し固定し、前記位置決め治具の貫通孔であってその貫通孔の下端部に前記半導体チップに面して切り込まれた空間を有する貫通孔に半田板と半導体チップをセットし、減圧下で前記半田板の溶融温度以上に加熱して、前記金属放熱板上に絶縁回路基板と半導体チップとを半田接合する工程を有する半導体装置の製造方法とすることにより、前記発明の目的が達成される。前記半導体チップが絶縁ゲート型バイポーラトランジスタチップおよびダイオードチップとすることができる。
本発明によれば、減圧半田接合工程時に発生する溶融半田飛沫の飛散を防止し、半導体チップの汚染や不良発生を抑制することのできる半導体装置の製造方法および半導体チップの位置決め治具を提供することができる。
本発明の半導体装置の製造方法および半導体チップの位置決め治具の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下説明する実施例のみに限定されるものではない。
図１は、本発明の実施例１に係る半導体チップの位置決め治具を示す平面図（ａ）とこの平面図（ａ）のＣ−Ｃ'線断面図（ｂ）と図（ｂ）の破線円の拡大断面図（ｃ）である。図２は、絶縁回路基板５上に、本発明の位置決め用のカーボン治具３、３ａ、３ｂをそれぞれ載せて固定し、これらのカーボン治具３、３ａ、３ｂの貫通孔２内に半田板４と半導体チップ１を落とし入れて減圧加熱炉（図示せず）で半田板４を溶融させるという本発明にかかる半田接合工程を説明するための半田組み立てセットの要部断面図である。図２の（ａ）、（ｂ）、（ｃ）はそれぞれ異なる形状の本発明の位置決め用カーボン治具を有することを示す半田組み立てセットの要部断面図である。
従来の半田接合では前記図７でも説明したように、絶縁回路基板１００とカーボン治具１０３と半田板１０４と半導体チップ１０１などからなる半田組み立てセットを半田板１０４の溶融温度以上、例えば３００℃程度の減圧加熱炉（図示せず）に入れて半導体チップ１０１を絶縁回路基板１００の所定の位置に半田接合させる。絶縁回路基板１００上の金属薄板（図示せず）と半導体チップ１０１との間に挟まれる半田板１０４が溶融する際に、巻き込まれた空気がボイド１０９となって溶融半田とともに半田飛沫１０７となって飛び出して飛散することがある。従来は、このような状態で溶融半田から飛散した半田飛沫１０７がカーボン治具１０３と半導体チップ１０１との間隙１１０から飛散し易く、飛散した半田飛沫１０７が半導体チップ１０１の表面に落下し付着して特性不良となることが問題であった。
この問題は、間隙１１０を狭くすることでは解消されない。間隙１１０を狭くすると、半導体チップ１０１を貫通孔１０２へ落とし入れる作業性が悪くなるとともに、却って、間隙１１０から飛び出す圧力が高くなり、飛び出し距離が長くなる傾向があるからである。間隙を広くすれば、飛び出し距離は短くなるが、半導体チップ１０１の位置ズレが大きくなるので、採用することが困難である。
ここで、発明者らは、図２に示すように、本発明のカーボン治具３、３ａ、３ｂなどの実施例を用いて絶縁回路基板５上へ半導体チップ１を位置決めして半田接合すると、カーボン治具と半導体チップとの間隙を広くしなくても、前述のような半田飛沫の飛散を抑制することができることを見出した。その結果、半導体チップの位置ズレがなく、特性不良も抑制されるメリットが得られる。以下、その理由について説明する。
本発明にかかるカーボン治具３は、従来と同様に、半田接合材の溶融温度に対する充分な耐熱性を有し、溶融半田に濡れることのないグラファイトなどのカーボンの薄板を必要な形状に削りだして作成される。図１にそのようなカーボン治具３の一例を平面図、断面図で示す。従来のカーボン治具である図５に示すカーボン治具１０３との違いは、本発明のカーボン治具３には、例えば、図１（ｂ）およびその破線円の拡大断面図（ｃ）に示すように、貫通孔２の絶縁回路基板５に接触する側の下端部１０に面取りが施され、面取りで形成される切り込み面９による空間１３が設けられていることである。この貫通孔２は、従来と同様に絶縁回路基板５上の所定の位置に載置固定された後、半田板４と半導体チップ１が落とし入れられて、半導体チップ１を絶縁回路基板５上の決められた位置にズレなく半田接合させる機能を備えている。貫通孔２は半導体チップ１と相似形でやや大きい形状、例えば、貫通孔２に半導体チップ１を入れた時のカーボン治具３との間の一辺の間隙は０．３ｍｍ±０．１ｍｍ程度とすることが好ましい。これより間隙８が大きいと半田の溶融後に位置ズレがおき易くなるし、狭いと、半導体チップ１を入れる作業効率が悪くなるだけでなく、本発明にかかるカーボン治具３を用いても半田板４に巻き込まれた空気などのボイド６が突沸状に溶融半田から飛び出し、半田飛沫７となって飛散することがあるので、好ましくない。
しかし、本発明のカーボン治具３では、図２に示すように貫通孔２の下端部１０の全周に前述のような前記半導体チップに面して切り込まれた空間となる切り込み部９、９ａ、９ｂが施されているので、溶融半田から飛び出してきた半田飛沫７があっても、多くは切り込み部９、９ａ、９ｂにより形成されたカーボン治具３の貫通孔２下端部の空間１３に留まり、半導体チップ１より外方に飛散することが抑制される。前記面取り部を含む切り取り部９、９ａ、９ｂの目的は貫通孔２の下端部１０に空間１３を形成することにある。従って、空間１３が形成されるならば、いわゆる面取りという方法だけでなく、例えば、図２（ｂ）に示すように、断面が円弧状の切り込み部９ａでもよいし、図２（ｃ）に示すように、断面矩形状の切り込み部９ｂでもよい。さらに、図２以外の切り込み部であってもよい。また、切り込み部９、９ａ、９ｂの目的は、前述のように、貫通孔２の下端部１０に空間１３を形成することにあるので、切り込み部９、９ａ、９ｂは必ずしも貫通孔２の下端部１０の全周に亘って完全に形成されていなくてもよい。一部、部分的に切り込み部が無い部分があっても構わない。
一方、切り込み部９、９ａ、９ｂのカーボン治具の下端部１０からの高さ１２は少なくとも、溶融半田の厚さ（または半導体チップの下面）よりは高く、半導体チップ１の上面よりは低くすることが望ましい。切り込み部９、９ａ、９ｂの高さ１２が溶融半田の厚さより低いと、溶融半田から飛散する半田飛沫７を切り込み部９、９ａ、９ｂの空間１３に留める機能が不充分になる惧れが生じる。また、切り込み部９、９ａ、９ｂの高さ１２が半導体チップ１の上面より高いと、一旦、切り込み部９、９ａ、９ｂの空間１３に取り込まれた半田飛沫７が半導体チップ１表面の方向に沿って飛散する惧れが大きくなるからである。また、カーボン治具３、３ａ、３ｂの上面は半田板４もしくは溶融半田と半導体チップ１の合計厚さより厚いことがカーボン治具３、３ａ、３ｂの強度の点からも望ましい。
絶縁回路基板５の基板面に沿った方向の切り込み部９ａ、９ｂの距離１４を切り込み部の高さ１２に対して相対的に長くすると、カーボン治具３ａ、３ｂの下端面の、絶縁回路基板５との接触端部１１ａ、１１ｂは貫通孔２から外方に離れるので、切り込み部９ａ，９ｂによる空間１３は大きく形成されるので好ましいが、絶縁回路基板５と半導体チップ１との間の溶融半田の広がりが大きくなり過ぎる場合が生じる。溶融半田が広がりすぎると溶融半田の厚さが想定よりも薄くなり過ぎて、応力緩衝機能が弱くなり、接合強度の信頼性が低下する惧れが生じるので、好ましくない。従って、切り込み部９ａ、９ｂの高さ１２と同程度の水平方向の距離１４とすることが好ましい。いわゆる面取りは通常、高さと水平距離とが同程度に切り取られる切り込み部９となるので好ましい。しかし、この高さに対してこの水平距離が大きくてもこの発明の効果はある。
図３は、本発明の異なる半田接合工程を示す要部断面図であって、前記図２に示すカーボン治具３、３ａ、３ｂとは異なり、絶縁回路基板５が半導体チップの搭載側で凹状に沿っている場合に適したカーボン治具３ｃとした例である。すなわち、カーボン治具の下端面を絶縁回路基板５の凹状の反りに合わせた曲面の加工が施された形状を有している。この曲面加工により、絶縁回路基板５が沿っていてもカーボン治具３ｃが絶縁回路基板５から浮き上がることなく下端面を面で接触させることができるので、半導体チップ１を絶縁回路基板５上の所定の位置に精度よく、半田接合させることができる。
絶縁回路基板５に前述のような反りがでる原因は、図４に示すように、絶縁回路基板５とその両面に接合される金属薄板（図示せず）と半田と絶縁回路基板５の下側に半田接合される厚い金属放熱板１５などとの間の線膨張係数の差である。金属の線膨張係数は１７〜２３×１０-6（１／℃）に対して絶縁回路基板５の主材料であるセラミックの線膨張係数は３．０〜７．０×１０-6（１／℃）のように、線膨張係数の差が大きいことが、絶縁回路基板５と金属放熱板を半田接合した際に、反りが生じる原因である（バイメタル効果）。本発明にかかる、図３に示すカーボン治具３ｃは、このような反りを含む構成の半導体モジュールの半田接合に適した構造である。
次に、本発明の半導体装置の製造方法について説明する。以下の説明では、半導体装置として、半導体モジュールを採りあげて説明する。図４は、そのような本発明の半導体モジュールの製造方法を説明するために参照する一般的な半導体モジュールの断面模式図である。図中の符号は、上段の符号を用いて説明する、前記絶縁回路基板５は、窒化アルミニウムやアルミナなどの絶縁性のセラミック基板を主材料とし、両面には銅板などの半田接合の良好な金属薄板が接合されたものである。特に表面側の金属薄板は、複数の半導体チップ１がそれぞれ必要に応じて独立して半田接合可能なように、それぞれ所要の区画されたパターンで基板表面に接合形成されている。この絶縁回路基板５の裏面には、ほぼ全面に銅などの金属薄板が接合され、さらに半導体モジュール２００のパッケージのベース基板となり機械的強度およびヒートシンク機能も有する厚い金属放熱板１５が半田板４により接合固着される。この絶縁回路基板５の表面に前述の所要の区画パターンに加工され接合されている金属薄板上に、必要な半導体チップ１が半田板４により接合固着される。さらに半導体チップ１の表面上の半導体機能の外部取り出し用金属電極（コレクタ電極、エミッタ電極、ゲート電極など）と外部引き出し端子１８とは直接にまたは必要に応じて前記絶縁回路基板５内の中継位置を経てボンディング接続される。前記樹脂枠１７で囲まれたところへ保護用の樹脂を封入し、図示しない樹脂蓋を樹脂枠１７に接着させて半導体モジュール２００とする。
前述の半導体モジュール２００内の半導体チップ１の半田接合工程について、図４を参照して詳しく説明する。先ず、外周に外部端子１８が組み込まれた樹脂枠１７を固着させた厚い金属放熱板１５上に、半田板４を介して、前記絶縁回路基板５を図示しない基板用カーボン治具で位置決めして載せる。この絶縁回路基板５上に、前記図１に示す本発明にかかるカーボン治具３を用いて、ＩＧＢＴやＦＷＤなどの半導体チップ１を半田板４とともに所定の位置の貫通孔２にセットし位置決めして配置する。カーボン治具３には、半導体チップ１とほぼ同形状で少し大きい貫通孔２が形成されており、この貫通孔２に半田板４と半導体チップ１を落とし込むと、絶縁回路基板５上の所定の位置に半導体チップ１を位置ズレなく半田接合させることができるように構成されている。これらの金属放熱板１５、絶縁回路基板５、カーボン治具３、半田板４、半導体チップ１などの組み立てセットを半田板４の溶融温度以上、例えば、３００℃の減圧加熱炉（図示せず）に入れて半導体チップ１を絶縁回路基板５の所定の位置に半田接合させる。
以上説明した実施例１に記載の半導体装置の製造方法および半導体チップの位置決め治具によれば、減圧半田接合工程時に発生する溶融半田飛沫の飛散を防止し、半導体チップの不良発生を抑制することができる。
１ 半導体チップ
２ 貫通孔
３、３ａ、３ｂ、３ｃ カーボン治具
４ 半田板
５ 絶縁回路基板
６ ボイド
７ 半田飛沫
８ 間隙
９、９ａ、９ｂ 切り込み部
１０ 下端部
１１ 接触端部
１２ 切り込み部の高さ
１３ 空間
１４ 距離
１５ 金属放熱板
１６ アルミワイヤ
１７ 樹脂枠
１８ 外部引き出し端子
２ 貫通孔
３、３ａ、３ｂ、３ｃ カーボン治具
４ 半田板
５ 絶縁回路基板
６ ボイド
７ 半田飛沫
８ 間隙
９、９ａ、９ｂ 切り込み部
１０ 下端部
１１ 接触端部
１２ 切り込み部の高さ
１３ 空間
１４ 距離
１５ 金属放熱板
１６ アルミワイヤ
１７ 樹脂枠
１８ 外部引き出し端子
Claims (9)
- 絶縁回路基板に設置された金属薄板上に半導体チップ半田付けする際に用いられる半導体チップの位置決め治具であって、
前記位置決め治具は、前記半導体チップを嵌め合わせる貫通孔を有していて、前記貫通孔の下端部に前記半導体チップに面して切り込まれた空間である切込み部を有することを特徴とする半導体チップの位置決め治具。 - 前記貫通孔の下端部に設けられる切り込み部の高さが、溶融半田の厚さ以上、半導体チップの上面以下であることを特徴とする請求項１記載の半導体チップの位置決め治具。
- 前記位置決め治具の主面に沿った方向の前記切り込み部の距離が、前記切り込み部の高さと同程度であることを特徴とする請求項１乃至２記載の半導体チップの位置決め治具。
- 前記切り込み部が貫通孔の全周に設けられていることを特徴とする請求項１乃至３記載の半導体チップの位置決め治具。
- 前記切り込み部が前記貫通孔の下端部の面取り加工により形成されていることを特徴とする請求項１乃至４記載の半導体チップの位置決め治具。
- 前記半導体チップの位置決め治具の厚さが半田板と半導体チップの厚さの合計よりも厚いことを特徴とする請求項１乃至５記載の半導体チップの位置決め治具。
- 前記半導体チップの位置決め治具がカーボンを主材料としていることを特徴とする請求項１乃至６記載の半導体チップの位置決め治具。
- 金属放熱板上に、その一方の面に半田板を挟んで絶縁回路基板を載せ、該絶縁回路基板のもう一方の面に半導体チップの位置決め治具を載置し固定し、前記位置決め治具の貫通孔であってその貫通孔の下端部に前記半導体チップに面して切り込まれた空間を有する貫通孔に半田板と半導体チップをセットし、減圧下で前記半田板の熔融温度以上に加熱して、前記金属放熱板、絶縁回路基板及び半導体チップとをそれぞれ半田接合する工程を有することを特徴とする半導体装置の製造方法。
- 前記半導体チップが絶縁ゲート型バイポーラトランジスタチップおよびダイオードチップであることを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011202923A JP5853525B2 (ja) | 2011-09-16 | 2011-09-16 | 半導体チップの位置決め治具及び半導体装置の製造方法 |
| CN201210342534.3A CN103000559B (zh) | 2011-09-16 | 2012-09-14 | 半导体芯片的定位夹具以及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011202923A JP5853525B2 (ja) | 2011-09-16 | 2011-09-16 | 半導体チップの位置決め治具及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013065662A true JP2013065662A (ja) | 2013-04-11 |
| JP5853525B2 JP5853525B2 (ja) | 2016-02-09 |
Family
ID=47928974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011202923A Active JP5853525B2 (ja) | 2011-09-16 | 2011-09-16 | 半導体チップの位置決め治具及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5853525B2 (ja) |
| CN (1) | CN103000559B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111255A (ja) * | 2014-12-09 | 2016-06-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2019036653A (ja) * | 2017-08-17 | 2019-03-07 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
| US10843300B2 (en) | 2015-09-30 | 2020-11-24 | Origin Company, Limited | Method for producing soldered product |
| CN113287373A (zh) * | 2019-01-10 | 2021-08-20 | 株式会社电装 | 半导体装置及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103453924A (zh) * | 2013-09-18 | 2013-12-18 | 镇江艾科半导体有限公司 | 半导体芯片测试底板 |
| CN104332415B (zh) * | 2014-11-07 | 2017-02-15 | 无锡中微高科电子有限公司 | 一种半导体芯片的安装定位方法及定位制具 |
| CN104599990A (zh) * | 2015-01-13 | 2015-05-06 | 中国科学院半导体研究所 | Led共晶焊方法 |
| CN104900575B (zh) * | 2015-06-23 | 2018-11-20 | 上海航天电子通讯设备研究所 | 真空共晶焊的芯片定位夹具、制造方法及芯片转运方法 |
| TWI642133B (zh) * | 2016-10-20 | 2018-11-21 | 矽品精密工業股份有限公司 | 電子構件之置放製程及其應用之承載治具 |
| CN111630644B (zh) * | 2018-03-02 | 2023-07-14 | 新电元工业株式会社 | 半导体装置及其制造方法 |
| CN109576676B (zh) * | 2018-12-25 | 2023-12-29 | 西安立芯光电科技有限公司 | 一种用于半导体激光器侧腔面镀膜的夹具 |
| JP7050718B2 (ja) * | 2019-05-16 | 2022-04-08 | 三菱電機株式会社 | はんだ付け用位置決め治具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343448A (ja) * | 1992-06-09 | 1993-12-24 | Fuji Electric Co Ltd | 半導体装置用の半田付け治具 |
| JP2007194477A (ja) * | 2006-01-20 | 2007-08-02 | Toyota Industries Corp | 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置 |
| JP2010062248A (ja) * | 2008-09-02 | 2010-03-18 | Shindengen Electric Mfg Co Ltd | 位置決め治具ユニット、及び、半田付け方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150076A (zh) * | 2006-09-21 | 2008-03-26 | 矽品精密工业股份有限公司 | 半导体封装件制法与半导体元件定位结构及方法 |
| JP5136748B2 (ja) * | 2007-04-16 | 2013-02-06 | トヨタ自動車株式会社 | 素子の位置決め治具及び実装方法 |
| JP5262408B2 (ja) * | 2008-08-07 | 2013-08-14 | 富士電機株式会社 | 位置決め治具および半導体装置の製造方法 |
-
2011
- 2011-09-16 JP JP2011202923A patent/JP5853525B2/ja active Active
-
2012
- 2012-09-14 CN CN201210342534.3A patent/CN103000559B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343448A (ja) * | 1992-06-09 | 1993-12-24 | Fuji Electric Co Ltd | 半導体装置用の半田付け治具 |
| JP2007194477A (ja) * | 2006-01-20 | 2007-08-02 | Toyota Industries Corp | 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置 |
| JP2010062248A (ja) * | 2008-09-02 | 2010-03-18 | Shindengen Electric Mfg Co Ltd | 位置決め治具ユニット、及び、半田付け方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111255A (ja) * | 2014-12-09 | 2016-06-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US10843300B2 (en) | 2015-09-30 | 2020-11-24 | Origin Company, Limited | Method for producing soldered product |
| JP2019036653A (ja) * | 2017-08-17 | 2019-03-07 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
| US10566308B2 (en) | 2017-08-17 | 2020-02-18 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and soldering support jig |
| US11164846B2 (en) | 2017-08-17 | 2021-11-02 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and soldering support jig |
| JP7013717B2 (ja) | 2017-08-17 | 2022-02-01 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
| CN113287373A (zh) * | 2019-01-10 | 2021-08-20 | 株式会社电装 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103000559A (zh) | 2013-03-27 |
| JP5853525B2 (ja) | 2016-02-09 |
| CN103000559B (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5853525B2 (ja) | 半導体チップの位置決め治具及び半導体装置の製造方法 | |
| JP7156025B2 (ja) | 半導体装置 | |
| JP2010021515A (ja) | 半導体装置およびその製造方法 | |
| US20080191325A1 (en) | Semiconductor device and packaging structure therefor | |
| CN105931996B (zh) | 具有多层基底的半导体封装 | |
| JP5262408B2 (ja) | 位置決め治具および半導体装置の製造方法 | |
| JP6350364B2 (ja) | 接続構造体 | |
| JP2020188152A (ja) | 半導体モジュール、半導体モジュールの製造方法および段差冶具 | |
| JP5732880B2 (ja) | 半導体装置及びその製造方法 | |
| US11164846B2 (en) | Semiconductor device manufacturing method and soldering support jig | |
| JP7215206B2 (ja) | 半導体装置の製造方法 | |
| JP2009224571A (ja) | ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール | |
| JP4557804B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007053349A (ja) | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール | |
| JP2010147053A (ja) | 半導体装置 | |
| US20160113123A1 (en) | Method for Soldering a Circuit Carrier to a Carrier Plate | |
| JP2008135613A (ja) | 半導体装置の製造方法 | |
| JP6330640B2 (ja) | 半導体装置の製造方法 | |
| JP2011228604A (ja) | 回路基板の製造方法及び回路基板 | |
| JP4214880B2 (ja) | 半導体装置 | |
| JP4861200B2 (ja) | パワーモジュール | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP2009164511A (ja) | 半導体装置およびその製造方法 | |
| JP7267869B2 (ja) | パワーモジュール及びその製造方法 | |
| JP2013149643A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5853525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |