JP2012164841A - 半導体装置の組立治具および半導体装置の組立方法 - Google Patents

半導体装置の組立治具および半導体装置の組立方法 Download PDF

Info

Publication number
JP2012164841A
JP2012164841A JP2011024611A JP2011024611A JP2012164841A JP 2012164841 A JP2012164841 A JP 2012164841A JP 2011024611 A JP2011024611 A JP 2011024611A JP 2011024611 A JP2011024611 A JP 2011024611A JP 2012164841 A JP2012164841 A JP 2012164841A
Authority
JP
Japan
Prior art keywords
piece
mounting substrate
chip
solder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011024611A
Other languages
English (en)
Other versions
JP5838559B2 (ja
Inventor
Hideaki Takahashi
秀明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011024611A priority Critical patent/JP5838559B2/ja
Priority to CN201210031704.6A priority patent/CN102637621B/zh
Priority to US13/367,428 priority patent/US8622276B2/en
Publication of JP2012164841A publication Critical patent/JP2012164841A/ja
Priority to US14/096,079 priority patent/US8759158B2/en
Application granted granted Critical
Publication of JP5838559B2 publication Critical patent/JP5838559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】実装基板に半導体チップを半田付けする際に、組立治具と実装基板面の隙間寸法が半導体チップの厚みと半田の厚みを合わせた寸法以下にできる半導体装置の組立治具および半導体装置の組立方法を提供することである。
【解決手段】半田が溶融する温度で実装基板２１が凹状に湾曲した場合でもチップコマ１の底面２ａの一部が実装基板面２２に常に自重で接触させることで、組立治具１００と実装基板２１の間の隙間寸法Ｔ１を半導体チップ３１の厚さＷ１と溶融半田３２ａの厚さＷ２ａを合わせた寸法Ｔ２以下にできる。その結果、半田溶融時に半導体チップ３１が横方向にズレしてチップコマ１の開口部５からはみ出ることがなく、半導体チップ３１の実装基板２１への位置決めを精度よく行なうことができる。
【選択図】 図１１

Description

この発明は、半導体モジュールなどの半導体装置の組立治具および半導体装置の組立方法に関する。
図１２は、半導体モジュールの模式断面図である。この半導体モジュールは、放熱用ベース５１上に固化後の半田５２を介して固着した実装基板５３と、実装基板５３上に固化後の半田５４を介して固着した半導体チップ５５と、半導体チップ５５に接続するボンディングワイヤ５６と、外部導出端子５７が固着した樹脂ケース５８と、樹脂ケース５８内を充填する例えばゲル５９などで構成される。
半導体モジュールの実装方法として、図１６、１７に示すように、半導体チップ５５と板半田５４ａ（溶融前）を組立治具５００（カーボン治具など）にて位置決めを行ない実装基板５３への半田付けを行なう場合と、図示しないが、ペースト状半田をメタルマスクなどを用いて実装基板５３に印刷した後、半導体チップ５５を載置し、位置決めした後に半田付けする場合の２つの方法が一般的に用いられている。
組立治具５００を用いる前者の方法では、半導体チップ５５などの部品の寸法とそのバラツキ、組立途中の部品変形量および組立作業性などを考慮して組立治具５００を設計する必要がある。
図１３〜図１５は、従来の半導体装置の組立治具の構成図であり、図１３は内コマの構成図、図１４は外枠の構成図、図１５は組立治具全体の構成図である。各図において（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１３において、内コマ６１は開口部６３を有する平板６２で構成される。複数の開口部６３には半導体チップ５５と板半田６４ａが挿入される。ここでは、コマとは外周が枠で位置決めされ、内側に開口部（窓）を有し、この開口部６３に部品（小さなコマや半導体チップなど）を挿入しての位置決めをする治具のことをいう。
図１４において、外枠６６は、枠６７と金属ピン６８で構成され、枠６７の内側６９に内コマ６１と実装基板５３を配置する。また金属ピン６８を放熱用ベース５１の位置決め用穴５１ａに挿入して外枠６６を放熱用ベース５１上に位置決めする。
図１５において、組立治具５００（全体）は、内コマ６１と外枠６６で構成される。
図１６は、放熱用ベース上に組立治具と板半田および実装基板を位置決めした構成図である。位置決め用穴５１ａ，金属ピン６８で放熱用ベース５１上に外枠６６を位置決めし固定する。外枠６６を構成する金属ピン６８で板半田５２ａと実装基板５３を位置決めして放熱ベース５１上に載置する。外枠６６を構成する枠６７の内側６９で内コマ６１を位置決めして実装基板５３上に載置する。
図１７は、放熱用ベース上に実装基板と組立治具および半導体チップを載置した構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この図１７は、図１６の内コマ６１の開口部６３に板半田５４ａと半導体チップ５５を挿入し実装基板５３上に位置決めして載置した構成図である。
半田付け工程では、図１７で示す放熱用ベース５１と実装基板５３と組立治具５００および半導体チップ５５の全体を図示しない加熱炉に入れ、高温、還元雰囲気の中でフラックスを使用せずに半田付けを行なう。そのため、組立治具５００としては、加熱炉を汚染することがなく、熱変形が少なく、接触する半導体チップや板半田など搭載部品が割れなどの損傷が発生し難い、加工性の優れた材料が用いられるその材料としてはカーボンが一般的である。
また、特許文献１では、位置決め治具は、第１の治具と、前記の内コマに相当する第２の治具とを備えている。第１の治具は、半田シート（板半田）及び半導体素子（半導体チップ）を挿入可能な位置決め孔（開口部）を有し、該位置決め孔が金属回路（導電パターン）に対応するように回路基板（実装基板）に配置される。第２の治具は、位置決め孔に挿脱可能であるとともに、位置決め孔内への挿入状態にて金属回路に対向配置されて半田シート上の半導体素子を回路基板側へ加圧する加圧面を備えている。そして、第２の治具は、位置決め孔への第２の治具の挿入時に加圧面が金属回路の対向位置に配置されるように位置決め孔の壁面によって位置決めされる。これにより、半導体素子を接合部に良好に半田付けすることができるとともに、良好な半田フィレットの形成が可能となることが記載されている。
これは半田フィレットの形成向上を目的とした組立治具であり、半導体チップに直接治具を接触させ、加圧することによりフィレット形成を補助する。また、良好なフィレット形状を得るために、治具材は金属（ステンレス）で治具自体を発熱させる仕組みとなっている。
また、特許文献２では、位置決め治具では、板状本体の下面に各位置決め孔の一部を含む範囲の段差部を凹設することにより、板状本体（内コマに相当する）の下面に、絶縁基板の外周縁寄りで、且つ絶縁基板側に突出する凸部を設けている。これにより、本位置決め治具を凸湾曲状で反った状態の絶縁基板上に配置すると、板状本体の下面に設けた凸部が絶縁基板の外周縁寄りの上面に接触または近接するので、各位置決め孔内のはんだ箔及び発熱素子は、凸部により各位置決め孔内での移動が規制されて位置決めされ、所定位置に実装される。これにより、素子を、反った状態の絶縁基板上に位置ズレを起すことなく所定位置に実装できることが記載されている。
これは、チップズレ対策として、前記の内コマと外枠に相当する部材で構成し、実装基板面が半田付けの熱により実装基板の表側が凸状となる場合を想定し、これに合わせ、内コマの中央部を削り、実装基板面の凸状の湾曲を吸収する構造としている。
また、特許文献３では、絶縁回路基板の表面側には、位置決め用のカーボン治具（内コマ）と、その開口部に半田板（板半田）および半導体チップが配置され、その後、加熱炉に挿入される。加熱炉内では、全体が半田溶融点以上、例えば３００℃程度まで加熱され、板半田が溶融されることによって、絶縁回路基板上へ半導体チップが実装される。このとき、絶縁回路基板が加熱されると、一時的に裏面側に凸形状となるように湾曲するが、カーボン治具の本体裏面形状として、その開口部から離れる方向で薄くなるように、段差部が形成されているので、カーボン治具と絶縁回路基板との密着度を高めることができることが記載されている。
これは、実装基板面が半田付けの熱により表側が凹状となることを想定し、内コマの外周部を削り実装基板面の凹状の湾曲を吸収する構造となっている。
特開２００７−１９４４７７号公報 特開２００８−２７０２６２号公報 特開２０１０−４０８８１号公報
近年、半導体チップ５５の特性改善が進むに従い、半導体チップ５５の小型化・薄型化が進んでいる。薄型化においては半導体チップ５５の厚さは１００μｍ程度である。
図１８は、半田付け時の温度で実装基板が湾曲した様子を示す図である。組立時に発生する実装基板５３が熱変形して湾曲する。この湾曲により組立治具５００を構成する内コマ６１の裏面６１ａ（平板６２の裏面）と実装基板面５３ａの間に隙間Ｓができる。この隙間Ｓが薄型化が進んだ半導体チップ５５の厚さと溶融半田５４ｂの厚さ（板半田５４ａの厚さにほぼ等しい）を合わせた寸法Ｔ５より大きくなると、半田付け時の半導体チップ５５がこの隙間Ｓから横方向へ位置ズレを起こし高精度に位置決めすることが困難になる。
また、特許文献１〜３では、半導体チップ１個に対して１個のチップコマを設けることで、実装基板の熱変形によって生じる組立治具（チップコマの底面）と実装基板面の隙間を半導体チップの厚さとこの半導体チップ下の半田の厚さを合わせた寸法以下にして、隙間から半導体チップが横方向に位置ズレを起すのを防止することについては記載されていない。
また、前記文献３では、実装基板面の凹状の湾曲が大きくなると、前記の内コマでは隙間が大きくなり過ぎて、凹状の湾曲を吸収できず、隙間から半導体チップがはみ出してしまう。
この発明の目的は、前記の課題を解決して、実装基板に半導体チップを半田付けする際に、組立治具と実装基板面の隙間寸法が半導体チップの厚みと半田の厚みを合わせた寸法以下にできる半導体装置の組立治具および半導体装置の組立方法を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、放熱用ベース上に位置決めされて載置され、実装基板を位置決めする外枠と、該外枠で位置決めされ前記実装基板上に載置される板状の内コマと、該内コマに形成された開口部で位置決めされ該内コマに対して上下に独立可動するチップコマと、を具備する半導体装置の組立治具であって、前記内コマの前記開口部を貫通する前記チップコマの長さ寸法が、前記内コマの厚さ寸法より大きい構成とする。
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記内コマの前記開口部を貫通する前記チップコマの長さ寸法が、該チップコマの底面の一部が前記実装基板の温度上昇で想定される湾曲面に接触する長さ寸法以上であるととい。
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記チップコマが、前記内コマの前記内コマの開口部を貫通する筒部と、該筒部上の庇部を有し、前記筒部の長さ寸法が該筒部の底面の一部が前記実装基板の温度上昇で想定される湾曲面に接触する長さ寸法以上であるとよい。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１に記載の発明において、前記外枠と前記内コマおよび前記チップコマがカーボンで形成されるとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、放熱用ベース上に外枠を位置決めして載置する工程と、前記外枠内に第１の板半田を載置し、該第１の板半田上に前記外枠で位置決めされた実装基板を載置する工程と、前記実装基板上に前記外枠で内コマを位置決めし載置する工程と、前記内コマの開口部にチップコマの筒部を挿入し、前記実装基板に該チップコマの前記筒部の底面の一部を接触させて該チップコマを位置決めする工程と、前記チップコマの開口部に第２の板半田と半導体チップを積層して挿入し前記第２の板半田と前記半導体チップを位置決めする工程と、全体を加熱炉に入れて、前記チップコマの筒部の底面の一部を熱応力で湾曲する前記実装基板に接触させながら前記第１の板半田および第２の板半田を溶融させる工程と、溶融した前記第１の板半田および第２の板半田を固化させ前記放熱用ベースと前記実装基板および半導体チップと前記実装基板をそれぞれ半田で固着する工程と、全体を加熱炉から取り出し、前記組立治具を前記放熱用ベースから取り外す工程と、を含むことを特徴とする半導体装置の組立方法とする。
また、特許請求の範囲の請求項６に記載の発明によれば、請求項５に記載の発明において、前記チップコマの筒部の長さ寸法が、前記板半田が溶融する温度で湾曲した前記実装基板面に接触する長さ寸法以上である半導体装置の組立方法とする。
また、特許請求の範囲の請求項７に記載の発明によれば、請求項５に記載の発明において、前記チップコマの筒部の底面が、前記第１の板半田または第２の板半田が溶融する温度による前記実装基板の湾曲に追従して該実装基板面に常に接触する半導体装置の組立方法とする。
この発明によれば、半田が溶融する温度で実装基板が凹状に湾曲した場合でもチップコマの底面の一部が実装基板面に常に自重で接触させることで、組立治具と実装基板の間の隙間を半導体チップの厚さと半田の厚さを合わせた寸法以下にできる。その結果、半田溶融時に半導体チップが横方向に位置ズレしてチップコマの開口部からはみ出ることがなく、半導体チップの実装基板への位置決めを精度よく行なうことができる。
この発明の第１実施例の半導体装置の組立治具を構成するチップコマの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 この発明の第１実施例の半導体装置の組立治具を構成する内コマの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。

この発明の第１実施例の半導体装置の組立治具を構成する外枠であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 この発明の第１実施例の半導体装置の組立治具の全体図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 放熱用ベース上に板半田と実装基板および組立治具を位置決めした状態を示す図である。 この発明の第２実施例の半導体装置の組立方法の要部工程断面図である。 図６に続く、この発明の第２実施例の半導体装置の組立方法の要部工程断面図である。 図７に続く、この発明の第２実施例の半導体装置の組立方法の要部工程断面図である。 図８に続く、この発明の第２実施例の半導体装置の組立方法の要部工程断面図である。 図９に続く、この発明の第２実施例の半導体装置の組立方法の要部工程断面図である。 図９の工程の板半田を溶融させた状態を示す拡大断面図である。 半導体モジュールの模式断面図である。 従来の半導体装置の組立治具を構成する内コマの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 従来の半導体装置の組立治具を構成する外枠の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 従来の半導体装置の組立治具を構成する組立治具の全体構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 放熱用ベース上に組立治具と板半田および実装基板を位置決めした構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 放熱用ベース上に実装基板と組立治具および半導体チップを載置した構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 半田付け時の温度で実装基板が湾曲した様子を示す図である。
半導体チップを実装基板に組立治具を用いて位置決めし半田付けする場合、半田付け時の温度で実装基板が湾曲する。その変形量の大きさに係らず、組立治具と実装基板面の間の隙間寸法を半導体チップの厚さと溶融半田の厚みを合わせた寸法以下になるようにして、薄い半導体チップの位置ズレを防止することが本発明の要旨である。実施の形態を以下の実施例で説明する。
図１〜図４は、この発明の第１実施例の半導体装置の組立治具の構成図であり、図１はチップコマの構成図、図２は内コマの構成図、図３は外枠の構成図、図４は組立治具全体の構成図である。各図において（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１において、チップコマ１は、筒部２と、この筒部２の上部に形成される庇部４からなる。筒部２と庇部４は平面形状が四角形のチップコマ１の開口部５が形成され、チップコマ１の筒部２と庇部４はこの開口部５を囲む４面の共通の側壁３を有する。この庇部４はチップコマ１が内コマ７の開口部９に挿入したときに抜け落ちないようにするために設けられている。チップコマ１の筒部２の外壁２ｂ（チップコマ１の外壁）と内コマ７の開口部９の内壁１０の間に０．０５ｍｍ程度の隙間を設けて、チップコマ１が内コマ７に対して、上下に自由に独立可動できるようになっている。
また、図示しないが、チップコマ１同士が直接接触する場合には、接触する側の庇部４は形成せず筒部２の外壁２ｂを庇部４まで伸ばして側壁３とする。この場合もチップコマ１の側壁３同士を滑りやすくするために、側壁３同士の間に０．０５ｍｍ程度の隙間を設ける。
また、内コマ７の開口部９を貫通するチップコマ１の筒部２の長さ寸法Ｌ１は、内コマ７の厚さ寸法Ｌ２より大きくする。さらに、この筒部２の長さ寸法Ｌ１は、半田付けの温度による湾曲した図示しない実装基板２１に接触する長さ以上とするとよい。
このように、チップコマ１の筒部２の底面２ａの一部が実装基板２１に常に接するようにすれば、チップコマ１の筒部２の底部２ａと実装基板面２２の間の隙間寸法Ｔ１が半導体チップ３１の厚さＷ１と溶融半田の長さＷ２ａ（板半田の厚さＷ２にほぼ等しい）を合わせた寸法Ｔ２より小さくなり、位置ズレは起こらない。
また、チップコマ１を自重で実装基板２１に接触させるためには、庇部４を厚くするなどしてチップコマ１の重量を重くするとよい。
また、チップコマ１に庇部４を設けない場合もある。
尚、ここではチップコマ１の開口部５の平面形状は四角形であり、この開口部５の周囲が一体化した４面の側壁３で囲まれた例を示した。しかし、４面の側壁３はばらばらな１枚の平板を組み合わせたり、２面もしくは３面を一体化して、不足分の側壁を別のチップコマ１の側壁３で補っても構わない。
図２において、内コマ７は平板８であり、開口部９が形成さている。この内コマ７の平板８は外枠１３で図示しない放熱用ベースおよび実装基板の上に位置決めされ、開口部９にはチップコマ１の筒部２が挿入される。この内コマ７の開口部９はチップコマ１個に対して１つの場合の例を示したが、複数のチップコマ１を接触させて挿入できる大きな開口部とする場合もある。
図３において、外枠１３は、内コマ７の位置決めをする枠１４と実装基板２１を位置決めする爪１７で構成される。また枠１４の外周には位置決め用の穴１６が形成されている。一方、半導体モジュールを構成する放熱用ベース２５の外周にも位置決め用の穴２６がある。この穴１６，２６同士を合せて、図示しないボルトとナットなどを用いて外枠１３を放熱用ベース２５に位置決めして固定する。また、図示しないが、枠１４の外周に形成される位置決め用の穴１６の代わりに位置決め用の金属ピン（図１６の金属ピン６８に相当）を設けて、この金属ピンを放熱用ベース２５の位置決め用の穴２６に差し込んで外枠１３を放熱用ベース２５上に位置決めしてもよい。
尚、外枠１３に爪が無い場合には、外枠１３の内側１５で前記の実装基板２１と内コマ７を位置決めする。
図４は、組立治具の全体の構成図である。この組立治具１００は、外枠１３と、外枠１３を構成する枠１４の内側１５に位置決めされる内コマ７と、内コマ７の開口部９で位置決めされるチップコマ１で構成される。この組立治具１００の材質は、例えば、高温、還元雰囲気の中フラックスを使用せずに半田付けを行なう場合には、加熱炉を汚染せず（攻撃性がなく）、熱変形が少なく、接触する半導体チップ３１などの部品が割れなどの損傷を受け難い、加工性の優れたカーボンなどが好ましい。
図５は、放熱用ベース上に板半田と実装基板および組立治具を位置決めした状態を示す図である。放熱用ベース２５上に板半田２４が載置され、板半田２４上に組立治具１００を構成する外枠１３の爪部１７で位置決めした実装基板２１が載置される。また実装基板２１上に組立治具１００を構成する内コマ７で位置決めしたチップコマ１が載置される。放熱ベース２５と外枠１３は図示しない金属ピンを用いて従来と同様に位置決めされる。
第１の板半田としての板半田２４と図示しない半導体チップ３１下の第２の板半田としての板半田３２が溶融する温度で実装基板２１の表側が凹状に湾曲する。その場合でも、チップコマ１が内コマ７に対して自由に上下に独立可動できる構造となっており、チップコマ１の長さ寸法Ｌ１が内コマ７の厚さ寸法Ｌ２より大きいため、チップコマ１の筒部２の底面２ａの一部はチップコマ１の自重によって実装基板面２２（表側の面）に常に接触している。
また、組立治具１００を放熱用ベース２５から外す場合、外枠を放熱用ベースから外して持ち上げることで、外枠１３の爪部１７で内コマ７が持ち上げられ、内コマ７の開口部９の淵にチップコマ１の庇部４が接触してチップコマ１が持ち上げられ、放熱用ベース２５から一緒に外すことができる。
尚、外枠１３の爪部１７やチップコマ１の庇部４が無い場合には、それぞれを別々に放熱用ベース２５から持ち上げて外すことになる。
図１１に示す半田付け状態において、チップコマ１の筒部２の底面２ａと実装基板面２２の間の隙間寸法Ｔ１を半導体チップ３１の厚さＷ１と半導体チップ３１下の溶融半田３２ａの厚さＷ２ａ（板半田３２の厚さＷ２にほぼ等しい）を合わせた寸法Ｔ２以下にすることができる。その結果、板半田３２が溶融して溶融半田３２ａになった時に半導体チップ３１が横方向に位置ズレしてチップコマ１の開口部５から半導体チップ３１がはみ出すことがなくなり、半導体チップ３１の実装基板２１への位置決めが精度よく行なうことができる。
図６〜図１０は、この発明の第２実施例の半導体装置の組立方法について、工程順に示した要部工程断面図である。
図６において、放熱用ベース２５上に外枠１３を位置決めして載置し、外枠１３を構成する爪１７（突起）で第１板半田としての板半田２４とその上に実装基板２１を位置決めして載置する。
つぎに、図７において、実装基板２１上に外枠１３を構成する枠１４の内側２５で内コマ７を位置決めして載置し、続いて、内コマ７の開口部９にチップコマ１の筒部２を挿入しチップコマ１を位置決めして載置する。
つぎに、図８において、チップコマ１の開口部５に第２板半田としての板半田３２とその上に半導体チップ３１を挿入して実装基板２１上に位置決めし載置する。
つぎに、図９において、前記の半導体チップ３１、板半田３２、チップコマ１、内コマ７、外枠１３、実装基板２１および板半田２４などが載置された放熱用ベース２５など全体３３を加熱炉４１に入れ、例えば、３００℃程度の高温、還元雰囲気４２で各板半田２４，３２を溶融させて溶融半田２４ａ，３２ａの状態にする。
つぎに、図１０において、加熱炉４１内で冷却し、溶融半田２４ａ，３２ａを固化し放熱用ベース２５と実装基板２１および実装基板２１と半導体チップ３１を半田２４ｂ、３２ｂでそれぞれ固着する。その後、組立治具１００と、少なくとも放熱用ベース２５、実装基板２１、板半田２４，３２および半導体チップ３１とを含む組立品の全体３３を加熱炉４１から取り出し、組立治具１００を放熱用ベース２５から外す。このようにして、放熱用ベース２５と実装基板２１および実装基板２１と半導体チップ３１の半田付け工程が終了する。
図１１は、図９の工程の板半田を溶融させた状態を示す拡大断面図である。実装基板面２２は半田付け時の温度で凹状に湾曲する。この湾曲で内コマ７の底面７ａは実装基板面２２から離れて隙間Ｒができる。しかし、内コマ７の開口部９に挿入されたチップコマ１は内コマ７に拘束されずに自由に上下に独立可動する構造となっているため、チップコマ１の筒部２の底面２ａの一部は常に湾曲する実装基板面２２に追従して接触する。そのため、チップコマ１の筒部２の底面２ａと実装基板面２２との隙間寸法Ｔ１は極めて小さくなり、半導体チップ３１はチップコマ１の開口部５から横方向にはみ出すことはなくなり、位置ズレは起こらない。
さらに詳しく説明する。温度が上がるにつれて実装基板２１の湾曲が大きくなるため、内コマ７と実装基板面２２の隙間Ｒも大きくなる。この隙間Ｒは大きい場合には５００μｍ程度になることもある。
しかし、チップコマ１は内コマ７と独立して自重で常に実装基板面２２にその一部が接触する構造となっているため、チップコマ１の筒部２の底面２ａと実装基板面２２の間の隙間寸法Ｔ１は小さくできる。例えば、１０ｍｍ□程度の半導体チップ３１の場合で、この隙間寸法Ｔ１は５０μｍ程度以下にできる。
一方、例えば、半導体チップ３１の厚さＷ１を１００μｍ、板半田３２の厚さＷ２を１００μｍとすると、チップコマ１の筒部２の底面２ａと実装基板面２２との許容できる隙間寸法は２００μｍ程度であり、チップコマ１を設けた場合の隙間寸法Ｔ１の５０μｍに対して、２００μｍ−５０μｍ＝１５０μｍ（以上）の大幅な余裕でてくる。
このように、チップコマ１の長さ寸法Ｌ１を内コマ７の厚さ寸法Ｌ２より大きくし、かつ、その差を内コマ７と実装基板面２２の隙間Ｒ以上にして、チップコマ１の筒部２の底面２ａの一部を実装基板面２２に常に接触させることで、半導体チップ３１の横方向への位置ズレを防止できて、位置合わせ精度を向上させることができる。。
尚、前記の実装基板２１の湾曲は、実装基板２１を構成している図示しない絶縁基板と導電パターンおよび導電膜の熱膨張係数の違いで起こる。絶縁基板の裏面には導電膜が形成され、表側には導電パターンが形成されている。裏面の導電膜にはパターンが形成されず全面がべた導電膜であり、表面の導電パターンには複数の回路パターンが形成されているため、裏面の導電膜の面積が表側の導電パターンの面積より大きくなる。そのため、導電膜の熱膨張係数が絶縁基板より大きい場合、実装基板２１は高温になると、表側の面（上側の面）が凹になるように湾曲する。
１ チップコマ
２ 筒部
２ａ 底部
２ｂ 外壁
３ 側壁
４ 庇部
５、９ 開口部
７ 内コマ
８ 平板
１０ 内壁
１３ 外枠
１４ 枠
１５ 内側
１６、２６ 穴
１７ 爪
２１ 実装基板
２２ 実装基板面
２４、３２ 板半田
２４ａ、３２ａ 溶融半田
２４ｂ、３２ｂ 固化した半田
２５ 放熱用ベース
３１ 半導体チップ
３３ 全体
４１ 加熱炉
４２ 雰囲気

Claims (7)

  1. 放熱用ベース上に位置決めされて載置され、実装基板を位置決めする外枠と、該外枠で位置決めされ前記実装基板上に載置される板状の内コマと、該内コマに形成された開口部で位置決めされ該内コマに対して上下に独立可動するチップコマと、を具備する半導体装置の組立治具であって、
    前記内コマの前記開口部を貫通する前記チップコマの長さ寸法が、前記内コマの厚さ寸法より大きいことを特徴とする半導体装置の組立治具。
  2. 前記内コマの前記開口部を貫通する前記チップコマの長さ寸法が、該チップコマの底面の一部が前記実装基板の温度上昇で想定される湾曲面に接触する長さ寸法以上であることを特徴とする請求項１に記載の半導体装置の組立治具。
  3. 前記チップコマが、前記内コマの前記内コマの開口部を貫通する筒部と、該筒部上の庇部を有し、前記筒部の長さ寸法が該筒部の底面の一部が前記実装基板の温度上昇で想定される湾曲面に接触する長さ寸法以上であることを特徴とする請求項１または２に記載の半導体装置の組立治具。
  4. 前記外枠と前記内コマおよび前記チップコマがカーボンで形成されることを特徴とする請求項１に記載の半導体装置の組立治具。
  5. 放熱用ベース上に外枠を位置決めして載置する工程と、
    前記外枠内に第１の板半田を載置し、該第１の板半田上に前記外枠で位置決めされた実装基板を載置する工程と、
    前記実装基板上に前記外枠で内コマを位置決めし載置する工程と、
    前記内コマの開口部にチップコマの筒部を挿入し、前記実装基板に該チップコマの前記筒部の底面の一部を接触させて該チップコマを位置決めする工程と、
    前記チップコマの開口部に第２の板半田と半導体チップを積層して挿入し前記第２の板半田と前記半導体チップを位置決めする工程と
    全体を加熱炉に入れて、前記チップコマの筒部の底面の一部を熱応力で湾曲する前記実装基板に接触させながら前記第１の板半田および第２の板半田を溶融させる工程と、
    溶融した前記第１の板半田および第２の板半田を固化させ前記放熱用ベースと前記実装基板および半導体チップと前記実装基板をそれぞれ半田で固着する工程と、
    全体を加熱炉から取り出し、前記組立治具を前記放熱用ベースから取り外す工程と、
    を含むことを特徴とする半導体装置の組立方法。
  6. 前記チップコマの筒部の長さ寸法が、前記板半田が溶融する温度で湾曲した前記実装基板面に接触する長さ寸法以上であることを特徴とする請求項５に記載の半導体装置の組立方法。
  7. 前記チップコマの筒部の底面が、前記第１の板半田または第２の板半田が溶融する温度による前記実装基板の湾曲に追従して該実装基板面に常に接触することを特徴とする請求項５記載の半導体装置の組立方法。
JP2011024611A 2011-02-08 2011-02-08 半導体装置の組立治具および半導体装置の組立方法 Active JP5838559B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011024611A JP5838559B2 (ja) 2011-02-08 2011-02-08 半導体装置の組立治具および半導体装置の組立方法
CN201210031704.6A CN102637621B (zh) 2011-02-08 2012-02-01 用于半导体装置的组装夹具及用于半导体组装的组装方法
US13/367,428 US8622276B2 (en) 2011-02-08 2012-02-07 Assembly jig for a semiconductor device and assembly method for a semiconductor device
US14/096,079 US8759158B2 (en) 2011-02-08 2013-12-04 Assembly jig for a semiconductor device and assembly method for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011024611A JP5838559B2 (ja) 2011-02-08 2011-02-08 半導体装置の組立治具および半導体装置の組立方法

Publications (2)

Publication Number Publication Date
JP2012164841A true JP2012164841A (ja) 2012-08-30
JP5838559B2 JP5838559B2 (ja) 2016-01-06

Family

ID=46600902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011024611A Active JP5838559B2 (ja) 2011-02-08 2011-02-08 半導体装置の組立治具および半導体装置の組立方法

Country Status (3)

Country Link
US (2) US8622276B2 (ja)
JP (1) JP5838559B2 (ja)
CN (1) CN102637621B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107633A1 (de) 2012-07-25 2014-01-30 Denso Corporation Kappenaufbau für eine Riemenscheibenbefestigungsmutter für eine elektrische Rotationsmaschine für ein Fahrzeug
JP2019036653A (ja) * 2017-08-17 2019-03-07 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
WO2020045522A1 (ja) * 2018-08-31 2020-03-05 三菱電機株式会社 冶具および半導体装置の製造方法
JP2020188203A (ja) * 2019-05-16 2020-11-19 三菱電機株式会社 はんだ付け用位置決め治具
US11355373B2 (en) 2019-04-18 2022-06-07 Fuji Electric Co., Ltd. Assembly jig set and manufacturing method of semiconductor module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
KR102471274B1 (ko) 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
KR102465369B1 (ko) 2018-03-05 2022-11-10 삼성전자주식회사 패키지 온 패키지의 제조방법 및 그의 본딩 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621110A (ja) * 1992-07-02 1994-01-28 Fuji Electric Co Ltd 半導体チップの組立治具
JPH06104295A (ja) * 1992-03-19 1994-04-15 Tamura Seisakusho Co Ltd ハイブリッドｉｃのはんだ付け方法
JP2002361410A (ja) * 2001-05-31 2002-12-18 Toyota Motor Corp リフローはんだ付け用冶具
JP2006216729A (ja) * 2005-02-03 2006-08-17 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2010098153A (ja) * 2008-10-17 2010-04-30 Calsonic Kansei Corp 半導体チップ位置決め治具ユニット

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP2007180442A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け用の容器及び半導体装置の製造方法
JP2007194477A (ja) 2006-01-20 2007-08-02 Toyota Industries Corp 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
JP5136748B2 (ja) 2007-04-16 2013-02-06 トヨタ自動車株式会社 素子の位置決め治具及び実装方法
CN101849269B (zh) * 2007-11-06 2012-09-05 富士电机株式会社 电磁铁装置
JP5262408B2 (ja) 2008-08-07 2013-08-14 富士電機株式会社 位置決め治具および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104295A (ja) * 1992-03-19 1994-04-15 Tamura Seisakusho Co Ltd ハイブリッドｉｃのはんだ付け方法
JPH0621110A (ja) * 1992-07-02 1994-01-28 Fuji Electric Co Ltd 半導体チップの組立治具
JP2002361410A (ja) * 2001-05-31 2002-12-18 Toyota Motor Corp リフローはんだ付け用冶具
JP2006216729A (ja) * 2005-02-03 2006-08-17 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2010098153A (ja) * 2008-10-17 2010-04-30 Calsonic Kansei Corp 半導体チップ位置決め治具ユニット

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107633A1 (de) 2012-07-25 2014-01-30 Denso Corporation Kappenaufbau für eine Riemenscheibenbefestigungsmutter für eine elektrische Rotationsmaschine für ein Fahrzeug
JP2019036653A (ja) * 2017-08-17 2019-03-07 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
JP7013717B2 (ja) 2017-08-17 2022-02-01 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
WO2020045522A1 (ja) * 2018-08-31 2020-03-05 三菱電機株式会社 冶具および半導体装置の製造方法
CN112602384A (zh) * 2018-08-31 2021-04-02 三菱电机株式会社 夹具以及半导体装置的制造方法
JPWO2020045522A1 (ja) * 2018-08-31 2021-08-12 三菱電機株式会社 冶具および半導体装置の製造方法
JP7237972B2 (ja) 2018-08-31 2023-03-13 三菱電機株式会社 冶具および半導体装置の製造方法
JP7399248B2 (ja) 2018-08-31 2023-12-15 三菱電機株式会社 冶具および半導体装置の製造方法
US11355373B2 (en) 2019-04-18 2022-06-07 Fuji Electric Co., Ltd. Assembly jig set and manufacturing method of semiconductor module
US11935774B2 (en) 2019-04-18 2024-03-19 Fuji Electric Co., Ltd. Assembly jig set and manufacturing method of semiconductor module
JP2020188203A (ja) * 2019-05-16 2020-11-19 三菱電機株式会社 はんだ付け用位置決め治具
JP7050718B2 (ja) 2019-05-16 2022-04-08 三菱電機株式会社 はんだ付け用位置決め治具

Also Published As

Publication number Publication date
US8759158B2 (en) 2014-06-24
US20140091131A1 (en) 2014-04-03
US20120202322A1 (en) 2012-08-09
US8622276B2 (en) 2014-01-07
CN102637621A (zh) 2012-08-15
CN102637621B (zh) 2016-05-25
JP5838559B2 (ja) 2016-01-06

Similar Documents

Publication Publication Date Title
JP5838559B2 (ja) 半導体装置の組立治具および半導体装置の組立方法
JP5664679B2 (ja) パワーモジュール用基板の製造方法
JP2018170348A (ja) 半導体装置とその製造方法
JP5811648B2 (ja) 半導体装置の組立治具およびそれを用いた半導体装置の製造方法
JP5601384B2 (ja) 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP4985285B2 (ja) 半導体装置製造用治具
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
JP2009188327A (ja) パワーモジュールとその製造方法
JP2005116843A (ja) 回路用金属板およびセラミックス回路基板
TWI663897B (zh) 電路基板用金屬板、電路基板、功率模組、金屬板成形品、及電路基板之製造方法
JP2014232832A (ja) 電源装置およびビームリード
JP2015065320A (ja) 複合配線板及び複合配線板の製造方法
JP5256518B2 (ja) 半導体装置
JP2015041662A (ja) 複合配線板及び複合配線板の製造方法
JP5217013B2 (ja) 電力変換装置およびその製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2020050548A (ja) 金属−セラミックス接合基板およびその製造方法
JP5257530B2 (ja) 半導体装置の製造方法
CN214378378U (zh) 一种贴片二极管的焊接工装
CN111146096B (zh) 一种双面散热半导体器件及其单次回流的焊接方法
JP2009060038A (ja) 電子部品バスバー接合構造
JP2004342635A (ja) セラミックス基板接合用金属板およびセラミックス回路基板
JP2015170634A (ja) 複合配線板及び複合配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151026

R150 Certificate of patent or registration of utility model

Ref document number: 5838559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250