CN102637621A - 用于半导体装置的组装夹具及用于半导体组装的组装方法 - Google Patents

用于半导体装置的组装夹具及用于半导体组装的组装方法 Download PDF

Info

Publication number
CN102637621A
CN102637621A CN2012100317046A CN201210031704A CN102637621A CN 102637621 A CN102637621 A CN 102637621A CN 2012100317046 A CN2012100317046 A CN 2012100317046A CN 201210031704 A CN201210031704 A CN 201210031704A CN 102637621 A CN102637621 A CN 102637621A
Authority
CN
China
Prior art keywords
keeper
chip
package substrate
scolder
outside framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100317046A
Other languages
English (en)
Other versions
CN102637621B (zh
Inventor
高桥秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102637621A publication Critical patent/CN102637621A/zh
Application granted granted Critical
Publication of CN102637621B publication Critical patent/CN102637621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的时提供一种用于半导体装置的组装夹具和组装方法，其中在将半导体芯片焊接到封装衬底上的过程中使组装夹具和封装衬底的上表面之间的间隙小于半导体芯片的厚度与焊料厚度之和。在本发明的组装夹具和方法中，当封装衬底(21)在熔化焊料的温度下向上凹入变形时，可通过允许芯片定位件(1)的底面(2a)的一部分由于芯片定位夹具本身的重量而总是与封装衬底(21)的上表面(22)接触来使组装夹具(100)和封装衬底(21)之间的间隙T1比半导体芯片(31)的厚度W1与熔融的焊料(32a)的厚度W2a之和的尺寸T2小。由此，半导体芯片(31)不会从芯片定位件(1)的开口(5)旁边滑出。因此，半导体芯片(31)精确地定位在封装衬底(21)上。

Description

用于半导体装置的组装夹具及用于半导体组装的组装方法
相关申请的交叉引用
本申请基于2011年2月8日提交的日本专利申请第2011-024611号并要求其优先权，该申请的内容以参见的方式纳入本文。
技术领域
本发明涉及一种用于诸如半导体模块的半导体装置的组装夹具和组装方法。
背景技术
图12是半导体模块的示意剖视图。该半导体模块包括用固化的焊料52固定在冷却基底51上的封装衬底53、用固化的焊料54固定在封装衬底53上的半导体芯片55、与半导体芯片55连接的接合线56、具有附连于其上的输出端子57的树脂壳体58以及填充在壳体58之内的例如凝胶59的填充材料。
为了封装半导体模块，一般采用两种方法。在两种方法中的一种方法中，如图16(a)、16(b)和17(a)、17(b)中所示，半导体芯片55和焊料板54a在熔化前使用可以是碳质夹具的组装夹具500定位并焊接到封装衬底53。在两种方法的另一种方法(未在附图中示出)中，在使用金属掩膜等将焊膏印到封装衬底53上之后，半导体芯片55被放置和定位并随后用焊膏来焊接。
前一种方法使用组装夹具500，组装夹具500必须考虑到半导体芯片55和其它部件的尺寸及分布、在组装过程中部件的变形程度和组装操作的方便性来设计。
图13(a)、13(b)、14(a)、14(b)、15(a)和15(b)示出用于半导体装置的传统组装夹具的构造，其中图13(a)和13(b)示出内定位件的结构，而图14(a)和14(b)示出外框架的结构，以及图15(a)和15(b)示出整个组装夹具的构造。在这些附图中，图13(a)、14(a)和15(a)是基本部件的平面图，而图13(b)、14(b)和15(b)是分别沿图13(a)、14(a)和15(a)中线X-X剖切的剖视图。
参见图13(a)和13(b)，内定位件61由具有开口63的平板62构成。在图17(b)中示出的半导体芯片55和焊料板54a被插入开口63。在此，定位件是通过在定位件的外周界处的框架来定位并在定位件之内具有开口(或窗口)以容纳和定位部件的夹具，这些部件可以是较小的定位件或半导体芯片。
参见图14(a)和14(b)，外框架66由具有框架67和金属销68构成。如图16(b)和17(b)中所示，在框架67的内表面侧面69内设置内定位件61和封装衬底53。金属销68被插入冷却基底51的定位孔51a，以将外框架66如图16(a)、16(b)、17(a)和17(b)中所示定位到冷却基底51上。
参见图15(a)和15(b)，整个组装夹具500由具有内定位件61和外框架66构成。
图16(a)和16(b)示出组装夹具500、焊料板52a和封装衬底53定位在冷却基底51上的构造。外框架66通过插入定位件51a内的金属销定位和固定到冷却基底51上。焊料板52a和封装衬底53被放置到冷却基底51上并通过金属销68定位，这些金属销是外框架66的部件。内定位件61通过构成外框架66的框架67的内壁表面69来定位并安装到封装衬底53上。
图17(a)和17(b)示出封装衬底53、组装夹具500和半导体芯片55安装在冷却基底51上的构造，其中图17(a)是平面图，而图17(b)是沿图17(a)中线X-X剖切的剖视图。图17(a)和17(b)示出焊料板54a和半导体芯片55被插入图16(a)和16(b)中所示的内定位件61的开口63内并定位和安装到封装衬底53上的构造。
在焊接过程中，图17(a)和17(b)中所示的整个组件被放置到加热炉(未在附图中示出)中并在还原气氛下和较高的温度下不使用助焊剂进行焊接，整个组件包括冷却基底51、封装衬底53、组装夹具500和半导体芯片55。封装夹具500由不会污染加热炉、几乎不热变形从而不会在与封装夹具接触的安装的半导体芯片和焊料板之内产生裂缝等损伤并还容易机加工的材料制成。因此，碳一般用作组装夹具500的材料。
专利文献1公开了一种定位夹具，该定位夹具包括第一夹具和第二夹具，第二夹具类似于上述的内定位件。第一夹具具有定位孔(开口)，焊片(焊料板)和半导体元件(半导体芯片)被插入该定位孔。定位孔对应于金属回路(导电图案)设置在电路板(封装衬底)上。第二夹具可以插入定位孔并从定位孔中移除。第二夹具具有在其插入定位孔的状态下与金属回路相对的按压表面并朝向电路板按压放置到焊片上的半导体元件。第二夹具通过定位孔的壁表面来定位，因而，按压表面在第二夹具插入定位孔的状态下与金属回路相对。文献主张这种构造使半导体元件良好地焊接到接合位置并形成良好的焊点。
在此文献中的组装夹具的目的是改进焊点的成形。通过使夹具与半导体芯片直接接触并按压半导体芯片来帮助焊点成形。为了获得良好的焊点构造，夹具由不锈钢制成并加热夹具自身。
专利文献2公开了一种定位夹具，其中，类似于上述内定位夹具的平坦主体通过在包括定位孔的一部分的范围内在平坦主体的下表面内形成台阶而具有在靠近平坦主体的外周界的位置处从平坦主体的下表面朝向绝缘衬底突出的突出部。由于在定位夹具放置到向上凸出的绝缘衬底上时，设置在平坦主体的下表面上的突出部碰到或接近靠近平坦主体的外周界的绝缘衬底的上表面，定位孔内的加热元件和焊箔设置成，它们在定位孔内的运动受到突出部的限制，因此加热元件和焊箔安装在预定位置处。文献主张，这种构造允许半导体元件安装在弯曲的绝缘衬板上的预定位置处，而该元件不会偏移。
为了处理芯片偏移的问题，此文献的构造包括类似于内定位件和外框架的部件，并考虑到由于焊接过程中的热量造成的封装衬底的朝其上表面侧和正面侧突出的变形，内定位件在其中心区域内被切去，以吸收突出的封装衬底的变形。
专利文献3公开了一种定位构造，其中，用于定位的碳质夹具(内定位件)设置在绝缘电路板的正面侧上，而焊料板和半导体芯片放置在碳质夹具的开口内。然后，整个夹具被放置到加热炉中并加热到比焊料的熔点高的温度(例如约300℃)以熔化焊料。因此，半导体芯片安装在绝缘电路板上。尽管绝缘电路板在加热时暂时以朝后表面侧突出的构造变形，但由于碳质夹具在后表面侧上具有台阶部以使碳质夹具朝与开口分开的方向变薄，所以根据文献的主张，碳质夹具与绝缘电路板之间的紧密附连的程度增加。
考虑到由于在焊接过程中的热量封装衬底在其正面侧凹入的变形，文献的构造具有在其周界区域内切去的内定位件，以吸收封装衬底的凹入变形。
[专利文献1：]
日本待审查的专利申请公开第2007-194477号
[专利文献2：]
日本待审查的专利申请公开第2008-270262号
[专利文献3：]
日本待审查的专利申请公开第2010-040881号
随着半导体芯片的性能改进的进程，近来已减小了半导体芯片的尺寸和厚度。半导体芯片的厚度已减小到约100μm。
图18示出在焊接过程中的某一温度下弯曲的封装衬底53。封装衬底53在组装过程中由于热应力而弯曲。这种弯曲的构造在封装衬底表面53a和组装夹具的部件之一的内定位件61的后表面(平板62的后表面)之间形成间隙S。如果间隙S变得比具有先进的较小厚度的半导体芯片55的厚度与熔融的焊料54b的厚度之和(这几乎等于焊料板54a的厚度)大，则半导体芯片55会在此间隙S中从旁边滑出，这使半导体芯片的精确定位较困难。
文献1、2和3都没有公开这样一种用于防止半导体芯片在间隙内从旁边滑出的装置，该装置为每个半导体芯片提供一个芯片定位件并使组装夹具(芯片定位件的底面)与热扭曲的封装衬底表面之间的间隙比半导体芯片的厚度与设置在半导体芯片下方的焊料厚度之和小。
此外，在专利文献3中公开的构造中，当凹入的封装衬底表面的曲率变大时，文献中的内定位件留有非常大的间隙，无法吸收较大的凹入曲率。因此，半导体芯片在间隙内从旁边滑出。
发明内容
鉴于上述问题，已实现了本发明，本发明的目的是提供一种用于半导体装置的组装夹具和用于半导体装置的组装方法，其中，在将半导体芯片焊接到封装衬底的过程中使组装夹具和封装衬底表面之间的间隙尺寸小于半导体芯片厚度与焊料厚度之和。
为了实现该目的，根据本发明的用于半导体装置的组装夹具如技术方案1中所述包括：用于使封装衬底定位的外框架，该外框架定位和安装在冷却基底上；呈平板形状的内定位件，该内定位件通过所述外框架定位并安装在所述封装衬底上；以及芯片定位件，该芯片定位件通过形成于所述内定位件内的开口来定位并被允许沿垂直方向独立地相对于所述内定位件运动；其中，穿过内定位件内的开口的芯片定位件的长度大于内定位件的厚度。
根据如技术方案2中所述的本发明，在根据技术方案1的用于半导体装置的组装夹具中，穿过内定位件内的开口的芯片定位件的长度至少是允许芯片定位件的底面的一部分与弯曲的封装衬底的上表面接触的尺寸，该封装衬底的弯曲量根据所述封装衬底经受的升高温度来估计。
根据如技术方案3中所述的本发明，在根据技术方案1或2的用于半导体装置的组装夹具中，较佳地，芯片定位件包括穿过内定位件的开口的管部和管部上的凸缘部，且管部的长度至少是允许芯片定位件的底面的一部分与弯曲的封装衬底的上表面接触的尺寸，而该封装衬底的弯曲量根据所述封装衬底经受的升高温度来估计。
根据如技术方案4中所述的本发明，在根据技术方案1的用于半导体装置的组装夹具中，较佳地，外框架、内定位件及芯片定位件由碳形成。
根据如技术方案5中所述的本发明，组装半导体装置的方法包括如下步骤：将外框架定位并安装到冷却基底上；通过借助于所述外框架定位而将第一焊料板安装到外框架内的冷却基底上并将封装衬底安装到第一焊料板上；通过借助于外框架定位而将内定位件安装到封装衬底上；将芯片定位件的管部插入内定位件的开口内并通过使芯片定位件的管部的底面的一部分与封装衬底接触来使芯片定位件定位；将按序层叠的第二焊料板和半导体芯片插入芯片定位件的开口内，以定位第二焊料板和半导体芯片；将整个组件放置于加热炉中并使第一焊料板和第二焊料板熔化，同时使芯片定位件的管部的底面的一部分与由于热应力而弯曲的封装衬底接触，整个组件包括冷却基底、封装衬底、第一焊料板和第二焊料板、半导体芯片和组装夹具，该组装夹具包括外框架、内定位件及芯片定位件；使已熔化的第一焊料板和第二焊料板固化，以将封装衬底固定到冷却基底上并将半导体芯片固定到封装衬底上；以及从加热炉中取出整个组件并从冷却基底中移除组装夹具。
根据如技术方案6中所述的本发明，在根据技术方案5所述的用于半导体装置的组装方法中，芯片定位件的管部的长度至少是允许芯片定位件的管部的底面的一部分与在使所述第一焊料板和所述第二焊料板熔化的温度下弯曲的封装衬底的上表面接触的尺寸。
根据如技术方案7中所述的本发明，在如技术方案5所述的用于半导体装置的组装方法中，内定位件和芯片定位件构造成，芯片定位件的管部的底面的一部分被允许总是随着所述封装衬底在使所述第一焊料板和所述第二焊料板的熔融温度下发生弯曲变形而与封装衬底的表面接触。
在本发明的组装夹具和方法中，当封装衬底在熔化焊料的温度下向上凹入变形时，可通过允许芯片定位件的底面的一部分由于芯片定位夹具本身的重量而总是与封装衬底的上表面接触来使组装夹具和封装衬底之间的间隙比半导体芯片的厚度与熔融的焊料的厚度之和的尺寸小。由此，半导体芯片不会从芯片定位件的开口旁边滑出。因此，半导体芯片精确地定位在封装衬底上。
附图说明
图1a是构成根据本发明的第一实施例的用于半导体装置的组装夹具的芯片定位件的平面图，而图1b是沿图1a的线X-X剖切的剖视图；
图2a是构成根据本发明的第一实施例的用于半导体装置的组装夹具的内定位件的平面图，而图2b是沿图2a的线X-X剖切的剖视图；
图3a是构成根据本发明的第一实施例的用于半导体装置的组装夹具的外框架的平面图，而图3b是沿图3a的线X-X剖切的剖视图；
图4a是构成根据本发明的第一实施例的用于半导体装置的整个组装夹具的平面图，而图4b是沿图4a的线X-X剖切的剖视图；
图5(a)和5(b)示出具有定位在冷却基底上的焊料板和封装衬底的组装夹具的构造，其中图5(a)是平面图，而图5(b)是沿图5a的线X-X剖切的剖视图；
图6是示出根据本发明的第二实施例的用于半导体装置的组装方法的步骤的简化剖视图；
图7是示出根据本发明的第二实施例的用于半导体装置的组装方法的图6的步骤的简化剖视图；
图8是示出根据本发明的第二实施例的用于半导体装置的组装方法的图7的步骤的简化剖视图；
图9是示出根据本发明的第二实施例的用于半导体装置的组装方法的图8的步骤的简化剖视图；
图10是示出根据本发明的第二实施例的用于半导体装置的组装方法的图9的步骤的简化剖视图；
图11是示出焊料板在图9的步骤中熔融状态的放大剖视图；
图12是半导体模块的示意剖视图；
图13(a)是构成用于半导体装置的传统组装夹具的内定位件的平面图，而图13(b)是沿图13(a)中线X-X剖切的剖视图；
图14(a)是构成用于半导体装置的传统组装夹具的外框架的平面图，而图14(b)是沿图14(a)中线X-X剖切的剖视图；
图15(a)是构成用于半导体装置的整个传统组装夹具的平面图，而图15(b)是沿图15(a)中线X-X剖切的剖视图；
图16(a)是示出具有定位在冷却基底上的组装夹具、焊料板和封装衬底的构造的平面图，而图16(b)是沿图16(a)中线X-X剖切的剖视图；
图17(a)是示出具有安装在冷却基底上的封装衬底、组装夹具和半导体芯片的构造的平面图，而图17(b)是沿图17(a)中线X-X剖切的剖视图；
图18示出具有在焊接过程中的某一温度下扭曲的封装衬底的构造。
[附图标记的说明]
1芯片定位件
2管部
2a底面
2b外壁表面
3侧壁
4凸缘部
5，9开口
7内定位件
8平板
10(定位件的)内壁表面
13外框架
14框架
15(框架14的)内壁表面
16，26定位孔
17凸片
21封装衬底
22封装衬底的上表面
24，32焊料板
24a，32a熔融的焊料
24b，32b固化焊料
25冷却基底
31半导体芯片
33整个组件
41加热炉
42气氛
具体实施方式
在使用组装夹具将半导体芯片定位和焊接到封装衬底上的过程中，封装衬底在焊接过程中的某一温度下弯曲。本发明的主要目的是通过使组装夹具和封装衬底表面之间的间隙尺寸小于半导体芯片的厚度与熔融的焊料的厚度之和来防止具有较小厚度的半导体芯片产生位置偏移，而不用考虑扭曲量。下面将参见附图来描述根据本发明的实施例的较佳示例。
[实例1]
图1(a)、1(b)至4(a)、4(b)示出根据本发明的第一实施实例的用于半导体装置的组装夹具的构造，其中图1(a)和1(b)示出芯片定位件的结构，而图2(a)和2(b)示出内定位件的结构，图3(a)和3(b)示出外框架的结构，以及图4(a)和4(b)示出整个组装夹具的构造，在这些附图中，图1(a)、2(a)、3(a)和4(a)是平面图，而图1(b)、2(b)、3(b)和4(b)是沿对应各平面图中的线X-X剖切的剖视图。
首先参见图1(a)和1(b)，芯片定位件1由管部2和形成于管部2顶部处的凸缘部4构成。芯片定位件1设有开口5并具有围绕该开口5的四个侧面3，该开口在俯视平面图中呈方形。为了防止芯片定位件1在插入开口9时穿过内定位件7内的开口9掉落而设置凸缘部4。在芯片定位件1的管部的外壁表面(它是芯片定位件1的外壁表面)和内定位件7的开口9的内壁表面10之间形成约0.05毫米的间隙。因此，芯片定位件1可相对于内定位件7沿垂直方向自由地和独立地运动。
如果两个相邻芯片定位件形成为彼此直接接触的构造(在附图中未示出这种情况)，则凸缘部并不形成于该接触侧处，且管部2的外壁表面向上延伸到形成芯片定位件1的外侧表面3的凸缘部4的顶部。在此情况下，约0.05毫米的间隙设置在两个相邻芯片定位件1的外侧表面之间，从而允许容易地相对滑动。
芯片定位件1的管部2的长度L1大于内定位件7的厚度L2，管部2穿过内定位件7内的开口9设置。较佳地，管部2的长度L1足够长到允许管部2的底部与弯曲的封装衬底21接触(这在图1(a)到4(b)中未示出，但在图11中示出)，该封装衬底是在如下所述的焊接过程中的某一温度下弯曲的。
在芯片定位件1的管部2的底面2a的一部分总是与封装衬底21接触的构造中，芯片定位件1的管部2的底面2a与封装衬底的上表面之间的间隙尺寸T1小于半导体芯片31的厚度W1与熔融的焊料的长度W2a之和(这约等于焊料板的厚度W2)。因此，不发生半导体芯片31的位置偏移。
为了确保芯片定位件1由于芯片定位件自身的重量而与封装衬底21接触，芯片定位件1的重量通过增大例如凸缘部4的厚度而充分增大。凸缘部4可如期望地从芯片定位件1除去。
在上述实例中，芯片定位件1的开口5在俯视平面图中呈方形，且开口5被一体式侧壁3的四个表面围绕。然而，四个表面可通过组合四块单独的平板来形成，或者通过具有两个或三个壁的一体式本体形成两个或三个连续表面以及通过其它芯片定位件的侧壁来形成其它的必要表面。
内定位件7是如图2(a)和2(b)中所示具有开口9的平板8。内定位件7的平板8通过外框架13定位在冷却基底和封装衬底上(这些部件未在图1(a)至4(b)中示出，但在图5中示出)。芯片定位件1的管部2被插入内定位件7的开口9中。在此实例中，内定位件7的开口9对应于用于一个开口9的一个芯片定位件1来制备。然而，开口9可具有允许两个或更多个芯片定位件1插入一个较大开口的较大平面面积。
如图3(a)和3(b)中所示，外框架13由用于定位内定位件7的框架14和用于定位封装衬底21的凸片17构成。定位孔16形成于框架14的端部区域内。冷却基底25(半导体模块的一个部件)也在其端部区域内设有定位孔26，如图5(a)和5(b)中所示。通过将孔16配合孔26，外框架13例如使用螺栓和螺母(未在附图中示出)定位和固定到冷却基底25。替代地，框架14可设有类似于图16中的金属销68的定位金属销来代替形成于框架14的端部区域内的定位孔16。金属销被插入冷却基底25内的定位孔26内以将外框架13定位在冷却基底25上。
当外框架13内有凸片时，封装衬底21和内定位件7使用外框架13的内壁表面15来定位。
图4(a)和4(b)示出整个组装夹具的构造。组装夹具100由外框架13、通过外框架13的框架14的内壁表面15定位的内定位件7以及通过内定位件7的开口9定位的芯片定位件1构成。当在组装半导体装置的过程中在还原气氛和较高的温度下不使用助焊剂进行焊接步骤时，组装夹具100较佳地由碳来制成，碳不污染加热炉(没有冲击特性)，热变形较少，几乎不会由于破裂或其它破坏现象来损坏包括半导体芯片31的接触部件，并容易机加工。
图5(a)和5(b)示出焊料板24、封装衬底21和组装夹具100定位在冷却基底25上的构造。焊料板24放置于冷却基底25上，然后封装衬底21放置于焊料板24上，封装衬底21通过构成组装夹具100的外框架13的凸片17来定位。芯片定位件1放置于封装衬底21上并通过构成组装夹具100的内定位件7来定位。冷却基底25和外框架13可例如使用如传统构造的金属销相对彼此定位。
当封装衬底21被加热到半导体芯片31下方的第一焊料板24和第二焊料板32熔融的温度时，封装衬底21扭曲，其上表面向上凹入。(第二焊料板32和半导体芯片31未在图5(a)和5(b)中示出，但在图8中示出。)在实施例的构造中，芯片定位件1被允许相对于内定位件7沿垂直方向自由和独立地运动，且芯片定位件1的长度L1适当地大于内定位件7的厚度L2。由此，即便当封装衬底向上凹时，芯片定位件1的管部2的底面2a的一部分由于芯片定位件1自身的重量也总是与封装衬底21的上表面22接触。
整个组装夹具100可通过从冷却基底25中移除和提升外框架13而从冷却基底25移除，这又通过外框架13的凸片17使内定位件7抬高，由此通过内定位件7的开口9的与芯片定位件1的凸缘部4接触的周界拾取芯片定位件1。因此，一下子就移除了整个组装夹具100。
当不设置外框架13的凸片17和芯片定位件1的凸缘部4时，外框架13和芯片定位件1单独从冷却基底25提升和移除。
在图11的情况下，在焊接过程中，可使芯片定位件1的管部的底面2a与封装衬底21的上表面22之间的间隙T1小于半导体芯片31的厚度W1与在半导体芯片31的熔融的焊料32a的厚度W2a之和的尺寸T2，而厚度W2a约等于焊料板32的厚度W2。因此，半导体芯片31在焊料板32熔化到熔融的焊料32a时不会侧向偏移，以避免从芯片定位件1的开口5中滑出。因此，半导体芯片31以高精度定位在封装衬底21上。
[实例2]
图6到10是以组装方法的步骤次序示出根据本发明的实施例的第二实例的用于半导体装置的组装方法的剖视图。
首先参见图6，外框架13被放置和定位到冷却基底25上。然后，第一焊料板24和第一焊料板24上的封装衬底21借助于外框架13的凸片17(突出部)放置和定位。
然后参见图7，内定位件7借助于外框架13的框架14的内壁表面15定位和安装到封装衬底21上。随后，芯片定位件1通过将芯片定位件1的管部2插入内定位件7的开口9来定位和放置。
然后参见图8，第二焊料板32和第二焊料板32上的半导体芯片31通过插入芯片定位件1的开口5内来定位和安装到封装衬底21上。
然后参见图9，整个组件被放置到加热炉41内，整个组件包括半导体芯片31、第二焊料板32、芯片定位件1、内定位件7、外框架13、封装衬底21、第一焊料板24和安装所有上述部件的冷却基底25。加热炉41内的整个组件在还原气氛42和使第一焊料板和第二焊料板24和32熔融的约300℃的温度下加热，从而使焊料板变形成熔融的焊料24a和32a。
然后，熔融的焊料24a和32a通过在加热炉41内冷却来固化，从而分别用固化的焊料24b和32b将封装衬底21固定到冷却基底25上以及将半导体芯片31固定到封装衬底21上。此后，包括组装夹具100、冷却基底25、封装衬底21、固化的焊料24b和32b以及半导体芯片31的整个组件从加热炉41中取出，且组装夹具100如图10中所示从冷却基底25移除。因此，用于将封装衬底21固定到冷却基底25上以及将半导体芯片31固定到封装衬底21上的焊接过程完成。
图11是示出熔融的焊料在图9中所示的步骤中的状态的放大剖视图。参见图11，封装衬底21的表面22在焊接过程的温度下向上凹。这种凹入变形在内定位件7的底面7a和封装衬底21的上表面22之间形成间隙R。然而，在本发明的定位夹具中，被插入内定位件7的开口9内的芯片定位件1并不固定，而是被允许在内定位件7内沿垂直方向自由和独立地运动。因此，芯片定位件1的管部2的底面2a的一部分总是随着封装衬底21的扭曲与封装衬底21的上表面22接触。在这种情况下，芯片定位件1的管部2的底面2a与封装衬底21的上表面22之间的间隙T1非常小。因此，半导体芯片31并不会从芯片定位件1的开口5旁边滑出，并且不发生半导体芯片31的侧向位置偏移。
下面更为详细地描述这种情况。随着温度升高，封装衬底21变得更加弯曲，内定位件7与封装衬底21的上表面22之间的间隙R增大。该间隙R将为约500μm大。
然而，在本发明的构造中，与芯片定位件1的一部分处的内定位件7无关地，芯片定位件1由于芯片定位件本身的重量总是与封装衬底21的上表面22接触。因此，对于约10平方毫米的半导体芯片31来说，约可使芯片定位件1的管部2的底面2a与封装衬底21的上表面22之间的间隙T1例如小于约50μm。
另一方面，对于例如具有100μm厚度W1的半导体芯片31和具有100μm厚度W2的焊料板来说，在封装衬底21的上表面22与芯片定位件1的管部2的底面2a之间允许约200μm的间隙。因此，可获得150μm＝200μm-50μm的间隙的较大余量，其中尺寸200μm是可允许间隙，而尺寸50μm是在这些条件下的可能的最大间隙T1。
由于芯片定位件1的长度L1大于内定位件7的厚度L2的量比内定位件7和封装衬底21的上表面22之间的间隙R大，所以芯片定位件1的管部2的底面2a的一部分总是与封装衬底21的上表面22接触。因此，避免半导体芯片31的侧向位置偏移，且芯片的定位精度提高。
封装衬底21的弯曲变形由绝缘基质与绝缘基质上的导电图案和导电薄膜的导电材料的热膨胀系数之间的差异而产生。(绝缘基质和导电材料未在附图中示出。)导电薄膜形成于绝缘基质的背面上，而导电图案形成于绝缘基质的正面上。背面上的导电薄膜并不以导电图案形成，而是形成为整个背面上均匀的单片层。另一方面，正面上的导电图案由多个电路图案构成。因此，背面上的导电薄膜的面积大于正面上的导电图案的面积。由此，当在升高温度下导电材料的热膨胀系数大于绝缘基质的热膨胀系数时，封装衬底21随着凹入的正面(上表面)扭曲。

Claims (7)

1.一种用于半导体装置的组装夹具包括：
用于使封装衬底定位的外框架，所述外框架定位和安装在冷却基底上；
呈平板形状的内定位件，所述内定位件通过所述外框架定位并安装在所述封装衬底上；以及
芯片定位件，所述芯片定位件通过形成于所述内定位件内的开口来定位并被允许沿垂直方向独立地相对于所述内定位件运动；
其中，穿过所述内定位件内的所述开口的芯片定位件的长度大于所述内定位件的厚度。
2.如权利要求1所述的用于半导体装置的组装夹具，其特征在于，穿过所述内定位件内的所述开口的芯片定位件的长度至少是允许所述芯片定位件的底面的一部分与弯曲的所述封装衬底的上表面接触的尺寸，所述封装衬底的弯曲量根据所述封装衬底经受的升高温度来估计。
3.如权利要求1或2所述的用于半导体装置的组装夹具，其特征在于，所述芯片定位件包括穿过所述内定位件的所述开口的管部和所述管部上的凸缘部，且所述管部的长度至少是允许所述芯片定位件的底面的一部分与弯曲的所述封装衬底的上表面接触的尺寸，所述封装衬底的弯曲量根据所述封装衬底经受的升高温度来估计。
4.如权利要求1所述的用于半导体装置的组装夹具，其特征在于，所述外框架、所述内定位件及所述芯片定位件由碳形成。
5.一种用于半导体装置的组装方法，包括如下步骤：
将外框架定位并安装到冷却基底上；
通过借助于所述外框架来定位而将第一焊料板安装到所述外框架内的所述冷却基底上并将封装衬底安装到所述第一焊料板上；
通过借助于所述外框架来定位而将内定位件安装到所述封装衬底上；
将芯片定位件的管部插入所述内定位件的开口内并通过使所述芯片定位件的所述管部的底面的一部分与所述封装衬底接触来定位所述芯片定位件；
将按序层叠的第二焊料板和半导体芯片插入所述芯片定位件的开口内，以定位所述第二焊料板和所述半导体芯片；
将整个组件放置于加热炉中并使所述第一焊料板和所述第二焊料板熔化，同时使所述芯片定位件的所述管部的底面的一部分与由于热应力而弯曲的所述封装衬底接触，所述整个组件包括所述冷却基底、所述封装衬底、所述第一焊料板和所述第二焊料板、所述半导体芯片和组装夹具，所述组装夹具包括所述外框架、所述内定位件及所述芯片定位件；
使已熔化的所述第一焊料板和所述第二焊料板固化，以将所述封装衬底固定到所述冷却基底上并将所述半导体芯片固定到所述封装衬底上；以及
从所述加热炉中取出所述整个组件并从所述冷却基底中移除所述组装夹具。
6.如权利要求5所述的用于半导体装置的组装方法，其特征在于，所述芯片定位件的所述管部的长度至少是允许所述芯片定位件的所述管部的所述底面的一部分与在使所述第一焊料板和所述第二焊料板熔化的温度下弯曲的所述封装衬底的上表面接触的尺寸。
7.如权利要求5所述的用于半导体装置的组装方法，其特征在于，所述内定位件和所述芯片定位件构造成，所述芯片定位件的所述管部的所述底面的一部分被允许总是随着所述封装衬底在使所述第一焊料板和所述第二焊料板的熔融温度下发生弯曲变形而与所述封装衬底的表面接触。
CN201210031704.6A 2011-02-08 2012-02-01 用于半导体装置的组装夹具及用于半导体组装的组装方法 Active CN102637621B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-024611 2011-02-08
JP2011024611A JP5838559B2 (ja) 2011-02-08 2011-02-08 半導体装置の組立治具および半導体装置の組立方法

Publications (2)

Publication Number Publication Date
CN102637621A true CN102637621A (zh) 2012-08-15
CN102637621B CN102637621B (zh) 2016-05-25

Family

ID=46600902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210031704.6A Active CN102637621B (zh) 2011-02-08 2012-02-01 用于半导体装置的组装夹具及用于半导体组装的组装方法

Country Status (3)

Country Link
US (2) US8622276B2 (zh)
JP (1) JP5838559B2 (zh)
CN (1) CN102637621B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
JP5601354B2 (ja) 2012-07-25 2014-10-08 株式会社デンソー 車両用回転電機のプーリ固定ナット蓋構造
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
JP7013717B2 (ja) * 2017-08-17 2022-02-01 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
KR102471274B1 (ko) 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
KR102465369B1 (ko) 2018-03-05 2022-11-10 삼성전자주식회사 패키지 온 패키지의 제조방법 및 그의 본딩 장치
CN112602384A (zh) 2018-08-31 2021-04-02 三菱电机株式会社 夹具以及半导体装置的制造方法
JP7287085B2 (ja) 2019-04-18 2023-06-06 富士電機株式会社 組立冶具セットおよび半導体モジュールの製造方法
JP7050718B2 (ja) * 2019-05-16 2022-04-08 三菱電機株式会社 はんだ付け用位置決め治具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002361410A (ja) * 2001-05-31 2002-12-18 Toyota Motor Corp リフローはんだ付け用冶具
JP2006216729A (ja) * 2005-02-03 2006-08-17 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
JP2010098153A (ja) * 2008-10-17 2010-04-30 Calsonic Kansei Corp 半導体チップ位置決め治具ユニット
CN101849269A (zh) * 2007-11-06 2010-09-29 富士电机系统株式会社 电磁铁装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104295A (ja) * 1992-03-19 1994-04-15 Tamura Seisakusho Co Ltd ハイブリッドｉｃのはんだ付け方法
JP3008675B2 (ja) * 1992-07-02 2000-02-14 富士電機株式会社 半導体チップの組立治具
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP2007180442A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け用の容器及び半導体装置の製造方法
JP2007194477A (ja) 2006-01-20 2007-08-02 Toyota Industries Corp 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
JP5136748B2 (ja) 2007-04-16 2013-02-06 トヨタ自動車株式会社 素子の位置決め治具及び実装方法
JP5262408B2 (ja) 2008-08-07 2013-08-14 富士電機株式会社 位置決め治具および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002361410A (ja) * 2001-05-31 2002-12-18 Toyota Motor Corp リフローはんだ付け用冶具
JP2006216729A (ja) * 2005-02-03 2006-08-17 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
CN101849269A (zh) * 2007-11-06 2010-09-29 富士电机系统株式会社 电磁铁装置
JP2010098153A (ja) * 2008-10-17 2010-04-30 Calsonic Kansei Corp 半導体チップ位置決め治具ユニット

Also Published As

Publication number Publication date
JP2012164841A (ja) 2012-08-30
US8759158B2 (en) 2014-06-24
JP5838559B2 (ja) 2016-01-06
US20120202322A1 (en) 2012-08-09
CN102637621B (zh) 2016-05-25
US20140091131A1 (en) 2014-04-03
US8622276B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
CN102637621A (zh) 用于半导体装置的组装夹具及用于半导体组装的组装方法
JP6903186B2 (ja) 電気的な接続素子を備えているガラス板
CN101355073B (zh) 引线框面板
CN102725094A (zh) 复合传导部件及其制造方法
US20130285231A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN103000559A (zh) 半导体芯片的定位夹具以及半导体装置的制造方法
CN109131566B (zh) 汽车横梁与纵梁的搭接结构及横、纵梁的焊接方法
US20040094320A1 (en) Lid for use in packaging an electronic device and method of manufacturing the lid
CN105633757A (zh) 微间距玻璃密封连接器熔融密封工艺
EP2640085A1 (en) Telecommunication housing
CN106238848B (zh) 金属结构件与pcb非接触式加热锡钎焊方法
CN103339723B (zh) 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
KR100258050B1 (ko) 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임
JP4496404B2 (ja) 金属−セラミックス接合基板およびその製造方法
CN102574247A (zh) 不锈钢连接方法
US10305201B2 (en) Terminal, hot-melt member-equipped terminal, terminal-equipped wire and method for producing terminal-equipped wire
CN104319010A (zh) 一种复合铜排导电层的焊接方法及复合铜排
KR102328685B1 (ko) 전기 자동차용 배터리 스택의 쿨링 플레이트 제조 방법 및 이에 의해 제조된 쿨링 플레이트
CN107394568A (zh) 电连接器组装方法
KR102316911B1 (ko) 배터리 모듈 및 이를 제조하는 방법
JP3709036B2 (ja) 弱耐熱性電子部品の実装方法
JP3629124B2 (ja) 半導体素子用冷却装置およびその製造方法
CN205376496U (zh) 一种汽车用二极管器件
JP3063390B2 (ja) 端子用ハンダの製造装置
JP7274279B2 (ja) 金属端子付きガラス板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant