JP4957649B2 - はんだ接合体およびその製造方法 - Google Patents

はんだ接合体およびその製造方法 Download PDF

Info

Publication number
JP4957649B2
JP4957649B2 JP2008126930A JP2008126930A JP4957649B2 JP 4957649 B2 JP4957649 B2 JP 4957649B2 JP 2008126930 A JP2008126930 A JP 2008126930A JP 2008126930 A JP2008126930 A JP 2008126930A JP 4957649 B2 JP4957649 B2 JP 4957649B2
Authority
JP
Japan
Prior art keywords
solder
film
composite
coating
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008126930A
Other languages
English (en)
Other versions
JP2009277840A (ja
Inventor
厚司 水谷
健史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008126930A priority Critical patent/JP4957649B2/ja
Publication of JP2009277840A publication Critical patent/JP2009277840A/ja
Application granted granted Critical
Publication of JP4957649B2 publication Critical patent/JP4957649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10156Shape being other than a cuboid at the periphery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、第1のはんだを介して第1の部材と第2の部材とをはんだ接合して複合体を形成し、さらに第2のはんだを介して複合体と第3の部材とをはんだ接合してなるはんだ接合体、および、その製造方法に関する。
従来より、この種のはんだ接合体は、次のようにして製造する。まず、第1のはんだ付け工程として、第1の部材と第2の部材とを、第1のはんだを介して重ね合わせ、第1のはんだを加熱して溶融させることにより、第1の部材と第2の部材とがはんだ接合された複合体を形成する。
次に、第2のはんだ付け工程として、上記複合体と第3の部材とを、第2のはんだを介して重ね合わせ、第2のはんだを加熱して溶融させることにより、複合体と第3の部材とをはんだ接合する。こうして、3つの部材がはんだを介して接合されたはんだ接合体ができあがる。
このようなはんだ接合体としては、たとえば、第1の部材としてのSi素子、第2の部材としてのヒートシンク、第3の部材としての基板を積層するとともに、各部材間をはんだ付けしたものが知られている。
この場合、従来では、一般に、Si素子とヒートシンクを接続する第1のはんだとして、高融点はんだを用いており、ヒートシンクと基板との間を接続する第2のはんだとしては、上記高融点はんだよりも著しく低い融点を保有するはんだを用いていた。
そのため、第1のはんだ付け工程で形成されたヒートシンク付きのSi素子を、第2のはんだ付け工程にて、第2のはんだを介して基板にはんだ付けする際、Si素子の下に位置する第1のはんだについては再加熱されても溶融することなく、Si素子の位置もずれることは無かった。
しかし、従来では、使用されるはんだ材料がPb入りのものであったのに対し、近年では、Pbフリー化のため、第1および第2のはんだとして、Sn系はんだ材料を用いることになる。その場合、高融点で信頼性の高いはんだ材料が乏しい。
そのため、Si素子の下の第1のはんだと基板実装時の第2のはんだとで互いの融点が近いものとなり、第2のはんだ付け工程である基板実装時には、既に接合が完了している第1のはんだが、第2のはんだの溶融とともに再溶融することが多くなる。
その場合、再溶融した第1のはんだの上では、第1の部材であるSi素子が、当該第1のはんだの面積の範囲内で動いてしまう。そのため、せっかく第1のはんだ付け工程によって、Si素子が第2の部材であるヒートシンク上の所望の位置にはんだ接合されていても、第2のはんだ付け工程にて当該Si素子の位置がずれてしまう。
このようなはんだ付けの際の部材の位置ずれに対しては、従来より、ガイドを被接合部材に設置する方法(特許文献1参照)、隣接する被接合部材の間にバネ材を使用して両部材の間隔を保つ方法(特許文献2参照)、スペーサを用いて被接合部材の位置ずれを防止する方法(特許文献3参照)といった、はんだとは別体の位置ずれ防止部材を用いる方法が提案されている。
特開2002−84082号公報 特開2006−93574号公報 特開平5−121463号公報
本発明者は、従来技術に基づいて、はんだ接合体について鋭意検討を行った。図8は、本発明者が試作したはんだ接合体を示す図であり、(a)は概略断面図、(b)は(a)の上視平面図である。
第1の部材であるSi素子10と第2の部材であるヒートシンク20とが、第1のはんだ51を介して重ね合わせられてはんだ接合され、これらはんだ接合された両部材10、20により複合体40が構成されている。そして、この複合体40と第3の部材である基板30とが、第2のはんだ52を介して重ね合わせられてはんだ接合されている。
このようなはんだ接合体は、次のようにして製造した。まず第1のはんだ付け工程において、ヒートシンク20上に第1のはんだ51を配置する予備はんだ工程を行った後、その上にSi素子10を搭載する。予備はんだ工程では、第1のはんだ51の表面の酸化によって第1のはんだ51の表面の濡れ性が悪化するのを防止するため、水素等の還元雰囲気にて熱処理を施すようにする。
次に、Si素子10を搭載する工程では、Si素子10の下の第1のはんだ51の濡れ性を良くするため、同様に水素等の還元雰囲気下にて、第1のはんだ51の表面の酸化膜を除去しながらSi素子10を搭載する。
この後、第2のはんだ付け工程を行う。すなわち、できあがった複合体40を、第2のはんだ52を介して基板30上に搭載し、同様に還元雰囲気下にてはんだ接合を行う。こうして、図8に示されるはんだ接合体を作成した。
この場合、第2のはんだ付け工程である基板30への実装時に、既に接合が完了している第1のはんだ51が、第2のはんだ52の溶融とともに再溶融する。すると、図8(b)に示されるように、図中の破線に示される所望の位置から、Si素子10がずれてしまう。
このような場合、まず、第1のはんだ51の領域をSi素子10の被接合面と同一面積とすることで、Si素子10の位置ずれを防止する方法が考えられる。しかし、この方法では、第1のはんだ51の領域の公差および治具の公差を考慮すると、Si素子10の被接合面の面積よりも第1のはんだ51の面積が大きくなったり、小さくなったりすることは明白である。
ここで、Si素子10よりも第1のはんだ51の面積が小さくなった場合には、Si素子10の下に第1のはんだ51が存在しない部分が生じることになる。そうすると、後工程でSi素子10にワイヤボンディングを行うような場合には、中空ボンディングとなり、ワイヤの接続信頼性が低下する可能性がある。
そこで、工程上の公差を考慮すると、やはり、Si素子10よりも大きめの領域に第1のはんだ51を形成する必要がある。つまり、図8に示されるように、第1のはんだ付け工程では、第1のはんだ51の面積を第1の部材であるSi素子10の被接合面の面積よりも大きくし、それにより、第1のはんだ51の周辺部がSi素子10の外周からはみ出すように、Si素子10とヒートシンク20との重ね合わせを行うことになる。
しかし、この場合、上述したように、基板30への実装時にSi素子10の下の第1のはんだ51が再溶融して、Si素子10に位置ずれが発生することにつながる。このSi素子10の位置ずれが発生すると、たとえば、基板30に実装した後に基板30側の電極とSi素子10の電極とを結ぶワイヤボンディング工程において、Si素子10の電極の位置の認識が困難となり、結果としてワイヤボンドができなくなるなどの不具合が発生する。
また、上記従来公報に記載の手法では、はんだとは別体の位置ずれ防止部材を用いているが、その場合、たとえば、被接合部材の形状や構成あるいは配置に制約が多くなるなどの問題が生じる。
本発明は、上記問題に鑑みてなされたものであり、第1のはんだを介して第1の部材と第2の部材とをはんだ接合して複合体を形成する第1のはんだ付け工程の後、第2のはんだを介して複合体と第3の部材とをはんだ接合する第2のはんだ付け工程を行って形成されるはんだ接合体において、はんだとは別体の位置ずれ防止部材を用いることなく、第2のはんだ付け工程時に第1の部材の位置ずれを防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1のはんだ付け工程では、第1のはんだ(51)の面積を第1の部材(10)の被接合面の面積よりも大きくすることにより、第1のはんだ(51)の周辺部が第1の部材(10)の外周からはみ出すように、第1の部材(10)と第2の部材(20)との重ね合わせを行い、続いて第1のはんだ(51)の加熱を行って複合体(40)を形成するとともに、第1の部材(10)の外周からはみ出している第1のはんだ(51)の周辺部に、当該周辺部の表面を被覆し且つ第2のはんだ付け工程における第2のはんだ(52)の加熱温度よりも高い融点を有する被膜(60)を形成し、その後、被膜(60)によって第1の部材(10)の外周側への動きを拘束した状態で、第2のはんだ付け工程を行うものであり、
第1のはんだ(51)と第2のはんだ(52)とは同一材料であり、被膜(60)の形成にあたっては、第1のはんだ(51)の周辺部の表面を熱処理して酸化させることにより、酸化膜を形成し、当該酸化膜を被膜(60)とすることを特徴とする。
それによれば、第2のはんだ付け工程のときに、第2のはんだ(52)とともに第1のはんだ(51)が再溶融しても、第1の部材(10)の外周が被膜(60)によって拘束されているので、はんだとは別体の位置ずれ防止部材を用いることなく、第2のはんだ付け工程時に第1の部材(10)の位置ずれを防止することができる。
また、このように第1のはんだ(51)、第2のはんだ(52)の種類によらず、上記位置ずれが防止できるので、発明のように、第1のはんだ(51)と第2のはんだ(52)とを同一材料としてもよく、この場合、異種材料とする場合に比べてコスト低減が期待できる。
請求項に記載の発明では、第1の部材(10)と第2の部材(20)とが、第1のはんだ(51)を介して重ね合わせられてはんだ接合された複合体(40)を備え、この複合体(40)と第3の部材(30)とが、第2のはんだ(52)を介して重ね合わせられてはんだ接合されてなるはんだ接合体において、第1のはんだ(51)の面積は第1の部材(10)の被接合面の面積よりも大きく、第1のはんだ(51)の周辺部が第1の部材(10)の外周からはみ出しており、第1の部材(10)の外周からはみ出している第1のはんだ(51)の周辺部には、当該周辺部の表面を被覆し且つ第2のはんだ(52)ののはんだ接合時加熱温度よりも高い融点を有する被膜(60)が形成されており、被膜(60)によって第1の部材(10)の外周側への動きが拘束されており、
第1のはんだ(51)と第2のはんだ(52)とは同一材料であり、被膜(60)は、第1のはんだ(51)の周辺部の表面を熱処理して酸化させることにより形成された厚さ3nm以上の酸化膜であることを特徴としている。
本発明のはんだ接合体は、請求項1に記載の製造方法により適切に製造されるものであり、これによっても、はんだとは別体の位置ずれ防止部材を用いることなく、第2のはんだ付け工程時に第1の部材(10)の位置ずれを防止することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るはんだ接合体を示す図であり、(a)は概略断面図、(b)は(a)の上視平面図である。
第1の部材であるSi素子10と第2の部材であるヒートシンク20とが、第1のはんだ51を介して重ね合わせられてはんだ接合され、これらはんだ接合された両部材10、20により複合体40が構成されている。そして、この複合体40と第3の部材である基板30とが、第2のはんだ52を介して重ね合わせられてはんだ接合されている。
Si素子10としては、シリコン半導体よりなるICチップや、トランジスタ素子や、受動素子などが挙げられる。ヒートシンク20としては、CuやFeなどよりなりSi素子10の熱を放熱する一般的なものが挙げられる。基板30としては、セラミック回路基板、プリント基板あるいはリードフレームなどが挙げられる。ここでは、各部材10、20、30は一般的な板形状をなしている。
また、第1のはんだ51および第2のはんだ52としては、Pbを含まないPbフリーはんだ、あるいはPbを含むはんだなど、この種の一般的なはんだ材料を採用できる。たとえば、Pbフリーはんだとしては、SnCu系はんだ、SnAg系はんだなどが挙げられる。また、第1のはんだ51と第2のはんだ52とは同一材料でもよいし、異種材料でもよい。
また、本実施形態においては、第1のはんだ51の面積は、第1の部材であるSi素子10の被接合面(図1(a)中の下面)の面積よりも大きいものとなっている。具体的には、図1に示されるように、第1のはんだ51は、Si素子10における矩形の被接合面よりも一回り大きな矩形をなしている。
それにより、重ね合わされたSi素子10とヒートシンク20とにおいて、第1のはんだ51の周辺部がSi素子10の外側にはみ出している。そして、このSi素子10の外周からはみ出している第1のはんだ51の周辺部には、当該周辺部の表面を被覆する被膜60が形成されている。
つまり、この被膜60の平面形状は、図1(b)に示されるように矩形の額縁形状であり、その外周が第1のはんだ51の外周に実質的に一致し、その内周がSi素子10の外周に実質的に一致するものである。
そして、この被膜60は、第2のはんだ52の加熱温度よりも高い融点を有する。つまり、被膜60は、後述する第2のはんだ52を加熱して溶融させる工程において当該加熱によって溶融せずに固体状態を維持するものである。
ここでは、被膜60は、第1のはんだ51の表面を熱処理によって酸化させたSnの酸化膜よりなる。そして、この被膜60によって、Si素子10は被膜60によって外周側への移動すなわち平面方向への移動が拘束されている。
次に、本実施形態のはんだ接合体の製造方法について、図2を参照して述べる。図2は、本製造方法を示す工程図であり、工程順にワークの概略断面を示している。
ここでは、第1のはんだ51として、融点が230℃程度であるSnCu系はんだ材料を使用し、第2のはんだ52として、融点が220℃程度であるSnAg系はんだ材料を使用した。また、各はんだ51、52の加熱は、雰囲気制御が可能な一般的なオーブン等を用いて行う。
まず、第1のはんだ付け工程では、Si素子10とヒートシンク20とを、互いの被接合面を対向させつつ第1のはんだ51を介して重ね合わせ、第1のはんだ51を加熱して溶融させることにより、これら両部材10、20がはんだ接合された複合体40を形成する。
この第1のはんだ付け工程では、まず、図2(a)に示されるように、ヒートシンク20上に第1のはんだ51を配置する予備はんだ工程を行う。この第1のはんだ51の配置は、はんだ箔の状態で行ってもよいし、はんだペーストの印刷や滴下等により行ってもよい。
ここでは、予備はんだとしての第1のはんだ51の形態は、はんだ領域とほぼ同等の面積を有する矩形状の薄板、つまり、はんだ箔を用いた。そして、予備はんだとしての第1のはんだ51の面積は、上述したように、Si素子10の被接合面の面積よりも大きいものとする。
また、この予備はんだ工程においては、後でSi素子10を第1のはんだ51の上に搭載することから、そのときの濡れ性を確保する必要がある。そのため、第1のはんだ51の表面の酸化を防止することを目的として、一般的な水素還元雰囲気にて熱処理を実施した。具体的には、第1のはんだ51の融点以上の温度(たとえば270℃程度)で熱処理を行った。
次に、図2(b)に示されるように、第1のはんだ51の上にSi素子10を搭載し、第1のはんだ51を介してヒートシンク20上にSi素子10を重ね合わせる。このSi素子10の搭載工程は、第1のはんだ51の濡れ性を良くするため、脱酸素雰囲気で行う。具体的には、上記予備はんだ工程と同様に水素還元雰囲気下にて、Si素子10を搭載する。
ここで、Si素子10の搭載においては、第1のはんだ51の周辺部がSi素子10の外周からはみ出すように、Si素子10とヒートシンク20との重ね合わせを行う。この重ね合わせ後の平面構成は、上記図1(b)と実質同一である。
そして、水素還元雰囲気の中、上記重ね合わせ状態にて、第1のはんだ51をその融点以上(たとえば270℃程度)に加熱して溶融させる。その後、第1のはんだ51を冷却して固化させることで、Si素子10とヒートシンク20とをはんだ接合し、複合体40を形成する。ここまでのワークすなわち複合体40が図2(b)に示される。
つまり、第1のはんだ付け工程では、第1のはんだ51として、その面積が第1の部材であるSi素子10の被接合面の面積よりも大きなものを、第2の部材であるヒートシンク20の被接合面に予め設け、次に第1のはんだ51の周辺部がSi素子10の外周からはみ出すように、Si素子10をヒートシンク20に重ね合わせる。そして、これら両部材10、20の重ね合わせの状態を維持しつつ第1のはんだ51を加熱・溶融させて、はんだ接合を行う。
ここで、第1のはんだ付け工程では、上記はんだ接合による複合体40の形成後、さらに、図2(c)に示されるような被膜60の形成を行う。本実施形態では、Si素子10の外周からはみ出している第1のはんだ51の周辺部に、上記被膜60、すなわち、当該周辺部の表面を被覆し且つ第2のはんだ付け工程における第2のはんだ52の加熱温度(たとえば235℃)よりも高い融点を有する被膜60を形成する。
この被膜形成では、第1のはんだ51の周辺部の表面を熱処理して酸化させることにより、酸化膜を形成し、当該酸化膜を被膜60とする。具体的には、複合体40を、酸素を含む雰囲気、たとえば大気中にて200℃で10分間放置する。それによって、第1のはんだ51の表面のうちSi素子10で覆われた部分以外の露出部分の表面が酸化し、被膜60としてのSn酸化膜が形成される。
この被膜60は1000℃を超える融点を持つ。そのため、次の第2のはんだ付け工程における加熱温度では、被膜60は全く溶融せず、Si素子10の周辺が、あたかも第1のはんだ51の殻としての被膜60に覆われたような状態となり、Si素子10の動きを拘束することができる。
なお、上記第1のはんだ付け工程において、第1のはんだ51をヒートシンク20の被接合面に予め設けた後、Si素子10を重ねるまでの間に、第1のはんだ51の表面には2〜3nm未満の厚さを持つSn酸化膜が自然に発生する。Snは高活性であるため、脱酸素雰囲気に制御しても、このような酸化膜の形成を回避することは困難である。2〜3nm未満の厚さならば、Si素子10の濡れ性が確保され、Si素子10の下におけるボイドの発生を抑え、放熱効率の低下を抑制することができる。
本実施形態では、被膜60は、第1のはんだ51をヒートシンク20の被接合面に予め設けた後、Si素子10を重ねるまでの間に第1のはんだ51の表面に発生する上記酸化膜よりも厚い膜厚とする。
上述したように、具体的には、被膜60は、大気などの酸素が存在する雰囲気中で第1のはんだ51を加熱することにより行う。この場合、第1のはんだ51がSnを含有するはんだの場合、Sn酸化膜としての被膜60が形成されるが、その膜厚は3nm以上がよく、5nm以上がより好ましい。
この被膜60の膜厚は、被膜形成における加熱温度によって制御可能である。その膜厚制御の一具体例を図3に示す。図3は、被膜60の膜厚と加熱温度との関係について本発明者が調査した結果を示すグラフである。ここでは、第1のはんだとしてSnCu系はんだを用い、これを上記被膜形成と同様に大気中で加熱した。そのときの加熱温度(単位:℃)を横軸にとり、測定した被膜60としてのSn酸化膜の膜厚(単位:nm)を縦軸にとった。
図3に示されるように、被膜形成における加熱温度を高くするにつれて被膜60の膜厚が増加していく。図3に示される例では、150℃で約3nmの膜厚、200℃で約5nmの膜厚となっている。そこで、この図3に示されるような加熱温度と膜厚との関係を求めておけば、被膜形成において当該加熱温度を適宜決定することにより、被膜60の膜厚制御が可能となる。
こうして第1のはんだ付け工程によって被膜60を備える複合体40ができあがる。その後、本実施形態の製造方法では、第2のはんだ付け工程を行う。
この場合、上記第1のはんだ51をヒートシンク20上に配置したのと同様の要領で、第2のはんだ52を第3の部材である基板30の上に配置する。そして、図2(d)に示されるように、複合体40を第2のはんだ52の上に搭載し、複合体40と基板30とを、第2のはんだ52を介して重ね合わせる。
そして、第2のはんだ52を加熱して溶融させることにより、複合体40と基板30とをはんだ接合する。この第2のはんだ52の加熱・溶融も、上記第1のはんだ付け工程と同様に還元雰囲気下にて行う。このときの加熱温度、すなわち上記した第2のはんだ52の加熱温度は235℃程度である。こうして、図2(d)に示される本実施形態のはんだ接合体ができあがる。
本実施形態の場合、第2のはんだ付け工程では、既に接合が完了している第1のはんだ51が、第2のはんだ52の溶融とともに再溶融する。しかし、第2のはんだ付け工程では、被膜60によって、Si素子10がその外周側への動きを拘束された状態となっているので、第1のはんだ51が再溶融しても、上記1(b)に示されるように、Si素子10は所望の位置から動くことはない。
つまり、第2のはんだ付け工程では、Si素子10の下部の第1のはんだ51が溶融しても、第1の部材51の外周では、第1のはんだ51の表面に固体である被膜60が存在し、Si素子10は平面的にずれない。その結果、本実施形態によれば、第1のはんだ51とは別体の位置ずれ防止部材を用いることなく、第2のはんだ付け工程時にSi素子10の位置ずれが発生しない。
また、上述したように、被膜形成では、第1のはんだ51がSnを含有するはんだの場合、被膜60は、第1のはんだ51をヒートシンク20の被接合面に予め設けてからSi素子10を重ねるまでの間に第1のはんだ51の表面に自然発生するSn酸化膜よりも厚い膜厚とすることが好ましい。具体的に当該膜厚は3nm以上、好ましくは5nm以上としている。
この具体的な膜厚の根拠は、本発明者の実験検討の結果に基づくものである。本発明者は、上記製造方法において、Sn酸化膜よりなる被膜60の膜厚と、Si素子10の位置ずれの発生度合との関係について実験調査した。その結果を図4に示す。
図4は、被膜60の膜厚としてのSn酸化膜厚(単位:nm)を横軸にとり、Si素子10の位置ずれの発生度合としてのSi素子ズレ発生率(単位:%)を縦軸にとり、これら両パラメータの関係を示すグラフである。Si素子ズレ発生率は、各膜厚についてn:50個のサンプルを試作し、当該50個中、第2のはんだ付け工程においてSi素子10が所望の位置からずれたもの(上記図8(b)参照)の割合を示す。
従来において自然発生する酸化膜厚は3nm未満であるが、図4に示されるように、被膜60の膜厚を3nm未満とした場合には、Si素子10の位置ずれはかなりの頻度で発生し、歩留まり低下など、実用上の問題を生じる。
しかし、図4に示されるように、Sn酸化膜としての被膜60の膜厚が3nm以上であれば、実用上問題ない程度までSi素子10の位置ずれの発生を抑制することができる。さらに、当該膜厚が5nm以上であれば、当該位置ずれの発生を完全に防止できる。これが上記した被膜60の好ましい膜厚の根拠である。
また、本実施形態によれば、第1のはんだ51の面積をSi素子10の被接合面の面積よりも大きくすることにより、Si素子10の被接合面の全面に位置させ、第1のはんだ51の周辺部がSi素子10の外周からはみ出すようにすればよい。そして、この関係が確保されるならば、第1のはんだ51の領域については特に限定されない。
このことは、上述のように、第2のはんだ付け工程時にSi素子10の位置ずれ防止がなされるという上記被膜60の効果によるものである。また、Si素子10よりも大きめの領域に第1のはんだ51を形成できるということは、上述したように工程上の公差を考慮すると好ましい。
さらに、本実施形態のはんだ接合体においては、図示しないが、基板30とSi素子10とをワイヤボンディングによって接続してもよい。そして、この場合、第1のはんだ51がSi素子10の被接合面の全面を保持するとともに、Si素子10の位置ずれも防止されるため、ワイヤボンディングが良好に行える。
また、上記被膜60の効果を持つためには、第1のはんだ51については、酸化により高融点化して上記被膜60が形成できることが必要であるが、それ以外には、本実施形態では、はんだ51、52の種類を特に限定することはない。
本実施形態の上記例では、第1のはんだ51と第2のはんだ52とは別のはんだ材料であったが、同一材料であってもよい。そして、両はんだ51、52の融点の大小関係についても特に問わない。
第1のはんだ51と第2のはんだ52とを、同一材料とすれば、互いを異種材料とする場合に比べて、はんだ材料の共有化、リフロー温度の共通化などによる工程の簡略化が可能となり、コスト低減が期待できる。
なお、本実施形態の被膜形成は、第1のはんだ付け工程の一環として、複合体40を大気中にて加熱することによりなされるが、この被膜形成は、第1のはんだ付け工程におけるオーブンからいったん取り出して大気中で別途加熱する方法を採用してもよいし、当該取り出しを行う前に同じオーブン内で行ってもよい。
当該取り出し前に行う場合には、当該オーブン内を被膜形成温度(たとえば150℃以上)に維持しつつ、当該オーブン内のガスを置換して還元雰囲気から大気雰囲気に変えるようにする。そうすれば、当該オーブン内にて被膜60を形成可能な環境が実現され、被膜60の形成後に、当該オーブンからワークを取り出せばよい。
(第2実施形態)
図5は、本発明の第2実施形態に係るはんだ接合体の製造方法を示す工程図であり、工程順にワークの概略断面を示している。本実施形態の製造方法では、上記第1実施形態と比べて被膜形成方法が相違するものであり、ここでは、この相違点を中心に述べることとする。
上記第1実施形態における被膜形成は、第1のはんだ51の周辺部の表面を熱処理して酸化させることにより、酸化膜を形成し、当該酸化膜を被膜60として形成するものであった。それに対して、本実施形態では、第1のはんだ51の周辺部の表面に、樹脂60aを塗布し、この樹脂60aを加熱硬化することにより、硬化された樹脂としての被膜60を形成する。
具体的に本実施形態の第1のはんだ付け工程では、図5(a)に示されるように、上記同様に、Si素子10とヒートシンク20とが第1のはんだ51を介して接合された複合体40を形成する。
その後、被膜形成においては、図5(b)に示されるように、第1のはんだ51の周辺部の表面に、樹脂60aとしてのSnゲルを滴下、印刷などの手法によって塗布する。このSnゲルは、加熱により硬化するゲル材料の内部にSn粒子が含有されたものである。
その後、このSnゲルよりなる樹脂60aを焼成すれば、Snゲルが硬化し、図5(c)に示されるように、SnもしくはSn酸化物を含む樹脂膜としての被膜60が形成される。こうして、本実施形態においても、第1のはんだ付け工程によって被膜60を備える複合体40ができあがる。その後は上記同様、第2のはんだ付け工程を行う。
この樹脂よりなる被膜60も、第2のはんだ52の加熱温度よりも高い融点を有するものであり、上記第1実施形態と同様、第1のはんだ51とは別体の位置ずれ防止部材を用いることなく、第2のはんだ付け工程時にSi素子10の位置ずれを防止できる。
また、本実施形態では、第1のはんだ51自身が酸化して被膜60を形成する必要がないので、上記第1実施形態に比べて、各はんだ51、52の種類において自由度が大きいものとなる。また、本実施形態においては、樹脂60aとしてはSnゲルに代えて、たとえばエポキシ樹脂などであってもよい。
(第3実施形態)
図6は、本発明の第3実施形態に係るはんだ接合体の製造方法を示す工程図であり、図7は、図6に続くはんだ接合体の製造方法を示す工程図である。ここでも、工程順にワークの概略断面を示している。
本実施形態も、上記第2実施形態と同様、被膜形成において樹脂よりなる被膜60を形成する例であるが、その形成方法を一部変形したものである。樹脂よりなる被膜60を構成する樹脂60aとしては、上記Snゲルに限らず、硬化された状態で第2のはんだ52の加熱温度よりも高い融点を持つ樹脂材料であればよい。
本実施形態の樹脂60aとしても、上記Snゲルでもよいが、エポキシ樹脂などの熱硬化性樹脂を採用してもよい。本実施形態では、硬化前の樹脂60aの配置方法に工夫を施したものである。
Si素子10は、通常Siウェハの状態で形成され、最終的にダイシングカットされて個片化されたものとして形成される。そこで、本実施形態では、まず、図6(a)に示されるように、複数のSi素子が形成されたSiウェハ100を、台200の上に支持し、第1のダイシングブレード210により、スクライブ領域にてウェハ100の厚さ方向の途中までカットして溝110を形成する。
次に、図6(b)に示されるように、印刷やポッティングなどによって、溝110に樹脂60aを充填する。この樹脂60aは未硬化または仮硬化の状態とする。その後、図6(c)に示されるように、第1のダイシングブレード210よりも刃幅の小さい第2のダイシングブレード220を用いて、スクライブ領域にて樹脂60aとともにウェハ100を分断する。
これにより個片化された各チップがSi素子10となる。そして、このSi素子10の側面には、未硬化もしくは仮硬化の樹脂60aが配設された状態となる。この状態のSi素子10を用いて、本実施形態では第1のはんだ付け工程を行う。
図7(a)、(b)に示されるように、第1のはんだ付け工程における加熱により、Si素子10の側面に予め設けておいた樹脂60aが、当該側面から第1のはんだ51の周辺部の表面へ流れだす。そして、当該表面は樹脂60aにより被覆され、さらに、この樹脂60aは、第1のはんだ付け工程における加熱により、硬化して被膜60となる。
上記各実施形態では、第1のはんだ付け工程において、はんだ接合による複合体40の形成後に被膜60の形成を行ったが、本実施形態の第1のはんだ付け工程においては、当該複合体形成と被膜形成とが、同じ加熱工程により成される。こうして、本実施形態においても、第1のはんだ付け工程によって被膜60を備える複合体40ができあがる。
それによって、図7(c)に示される第2のはんだ付け工程では、第1のはんだ51が再溶融しても、被膜60によってSi素子10の動きが拘束される。よって、本実施形態においても、第1のはんだ51とは別体の位置ずれ防止部材を用いることなく、第2のはんだ付け工程時にSi素子10の位置ずれを防止できる。
(他の実施形態)
なお、上記第2実施形態および上記第3実施形態のような樹脂よりなる被膜60は、上記第1実施形態のような酸化膜としての被膜60に比べて長期的な信頼性が劣ることが予想される。しかし、長期信頼性が不要な場合には、これら樹脂よりなる被膜60であってもよい。
また、上記酸化膜よりなる被膜60としては、第2のはんだ付け工程における第2のはんだ52の加熱温度よりも高い融点を有するものであればよく、上記Sn酸化膜に限定されるものではない。ただし、Pbフリーはんだとしては、通常Snを含むはんだであり、その場合、酸化膜よりなる被膜はSn酸化膜となる。そして、その効果は上記図4にて実証される。
また、被膜60の平面形状は、上記図1(b)に示される矩形の額縁形状のように、Si素子10の全周を取り囲むものであってもよいが、Si素子10の動きを拘束し位置ずれ防止可能なものならば、被膜60の平面形状は、Si素子10の外周に断続的に設けられたパターンでもよい。
また、上記各実施形態においては、Si素子10とヒートシンク20との間の電気的接続あるいは熱的接続は、第1のはんだ51により確保されており、これら部材10、20間の導電性、放熱性に問題はない。それゆえ、被膜60としては導電性や放熱性を持つものでもよいが、非導電性の膜であってもよいし、非放熱性の膜であってもかまわない。
また、上記各実施形態とは異なり、第1の部材をヒートシンク20、第2の部材を基板30、第3の部材をSi素子10としてもよい。この場合、第1のはんだ付け工程では、ヒートシンク20と基板30とをはんだ付けして複合体を形成し、その後、第2のはんだ付け工程にて、当該複合体とSi素子10とをはんだ付けすればよい。
そして、この後に、ヒートシンク20と基板30との間に介在するはんだのうちヒートシンク20の外周にはみ出す周辺部の表面に、上記同様に被膜を形成し、その後、第2のはんだ付け工程を行えば、上記各実施形態と同様、当該被膜による位置ずれ防止の効果が発揮される。ただし、この場合は、第2のはんだ付け工程における基板30上のヒートシンク20の位置ずれの防止となる。
また、はんだ接合体としては、第1の部材と第2の部材とを、第1のはんだを介してはんだ接合して複合体を形成し、次に複合体と第3の部材とを、第2のはんだを介してはんだ接合するものであればよく、第1の部材、第2の部材、第3の部材としては、種々の変更が適宜可能である。たとえば、第1〜第3の部材がすべてSi素子であってもよいし、3つの部材のうち2つがSi素子で残りの1つがヒートシンクであってもよい。
また、上記各実施形態では、第1の部材としてのSi素子10、第2の部材としてのヒートシンク20、第3の部材としての基板30といった3つの部材についての適用例を示しているが、本発明は3以上の部材をはんだ接合する場合にも適用してよい。
たとえば、上記図1に示される3つの部材10〜30を積層し、はんだ接合してなる接合体を、さらに、リードフレームなどの第4の部材に、はんだを介して接合する場合でも、適用可能である。
この場合、さらに、ヒートシンク20と基板30とを接続する第2のはんだ52に対しても、ヒートシンク20の外周からはみ出す周辺部の表面に、上記同様の要領で被膜を形成する。そして、この第2のはんだ52にも被膜が形成された接合体を、第4の部材にはんだ付けすればよい。
なお、この場合、第2のはんだ52にも被膜が形成された接合体が、本発明でいうところの複合体として構成され、第4の部材が本発明でいうところの第3の部材として構成されることは、明らかである。そして、同じ要領で、さらに第5の部材、第6の部材というように、はんだ付けをくり返していくことが可能である。
本発明の第1実施形態に係るはんだ接合体を示す図であり、(a)は概略断面図、(b)は(a)の上視平面図である。 第1実施形態のはんだ接合体の製造方法を示す工程図である。 被膜の膜厚と加熱温度との関係を示すグラフである。 被膜の膜厚とSi素子ズレ発生率との関係を示すグラフである。 本発明の第2実施形態に係るはんだ接合体の製造方法を示す工程図である。 本発明の第3実施形態に係るはんだ接合体の製造方法を示す工程図である。 図6に続くはんだ接合体の製造方法を示す工程図である。 本発明者が試作したはんだ接合体を示す図であり、(a)は概略断面図、(b)は(a)の上視平面図である。
符号の説明
10 第1の部材としてのSi素子
20 第2の部材としてのヒートシンク
30 第3の部材としての基板
40 複合体
51 第1のはんだ
52 第2のはんだ
60 被膜
60a 樹脂

Claims (2)

  1. 第1の部材(10)と第2の部材(20)とを、第1のはんだ(51)を介して重ね合わせ、前記第1のはんだ(51)を加熱して溶融させることにより、前記第1の部材(10)と前記第2の部材(20)とがはんだ接合された複合体(40)を形成する第1のはんだ付け工程と、
    前記複合体(40)と第3の部材(30)とを、第2のはんだ(52)を介して重ね合わせ、前記第2のはんだ(52)を加熱して溶融させることにより、前記複合体(40)と前記第3の部材(30)とをはんだ接合する第2のはんだ付け工程とを備えるはんだ接合体の製造方法において、
    前記第1のはんだ付け工程では、前記第1のはんだ(51)の面積を前記第1の部材(10)の被接合面の面積よりも大きくすることにより、前記第1のはんだ(51)の周辺部が前記第1の部材(10)の外周からはみ出すように、前記第1の部材(10)と前記第2の部材(20)との重ね合わせを行い、
    続いて前記第1のはんだ(51)の加熱を行って前記複合体(40)を形成するとともに、前記第1の部材(10)の外周からはみ出している前記第1のはんだ(51)の周辺部に、当該周辺部の表面を被覆し且つ前記第2のはんだ付け工程における前記第2のはんだ(52)の加熱温度よりも高い融点を有する被膜(60)を形成し、
    その後、前記被膜(60)によって前記第1の部材(10)の外周側への動きを拘束した状態で、前記第2のはんだ付け工程を行うものであり、
    前記第1のはんだ(51)と前記第2のはんだ(52)とは同一材料であり、
    前記被膜(60)の形成にあたっては、前記第1のはんだ(51)の周辺部の表面を熱処理して酸化させることにより、厚さ3nm以上の酸化膜を形成し、当該酸化膜を前記被膜(60)とすることを特徴とするはんだ接合体の製造方法。
  2. 第1の部材(10)と第2の部材(20)とが、第1のはんだ(51)を介して重ね合わせられてはんだ接合された複合体(40)を備え、
    この複合体(40)と第3の部材(30)とが、第2のはんだ(52)を介して重ね合わせられてはんだ接合されてなるはんだ接合体において、
    前記第1のはんだ(51)の面積は前記第1の部材(10)の被接合面の面積よりも大きく、前記第1のはんだ(51)の周辺部が前記第1の部材(10)の外周からはみ出しており、
    前記第1の部材(10)の外周からはみ出している前記第1のはんだ(51)の周辺部には、当該周辺部の表面を被覆し且つ前記第2のはんだ(52)のはんだ接合時の加熱温度よりも高い融点を有する被膜(60)が形成されており、
    前記被膜(60)によって前記第1の部材(10)の外周側への動きが拘束されており、
    前記第1のはんだ(51)と前記第2のはんだ(52)とは同一材料であり、
    前記被膜(60)は、前記第1のはんだ(51)の周辺部の表面を熱処理して酸化させることにより形成された厚さ3nm以上の酸化膜であることを特徴とするはんだ接合体。
JP2008126930A 2008-05-14 2008-05-14 はんだ接合体およびその製造方法 Expired - Fee Related JP4957649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126930A JP4957649B2 (ja) 2008-05-14 2008-05-14 はんだ接合体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126930A JP4957649B2 (ja) 2008-05-14 2008-05-14 はんだ接合体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009277840A JP2009277840A (ja) 2009-11-26
JP4957649B2 true JP4957649B2 (ja) 2012-06-20

Family

ID=41443006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126930A Expired - Fee Related JP4957649B2 (ja) 2008-05-14 2008-05-14 はんだ接合体およびその製造方法

Country Status (1)

Country Link
JP (1) JP4957649B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338258B2 (ja) * 2019-06-19 2023-09-05 株式会社レゾナック 接合材評価方法、及び評価試験装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073810A (ja) * 2004-09-02 2006-03-16 Toyota Motor Corp パワー半導体モジュールおよびその製造方法
JP4259445B2 (ja) * 2004-10-12 2009-04-30 パナソニック株式会社 半田ペーストおよび半田接合方法
JP4525636B2 (ja) * 2006-06-09 2010-08-18 株式会社日立製作所 パワーモジュール
JP4677968B2 (ja) * 2006-09-29 2011-04-27 株式会社村田製作所 はんだペーストおよび接合部品
JP2008235674A (ja) * 2007-03-22 2008-10-02 Toyota Motor Corp パワーモジュール及び車両用インバータ

Also Published As

Publication number Publication date
JP2009277840A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP6206494B2 (ja) 半導体装置
JP4420001B2 (ja) パワー半導体モジュール
JP5582040B2 (ja) 半導体装置の製造方法、半導体装置およびイグナイタ装置
JP2015185622A (ja) 電子素子実装用基板及び電子装置
JP5732880B2 (ja) 半導体装置及びその製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP6197619B2 (ja) 電子装置及び電子装置の製造方法
JP5261982B2 (ja) 半導体装置及び半導体装置の製造方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2006269970A (ja) 電子部品のはんだ接合方法
JP7013717B2 (ja) 半導体装置の製造方法及びはんだ付け補助治具
JP4957649B2 (ja) はんだ接合体およびその製造方法
JP2008235531A (ja) 気密封止用パッケージおよび接続構造
JP2008135613A (ja) 半導体装置の製造方法
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP4946959B2 (ja) 半導体装置の製造方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP2013093507A (ja) 半導体チップを3次元積層アセンブリへと多段に形成していく、はんだ接合プロセス
JP2017188528A (ja) 半導体装置
JP5763467B2 (ja) 電子装置の製造方法及び電子装置
JP6698879B2 (ja) 半導体装置、および半導体装置の製造方法
JP2015018860A (ja) 半導体パッケージの製造方法
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
JP2006310415A (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4957649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees