JP7274954B2

JP7274954B2 - 半導体装置

Info

Publication number: JP7274954B2
Application number: JP2019114918A
Authority: JP
Inventors: 奈津紀竹原; 洋平篠竹
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2019-06-20
Filing date: 2019-06-20
Publication date: 2023-05-17
Anticipated expiration: 2039-06-20
Also published as: JP2021002570A

Description

この発明は、半導体装置に関する。

半導体装置には、半導体チップの同一の電極パッドに複数の接続部材を接続したものがある。複数の接続部材は、電極パッドを互いに異なる配線部（例えば基板の配線パターンや外部端子）に電気接続する。
特許文献１には、半田等の接合材（チップ半田層）を介して第一接続部材（ソース用分割リードフレーム）を半導体チップの電極パッド（ソースパッド電極）に接合し、第二接続部材（ソース信号用分割リードフレーム）を半導体チップから離れた位置で接合材を介して第一接続部材に接合した半導体装置（パワーモジュール）が開示されている。すなわち、特許文献１の半導体装置では、第一接続部材が電極パッドに直接接続され、第二接続部材が第一接続部材を介して電極パッドに接続されている。

特開２０１６－４７９６号公報

しかしながら、特許文献１の半導体装置では、第一接続部材と第二接続部材とを接合した後に、第一接続部材を電極パッドに接合する必要がある。このため、複数の接続部材を電極パッドに接続する工程数が多く、半導体装置の製造効率が低い、という問題がある。

本発明は、上述した事情に鑑みたものであって、製造効率を向上できる半導体装置を提供することを目的とする。

本発明の一態様は、電極パッドを有する半導体チップと、接合材を介して前記電極パッドに接合される第一接続部材及び第二接続部材と、を備え、前記電極パッドに接合される前記第一接続部材の接合端部には、貫通孔が形成され、前記第二接続部材の接合端部は、前記貫通孔を通して前記電極パッドに接合される半導体装置である。

本発明によれば、第一、第二接続部材の両方の接合端部が、接合材を介して半導体チップの同一の電極パッドに接合される。このため、１回のリフローを実施するだけで、第一、第二接続部材を同時に電極パッドに接合することができる。すなわち、第一、第二接続部材を電極パッドに接続する工程数を減らすことができる。したがって、半導体装置の製造効率の向上を図ることができる。
また、本発明によれば、第二接続部材の接合端部は、貫通孔によって環状に形成された第一接続部材の接合端部に囲まれている。これにより、第一、第二接続部材をリフローによって電極パッドに接合する際に接合材が溶融して流動しても、第二接続部材の接合端部が第一接続部材の接合端部に対して位置ずれすることを抑制できる。

本発明の一実施形態に係る半導体装置の要部を示す平面図である。図１のII－II矢視断面図である。図２の半導体装置の要部を示す拡大断面図である。

以下、図１～３を参照して本発明の一実施形態について説明する。
図１，２に示すように、本実施形態に係る半導体装置１は、半導体チップ２と、第一接続部材３及び第二接続部材４と、を備える。

半導体チップ２は、電極パッドを有する。本実施形態の半導体チップ２は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳ電界効果トランジスタ）であり、電極パッドとしてソース電極１１、ゲート電極１２及びドレイン電極１３を有する。ソース電極１１及びゲート電極１２は板状とされた半導体チップ２の上面に配され、ドレイン電極１３は半導体チップ２の下面に配される。

第一接続部材３及び第二接続部材４は、それぞれ接合材５Ａを介して半導体チップ２のソース電極１１（電極パッド）に接合される。接合材５Ａは、半田ペーストや導電性ペーストなどであってよい。
ソース電極１１に接合される第一接続部材３の接合端部２１（以下、第一電極接合端部２１と呼ぶ。）には、貫通孔２３が形成されている。第一電極接合端部２１は、ソース電極１１（接合材５Ａ）の一部が貫通孔２３を通して外側に露出するようにソース電極１１上に配される。第二接続部材４の接合端部３１（以下、第二電極接合端部３１と呼ぶ。）は、第一接続部材３の貫通孔２３を通してソース電極１１に接合される。

本実施形態の第一、第二接続部材３，４は、それぞれ銅などの導電性材料からなり、帯板状に形成されている。
第一接続部材３の第一電極接合端部２１は、第一接続部材３の長手方向の一方の端部である。第一接続部材３の他方の端部は、半導体チップ２と共に半導体装置１の回路を構成する配線部９に接合される接合端部２２（以下、第一配線接合端部２２と呼ぶ。）である。すなわち、第一接続部材３は、半導体チップ２と半導体装置１の配線部９とを電気的に接続する。第一接続部材３は、その長手方向の中途部が両端部（第一電極接合端部２１、第一配線接合端部２２）よりも高く位置するようにアーチ状（あるいはコ字状）に形成されている。

第一接続部材３の貫通孔２３は、第一電極接合端部２１をその板厚方向に貫通する。貫通孔２３は、その貫通方向から見て円形状に形成されている（特に図１参照）。
第一電極接合端部２１の外形は、貫通孔２３の貫通方向から見て円形状に形成されている（特に図１参照）。また、第一電極接合端部２１の外形は、前述した貫通孔２３と同心の円形状に形成されている。図１に例示する第一電極接合端部２１の外形は、半円状に形成されているが、これに限ることはない。

貫通孔２３を有する第一電極接合端部２１は、環状に形成されている。図示例の第一電極接合端部２１は、その周方向の一部を切り欠いていないＯ字型の環状に形成されているが、これに限ることはない。環状とされた第一電極接合端部２１は、例えばその周方向の一部を切り欠いたＣ字型の環状に形成されてもよい。すなわち、貫通孔２３は、その周方向の一部において、図１のように第一電極接合端部２１の外縁に開口しなくてもよいし、例えば第一電極接合端部２１の外縁に開口してもよい。

図３に示すように、ソース電極１１に対向する第一電極接合端部２１の対向面２４は、第一対向領域２４Ａと、第二対向領域２４Ｂと、を含む。第一対向領域２４Ａは、貫通孔２３の縁に接する環状の領域である。第二対向領域２４Ｂは、第一対向領域２４Ａの外周縁に接する環状の領域である。すなわち、第二対向領域２４Ｂは、貫通孔２３の径方向において第一対向領域２４Ａの外側に隣り合わせて位置する。第二対向領域２４Ｂは、第一対向領域２４Ａよりもソース電極１１から離れて位置する。本実施形態では、第一電極接合端部２１の板厚方向において、第一対向領域２４Ａと第二対向領域２４Ｂとの間に段差がある。高さ位置が互いに異なる第一、第二対向領域２４Ａ，２４Ｂを含む対向面２４は、例えば第一電極接合端部２１にコイニング加工を施すことで形成することができる。

図２に示すように、第一接続部材３の第一配線接合端部２２のうち配線部９（例えば後述する基板６の第二上側金属板４３）に対向する対向面２５には、第一電極接合端部２１と同様の段差２６が形成されている。

本実施形態において、第一接続部材３は大電流（例えば電源電流）が流れる配線として機能する。

図１，２に示すように、第二接続部材４の第二電極接合端部３１は、第二接続部材４の長手方向の一方の端部である。第二接続部材４の他方の端部は、半導体チップ２と共に半導体装置１の回路を構成する配線部９に接合される接合端部３２（以下、第二配線接合端部３２と呼ぶ。）である。すなわち、第二接続部材４は、第一接続部材３と同様に、半導体チップ２と半導体装置１の配線部９とを電気的に接続する。第二接続部材４は、その長手方向の中途部が両端部（第二電極接合端部３１、第二配線接合端部３２）よりも高く位置するようにアーチ状（あるいはコ字状）に形成されている。
貫通孔２３の貫通方向から見た第二電極接合端部３１の大きさは、第一電極接合端部２１の貫通孔２３よりも小さい。これにより、第二電極接合端部３１を貫通孔２３の内側に通すことができる。

本実施形態における第二接続部材４は、検出クリップである。検出クリップは、ソース電極１１における電圧や電位、あるいはソース電極１１に流れる電流の大きさを検出するためのものである。検出クリップは、ソース電極１１において検出された各種の検出信号を半導体装置１の外部に送出する役割を果たす。

図３に示すように、第二接続部材４の第二電極接合端部３１は、第一接続部材３の第一電極接合端部２１に接触しない状態でソース電極１１に接合されている。図示例では、ソース電極１１に接合された第二電極接合端部３１が、第一電極接合端部２１の貫通孔２３の内側に配されるが、貫通孔２３の縁に接触しない。

以下、本実施形態の半導体装置１についてより具体的に説明する。
図１，２に示すように、本実施形態の半導体装置１は、上記した半導体チップ２、第一、第二接続部材３，４と共に半導体装置１の回路を構成する基板６及びリードフレーム７を備える。

基板６は、少なくとも上面に半導体チップ２、第一、第二接続部材３，４と共に半導体装置１の回路を構成する配線部を形成した配線基板であればよい。本実施形態の基板６は、セラミック板等のように電気的な絶縁性を有する絶縁板４１と、銅などの金属からなり、絶縁板４１の上面及び下面にそれぞれ形成された上側金属板４２，４３及び下側金属板４４と、を備える。

絶縁板４１の上面に形成された上側金属板４２，４３は、半導体チップ２、第一、第二接続部材３，４と共に半導体装置１の回路を構成する配線部９である。上側金属板４２，４３の数は任意であってよいが、本実施形態では二つである。
第一上側金属板４２には、半導体チップ２が搭載される。具体的には、半導体チップ２のドレイン電極１３が半田ペーストや導電性ペースト等の接合材５Ｂを介して第一上側金属板４２に接合される。これにより、半導体チップ２と第一上側金属板４２とが電気的に接続される。
第二上側金属板４３には、半田ペーストや導電性ペースト等の接合材５Ｃを介して第一接続部材３の第一配線接合端部２２が接合される。これにより、半導体チップ２と第二上側金属板４３とが第一接続部材３によって電気的に接続される。

絶縁板４１の下面に形成された下側金属板４４は、絶縁板４１によって上側金属板４２，４３と電気的に絶縁されている。下側金属板４４は、例えば半導体チップ２において生じた熱を半導体装置１の外部に逃がすための放熱板であってよい。

リードフレーム７は、導電性の板材からなり、外部端子５１，５２（リード）を含む。外部端子５１，５２は、半導体チップ２、第一、第二接続部材３，４と共に半導体装置１の回路を構成する配線部９である。外部端子５１，５２は、半導体装置１を他の回路や機器に電気的に接続する役割を有する。本実施形態では、リードフレーム７が複数の外部端子５１，５２を含む。図１には二つの外部端子５１，５２だけが記載されているが、外部端子５１，５２の数はこれに限らない。

半導体チップ２や基板６に対する二つの外部端子５１，５２の配置は任意であってよい。図１，２において、二つの外部端子５１，５２は、基板６の第二上側金属板４３との間に第一上側金属板４２及びこれに接合された半導体チップ２が位置するように、配される。また、二つの外部端子５１，５２は、基板６の板厚方向から見て、第一上側金属板４２（半導体チップ２）及び第二上側金属板４３の配列方向に直交する方向（図１において上下方向）に配列されている。図２において、外部端子５１，５２は基板６（特に上側金属板４２，４３）よりも上方に位置しているが、これに限ることはない。

第一外部端子５１には、半田ペーストや導電性ペースト等の接合材（不図示）を介して第二接続部材４の第二配線接合端部３２が接合される。これにより、半導体チップ２のソース電極１１と第一外部端子５１とが第二接続部材４によって電気的に接続される。前述したように、本実施形態の第二接続部材４が検出クリップであることで、第一外部端子５１は、ソース電極１１において検出された各種の検出信号を半導体装置１の外部に送出するための端子として機能する。
第二外部端子５２は、ワイヤ８によって半導体チップ２のゲート電極１２と電気的に接続される。すなわち、第二外部端子５２は半導体装置１におけるゲート端子として機能する。

図示しないが、本実施形態の半導体装置１は、上記した半導体チップ２、第一、第二接続部材３，４、基板６、リードフレーム７及びワイヤ８を封止する封止樹脂（不図示）を備えてよい。封止樹脂の外側には、少なくともリードフレーム７の外部端子５１，５２が露出すればよい。また、封止樹脂の外側には、例えば基板６の下側金属板４４が露出してもよい。

以上のように構成される本実施形態の半導体装置１は、例えば以下の手順で製造することができる。
半導体装置１の製造する際には、はじめに、塗布工程と、配置工程とを実施する。
塗布工程では、基板６の上側金属板４２，４３及びリードフレーム７の第一外部端子５１に接合材５Ｂ，５Ｃを塗布する。また、塗布工程では、半導体チップ２のソース電極１１に接合材５Ａを塗布する。ソース電極１１に対する接合材５Ａの塗布は、例えば後述する配置工程において基板６に対して半導体チップ２を配置した後に実施されてよい。

配置工程では、基板６及びリードフレーム７に対して半導体チップ２、第一接続部材３及び第二接続部材４をこの順番で配置する。
具体的に、配置工程では、はじめに、半導体チップ２を基板６の第一上側金属板４２上に配置する。この状態では、半導体チップ２のドレイン電極１３と基板６の第一上側金属板４２との間に接合材５Ｂが介在する。
半導体チップ２の配置後には、第一接続部材３の第一電極接合端部２１及び第一配線接合端部２２を、それぞれ半導体チップ２のソース電極１１上及び基板６の第二上側金属板４３上に配置する。この状態では、第一電極接合端部２１とソース電極１１との間に接合材５Ａが介在する。同様に、第一配線接合端部２２と第二上側金属板４３との間に接合材５Ｃが介在する。

その後、第二接続部材４の第二電極接合端部３１及び第二配線接合端部３２を、それぞれ半導体チップ２のソース電極１１上及びリードフレーム７の第一外部端子５１上に配置する。この際、第二電極接合端部３１は、第一電極接合端部２１の貫通孔２３の内側に通した上で、ソース電極１１上に配置する。この状態では、第二電極接合端部３１とソース電極１１との間に接合材５Ａが介在する。同様に、第二配線接合端部３２と第一外部端子５１との間に接合材（不図示）が介在する。
以上により、配置工程が完了する。

配置工程後には、リフロー工程を実施する。リフロー工程では、上記した接合材５Ａ，５Ｂ，５Ｃを加熱によって一時的に溶融することで、半導体チップ２が第一上側金属板４２に接合される。また、第一、第二接続部材３，４が半導体チップ２、第二上側金属板４３、第一外部端子５１に適宜接合される。これにより、半導体チップ２と第一上側金属板４２とが電気的に接続される。また、半導体チップ２と第二上側金属板４３とが第一接続部材３によって電気的に接続される。また、半導体チップ２と第一外部端子５１とが第二接続部材４によって電気的に接続される。

リフロー工程後には、洗浄工程を実施する。洗浄工程では、各部材に残った不純物を化学品等を使用して除去する。洗浄工程後には、ワイヤボンディングによって半導体チップ２のゲート電極１２とリードフレーム７の第二外部端子５２とをワイヤ８で電気的に接続する（ワイヤボンディング工程）。上記した全ての工程が完了した後には、例えば半導体チップ２、第一、第二接続部材３，４、基板６、リードフレーム７及びワイヤ８を封止樹脂によって封止してよい（封止工程）。
以上により、本実施形態に係る半導体装置１の製造方法が完了する。

以上説明したように、本実施形態の半導体装置１によれば、第一、第二接続部材３，４の第一、第二電極接合端部２１，３１が、接合材５Ａを介して半導体チップ２の同一のソース電極１１に接合される。このため、１回のリフローを実施するだけで、第一、第二接続部材３，４を同時にソース電極１１に接合することができる。すなわち、第一、第二接続部材３，４をソース電極１１に接続する工程数を減らすことができる。したがって、半導体装置１の製造効率の向上を図ることができる。

また、本実施形態の半導体装置１によれば、第二接続部材４の第二電極接合端部３１が、第一接続部材３の貫通孔２３を通してソース電極１１に接合される。すなわち、第二電極接合端部３１は、貫通孔２３によって環状に形成された第一接続部材３の第一電極接合端部２１に囲まれている。これにより、第一、第二接続部材３，４をリフローによってソース電極１１に接合する際に接合材５Ａが溶融して流動しても、第二電極接合端部３１が第一電極接合端部２１に対して位置ずれすることを抑制できる。

また、本実施形態の半導体装置１によれば、接合材５Ａをソース電極１１に設けるだけで、第一、第二接続部材３，４の両方をソース電極１１に接合できる。このため、第二接続部材４が第一接続部材３を介して電極パッドに接続される特許文献１の半導体装置と比較して、接合材を設ける箇所を減らすことができる。これにより、半導体装置１の製造効率をさらに向上できる。

また、本実施形態の半導体装置１によれば、半導体チップ２に直接接合される第二接続部材４が帯板状に形成されている。このため、第二接続部材４を熱伝導率の高い材料で構成することができる。したがって、第二接続部材４によって半導体チップ２の熱を効率よく半導体装置１の外部に逃がすことが可能となる。

また、本実施形態の半導体装置１によれば、第二電極接合端部３１が第一電極接合端部２１の貫通孔２３を通してソース電極１１に接合されることで、第一、第二電極接合端部２１，３１がソース電極１１上で隣り合う場合と比較して、半導体装置１における配線の設計自由度を向上できる。
すなわち、第一、第二電極接合端部２１，３１がソース電極１１上で隣り合う場合には、ソース電極１１から延びる第一、第二接続部材３，４の向きが、互いの接合部位（第一、第二電極接合端部２１，３１）によって制限されてしまう。これに対し、第二電極接合端部３１が第一電極接合端部２１の貫通孔２３の内側に位置する場合には、ソース電極１１から延びる第一、第二接続部材３，４の向きが、互いの接合部位によって制限され難くなる。これにより、第一、第二接続部材３，４によってソース電極１１に接続される配線部９（例えば第二上側金属板４３や第一外部端子５１）の配置をより自由に設定することができる。

また、本実施形態の半導体装置１によれば、第一電極接合端部２１に形成された貫通孔２３は、その貫通方向から見て円形状に形成されている。また、第一電極接合端部２１が、貫通孔２３の貫通方向から見て円形状に形成されている。このため、半導体チップ２と第一接続部材３との線膨張係数の差に基づいてソース電極１１と第一接続部材３とを接合する接合材５Ａに作用する応力集中を緩和することができる。これにより、ソース電極１１に対する第一接続部材３の接続の信頼性を向上できる。

また、本実施形態の半導体装置１によれば、第一電極接合端部２１のうちソース電極１１に対向する対向面２４が、貫通孔２３の縁に接する環状の第一対向領域２４Ａと、第一対向領域２４Ａの外周縁に接する環状の第二対向領域２４Ｂとを含む。そして、第二対向領域２４Ｂは、第一対向領域２４Ａよりもソース電極１１から離れて位置する。このため、図３に示すように、第一対向領域２４Ａとソース電極１１との間に介在する接合材５Ａの厚みが小さくても、第二対向領域２４Ｂとソース電極１１との間に介在する接合材５Ａの厚みを確保することができる。これにより、ソース電極１１に対する第一接続部材３の接続の信頼性を向上できる。

また、本実施形態の半導体装置１によれば、配線部９（例えば基板６の第二上側金属板４３）に対向する第一配線接合端部２２の対向面２５に、段差２６が形成されている。このため、第一電極接合端部２１の場合と同様に、第一配線接合端部２２と第二上側金属板４３との間に介在する接合材５Ｃの厚みを確保して、第二上側金属板４３に対する第一接続部材３の接続の信頼性を向上できる。

また、本実施形態の半導体装置１によれば、第二接続部材４の第二電極接合端部３１は、第一接続部材３の第一電極接合端部２１に接触しない状態でソース電極１１に接合されている。このため、第一接続部材３やソース電極１１に大電流が流れても、第二接続部材４の検出クリップとしての機能に影響が出ることを抑制できる。例えば、スイッチングノイズによる影響を抑制することができる。

以上、本発明の詳細について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更を加えることができる。

本発明の半導体装置において、第二接続部材４の第二配線接合端部３２は、例えば基板６の上側金属板（例えば第一、第二上側金属板４２，４３以外の上側金属板）に接合されてもよい。

本発明の半導体装置において、半導体チップ２は、基板６に搭載されることに限らず、例えばリードフレーム７に搭載されてもよい。すなわち、本発明の半導体装置では、その回路の配線部がリードフレーム７のみによって構成されてもよい。

本発明の半導体装置において、第一電極接合端部２１に形成された貫通孔２３は、例えば貫通孔２３の貫通方向から見て多角形状に形成されてもよい。多角形状とされた貫通孔２３の角数はより多い方が好ましい。この場合、上記実施形態と同様に、ソース電極１１と第一接続部材３とを接合する接合材５Ａに作用する応力集中を緩和して、ソース電極１１に対する第一接続部材３の接続の信頼性を向上できる。

本発明の半導体装置において、貫通孔２３の貫通方向から見た第一電極接合端部２１の外形は、例えば多角形状に形成されてもよい。多角形状とされた第一電極接合端部２１の外形の角数はより多い方が好ましい。この場合、上記実施形態と同様に、ソース電極１１と第一接続部材３とを接合する接合材５Ａに作用する応力集中を緩和して、ソース電極１１に対する第一接続部材３の接続の信頼性を向上できる。

本発明の半導体装置において、第一接続部材３や第二接続部材４の他方の端部は、半導体装置の回路を構成する配線部に接合される配線接合端部２２，３２に限らず、例えば半導体装置を他の回路や機器に電気的に接続するための外部端子であってもよい。この場合、第一接続部材３や第二接続部材４は、例えばリードフレーム７によって構成されてもよい。

本発明の半導体装置において、半導体チップは、少なくとも第一、第二接続部材３，４が接合される電極パッドを有していればよく、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やダイオード等であってもよい。

１半導体装置
２半導体チップ
３第一接続部材
４第二接続部材
５Ａ接合材
６基板
７リードフレーム
８ワイヤ
９配線部
１１ソース電極（電極パッド）
２１第一電極接合端部（第一接続部材３の接合端部）
２２第一配線接合端部
２３貫通孔
２４対向面
２４Ａ第一対向領域
２４Ｂ第二対向領域
３１第二電極接合端部（第二接続部材４の接合端部）
３２第二配線接合端部

Claims

電極パッドを有する半導体チップと、
接合材を介して前記電極パッドに接合される第一接続部材及び第二接続部材と、を備え、
前記電極パッドに接合される前記第一接続部材の接合端部には、貫通孔が形成され、
前記第二接続部材の接合端部は、前記貫通孔を通して前記電極パッドに接合される半導体装置。
前記貫通孔は、その貫通方向から見て円形状に形成されている請求項１に記載の半導体装置。
前記第一接続部材の接合端部は、前記貫通孔の貫通方向から見て円形状に形成されている請求項１又は請求項２に記載の半導体装置。
前記第一接続部材の接合端部のうち前記電極パッドに対向する対向面は、
前記貫通孔の縁に接する環状の第一対向領域と、
前記第一対向領域の外周縁に接し、前記第一対向領域よりも前記電極パッドから離れて位置する環状の第二対向領域と、
を含む請求項１から請求項３のいずれか一項に記載の半導体装置。
前記第二接続部材は検出クリップである請求項１から請求項４のいずれか一項に記載の半導体装置。
前記第二接続部材の接合端部は、前記第一接続部材の接合端部に接触しない状態で前記電極パッドに接合されている請求項１から請求項５のいずれか一項に記載の半導体装置。